JP4596085B2 - インターフェース回路 - Google Patents
インターフェース回路 Download PDFInfo
- Publication number
- JP4596085B2 JP4596085B2 JP2010001615A JP2010001615A JP4596085B2 JP 4596085 B2 JP4596085 B2 JP 4596085B2 JP 2010001615 A JP2010001615 A JP 2010001615A JP 2010001615 A JP2010001615 A JP 2010001615A JP 4596085 B2 JP4596085 B2 JP 4596085B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- transmission
- differential
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
110 シンク機種検出回路
120 プラグ接続検出回路
140 ソース側送受信回路
160 イーサネット送受信回路
170 SPDIF受信回路
200 シンク機器
210 ソース機種検出回路
220 プラグ接続伝達回路
250 シンク側送受信回路
260 イーサネット送受信回路
270 SPDIF送信回路
300 HDMIケーブル
310、320、330 TMDSチャンネル
340 TMDSクロックチャンネル
350 ディスプレイデータチャンネル(DDC)
361 CECライン
362 リザーブライン
363 HPDライン
410、420、430、450 増幅器
441 インバータ
442、460 加算器
510、520、530、550 増幅器
541 インバータ
542、571、572 加算器
710 プレーヤ
711 内部クロック発生回路
712 クロック成分再構成回路
713 クロック切替器
714 制御マイコン
715 記録媒体アクセス部
716 復号器
717 記録媒体
720 AVアンプ
730 スピーカ
740 テレビジョン受像機器
Claims (35)
- 外部機器からの伝送路に重畳された差動信号から第1の信号を抽出する第1の受信手段と、
前記伝送路に重畳された同相信号から第2の信号を抽出する第2の受信手段と、
前記伝送路に含まれる一対の差動伝送路を介して前記外部機器と通信を行う通信部であって、前記一対の差動伝送路のうち少なくとも一方の直流バイアス電位によって前記外部機器からの接続状態の通知を受ける通信部と、
前記第2の信号に基づいて、クロックを再構成するクロック再構成手段と
を具備する受信装置。 - 前記第2の信号は、クロック成分を含む信号である請求項1記載の受信装置。
- 前記第2の信号は、バイフェーズマーク変調された信号を含む請求項2記載の受信装置。
- 前記第2の信号は、SPDIF信号である請求項1記載の受信装置。
- 第3の信号を差動信号として前記伝送路を介して前記外部機器へ送信する送信手段をさらに具備し、
前記第1の受信手段は、前記伝送路における差動信号から前記第3の信号を取り除いて前記第1の信号を抽出する
請求項1記載の受信装置。 - 前記第1の受信手段および前記送信手段は、インターネットプロトコル(IP)に準拠した双方向通信を行う請求項5記載の受信装置。
- 前記伝送路は、HDMIケーブルを構成するリザーブラインおよびホットプラグ検出ラインである請求項5記載の受信装置。
- 外部機器からの伝送路に重畳された差動信号から第1の信号を抽出する第1の受信手段と、
前記伝送路に重畳された同相信号から第2の信号を抽出する第2の受信手段と、
前記伝送路に含まれる一対の差動伝送路を介して前記外部機器と通信を行う通信部であって、前記一対の差動伝送路のうち少なくとも一方の直流バイアス電位によって前記外部機器からの接続状態の通知を受ける通信部と、
クロック信号を生成させるクロック発生手段と、
前記第2の信号に基づいて、クロックを再構成するクロック再構成手段と、
前記クロック発生手段で生成されたクロックまたは前記クロック再構成手段において再構成されたクロックの何れかを選択する選択手段と
を具備する受信装置。 - 前記第2の信号は、クロック成分を含む信号である請求項8記載の受信装置。
- 前記第2の信号は、バイフェーズマーク変調された信号を含む請求項9記載の受信装置。
- 前記第2の信号は、SPDIF信号である請求項8記載の受信装置。
- 第3の信号を差動信号として前記伝送路を介して前記外部機器へ送信する送信手段をさらに具備し、
前記第1の受信手段は、前記伝送路における差動信号から前記第3の信号を取り除いて前記第1の信号を抽出する
請求項8記載の受信装置。 - 前記第1の受信手段および前記送信手段は、インターネットプロトコル(IP)に準拠した双方向通信を行う請求項12記載の受信装置。
- 前記伝送路は、HDMIケーブルを構成するリザーブラインおよびホットプラグ検出ラインである請求項12記載の受信装置。
- 外部機器からの伝送路に重畳された差動信号から第1の信号を抽出する第1の受信手段と、
前記伝送路に重畳された同相信号から第2の信号を抽出する第2の受信手段と、
前記伝送路に含まれる一対の差動伝送路を介して前記外部機器と通信を行う通信部であって、前記一対の差動伝送路のうち少なくとも一方の直流バイアス電位によって前記外部機器からの接続状態の通知を受ける通信部と、
クロック信号を生成させるクロック発生手段と、
前記第2の信号に基づいて、クロックを再構成するクロック再構成手段と、
前記クロック発生手段で生成されたクロック又は前記クロック再構成手段において再構成されたクロックの何れかを選択し、出力する選択手段と、
前記選択手段から出力されたクロックに基づいて、記録媒体から映像信号および音声信号を読み出す記録媒体アクセス手段と
を具備する受信装置。 - 前記第2の信号は、クロック成分を含む信号である請求項15記載の受信装置。
- 前記第2の信号は、バイフェーズマーク変調された信号を含む請求項16記載の受信装置。
- 前記第2の信号は、SPDIF信号である請求項15記載の受信装置。
- 第3の信号を差動信号として前記伝送路を介して前記外部機器へ送信する送信手段をさらに具備し、
前記第1の受信手段は、前記伝送路における差動信号から前記第3の信号を取り除いて前記第1の信号を抽出する
請求項15記載の受信装置。 - 前記第1の受信手段および前記送信手段は、インターネットプロトコル(IP)に準拠した双方向通信を行う請求項19記載の受信装置。
- 前記伝送路は、HDMIケーブルを構成するリザーブラインおよびホットプラグ検出ラインである請求項19記載の受信装置。
- 外部機器からの第1の伝送路に重畳された差動信号から第1の信号を抽出する第1の受信手段と、
前記第1の伝送路に重畳された同相信号から第2の信号を抽出する第2の受信手段と、
前記第1の伝送路に含まれる一対の差動伝送路を介して前記外部機器と通信を行う通信部であって、前記一対の差動伝送路のうち少なくとも一方の直流バイアス電位によって前記外部機器からの接続状態の通知を受ける通信部と、
第2の伝送路を介して前記外部機器に対して映像信号または音声信号を伝送するトランスミッタと
を具備し、
前記第2の信号は、前記外部機器における前記映像信号の再生フレームまたは前記音声信号の再生時刻を含むインターフェース回路。 - 前記第2の信号は、クロック成分を含む信号である請求項22記載のインターフェース回路。
- 前記第2の信号は、バイフェーズマーク変調された信号を含む請求項23記載のインターフェース回路。
- 前記第2の信号は、SPDIF信号である請求項22記載のインターフェース回路。
- 第3の信号を差動信号として前記伝送路を介して前記外部機器へ送信する送信手段をさらに具備し、
前記第1の受信手段は、前記伝送路における差動信号から前記第3の信号を取り除いて前記第1の信号を抽出する
請求項22記載のインターフェース回路。 - 前記第1の受信手段および前記送信手段は、インターネットプロトコル(IP)に準拠した双方向通信を行う請求項26記載のインターフェース回路。
- 前記伝送路は、HDMIケーブルを構成するリザーブラインおよびホットプラグ検出ラインである請求項26記載のインターフェース回路。
- 第1の外部機器からの伝送路に重畳された差動信号から第1の信号を抽出する第1の受信手段と、
前記伝送路に重畳された同相信号から第2の信号を抽出する第2の受信手段と、
前記伝送路に含まれる一対の差動伝送路を介して前記第1の外部機器と通信を行う通信部であって、前記一対の差動伝送路のうち少なくとも一方の直流バイアス電位によって前記第1の外部機器からの接続状態の通知を受ける通信部と、
第2の外部機器へ音声信号を出力するアナログ端子と
を具備する出力装置。 - 前記第2の信号は、クロック成分を含む信号である請求項29記載の出力装置。
- 前記第2の信号は、バイフェーズマーク変調された信号を含む請求項30記載の出力装置。
- 前記第2の信号は、SPDIF信号である請求項29記載の出力装置。
- 第3の信号を差動信号として前記伝送路を介して前記外部機器へ送信する送信手段をさらに具備し、
前記第1の受信手段は、前記伝送路における差動信号から前記第3の信号を取り除いて前記第1の信号を抽出する
請求項29記載の出力装置。 - 前記第1の受信手段および前記送信手段は、インターネットプロトコル(IP)に準拠した双方向通信を行う請求項33記載の出力装置。
- 前記伝送路は、HDMIケーブルを構成するリザーブラインおよびホットプラグ検出ラインである請求項33記載の出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001615A JP4596085B2 (ja) | 2010-01-07 | 2010-01-07 | インターフェース回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001615A JP4596085B2 (ja) | 2010-01-07 | 2010-01-07 | インターフェース回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007303185A Division JP4434267B2 (ja) | 2007-11-22 | 2007-11-22 | インターフェース回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010052501A Division JP4596087B2 (ja) | 2010-03-10 | 2010-03-10 | インターフェース回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098764A JP2010098764A (ja) | 2010-04-30 |
JP4596085B2 true JP4596085B2 (ja) | 2010-12-08 |
Family
ID=42260056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010001615A Expired - Fee Related JP4596085B2 (ja) | 2010-01-07 | 2010-01-07 | インターフェース回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4596085B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002204272A (ja) * | 2000-12-28 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 信号伝送装置および信号伝送システム |
JP2004504733A (ja) * | 1998-09-10 | 2004-02-12 | シリコン・イメージ,インコーポレーテッド | 二本の差動ペア線を一本の追加差動ペア線として使用する双方向データ転送 |
JP2004356714A (ja) * | 2003-05-27 | 2004-12-16 | Nec Electronics Corp | 差動信号受信装置および差動信号伝送システム |
JP2007515140A (ja) * | 2003-12-17 | 2007-06-07 | ラムバス・インコーポレーテッド | タイミング回復とデータ回復の簡略化を支援する雑音耐性信号方式 |
-
2010
- 2010-01-07 JP JP2010001615A patent/JP4596085B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004504733A (ja) * | 1998-09-10 | 2004-02-12 | シリコン・イメージ,インコーポレーテッド | 二本の差動ペア線を一本の追加差動ペア線として使用する双方向データ転送 |
JP2002204272A (ja) * | 2000-12-28 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 信号伝送装置および信号伝送システム |
JP2004356714A (ja) * | 2003-05-27 | 2004-12-16 | Nec Electronics Corp | 差動信号受信装置および差動信号伝送システム |
JP2007515140A (ja) * | 2003-12-17 | 2007-06-07 | ラムバス・インコーポレーテッド | タイミング回復とデータ回復の簡略化を支援する雑音耐性信号方式 |
Also Published As
Publication number | Publication date |
---|---|
JP2010098764A (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4434267B2 (ja) | インターフェース回路 | |
JP2009278152A (ja) | インターフェース回路 | |
JP6863282B2 (ja) | 受信装置および受信方法 | |
JP4596087B2 (ja) | インターフェース回路 | |
JP4596085B2 (ja) | インターフェース回路 | |
WO2016052185A1 (ja) | 送信装置、送信方法、受信装置および受信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4596085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |