CN1071519C - 前馈agc滤波器 - Google Patents
前馈agc滤波器 Download PDFInfo
- Publication number
- CN1071519C CN1071519C CN96192750A CN96192750A CN1071519C CN 1071519 C CN1071519 C CN 1071519C CN 96192750 A CN96192750 A CN 96192750A CN 96192750 A CN96192750 A CN 96192750A CN 1071519 C CN1071519 C CN 1071519C
- Authority
- CN
- China
- Prior art keywords
- signal
- signal processor
- digital signal
- information bit
- described digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005070 sampling Methods 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 13
- 230000008901 benefit Effects 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 2
- 230000008676 import Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004304 visual acuity Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S73/00—Measuring and testing
- Y10S73/90—Automatic gain control
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
提供了一种通过生成一前馈自动增益控制(AGC)信号来完全实现从一常规数字信号处理器(30)内部获得精度的装置和方法。前馈AGC比特是当从被包括在数字信号处理器内部的数字滤波器(31，32)的输出低于一阈值时，表明数字信号处理器的输出被一增益所乘。当前馈AGC信号被一连接到数字信号处理器的同相和正交(I/Q)-(logR/Φ)转换器(50)接收时，从一个相应的值中减去由(I/Q)-(logR/Φ)转换器计算的信号的半径。因为常规的数字信号处理器有16个IO比特，前馈AGC信号允许从数字信号处理器传送一具有动态范围和超过16比特精度的输入信号而没有不精确的性能。结果，从而实现了一个具有比特输出信号的精度和动态范围的额定比特所需较少IO比特数的数字信号处理器。
Description
本发明涉及一种通过一比所需信号精度低的链路传送具有所需动态范围和精度的信号而没有使发送信号不精确的性能的装置。更具体地说，本发明涉及实现在比为实现精度和动态范围而额定所需IO比特数少的数字信号处理器(DSP)中处理的信号的内部获取的精度。
当前，为了减少元件数量增加产量和降低制造费用，接收器的模拟元件已被数字技术代替。在为一接收器实现数字技术时，输出信号所需比特数由输出信号所需精度决定。接收器的一个重要部分是滤波器元件，该元件在滤波后减小了信号的带宽但增加了输出信号的精度。输出信号精度的增加表述为处理增益，处理增益可依据如下等式计算：
PB=10*log(fbin/fbout)其中PB=以dB为单位的处理增益，fbin=滤波器的输入信号的带宽并且fbout=滤波器的输出信号的带宽。
当选择DSP用于某一应用时，要考虑诸多因素。在选择DSP时，选择一定点或一浮点DSP通常由诸如动态范围和精度的要求决定。然而，经常通过在速度、精度、程序/数据存储空间、功耗、费用、易用性和对器件可提供的技术支持的诸多要求的之间的折衷来决定选择一特定的装置。基于这些考虑，通常采用一定点DSP来实现该滤波器。常规和正常使用的DSP，例如TMS 320C25和TMS 320C50(来自TI)和DSP16(来自AT & T)，IO比特数被局限于16，尽管DSP内部的比特数大于16比特。
在数字实现上，所需比特数相应于信号的所需精度。例如，对于14比特精度的输入数据和滤波器内处理增益为24dB或者4比特，(其中24dB=4比特×6.02)，A/D转换器的理论转换因数为6.02，则内部数据的精度为18比特。然而，在具有16 IO比特的常规的DSP中，精度和输出数据局限于16 IO比特，因此不能实现内部数据的18比特精度。
实现完全内部精度的一个解决方案是使用一拥有多于16 IO比特的DSP。与使用多于16比特的DSP相联系的缺点是增加元件费用、在串行IO接口上需要更高带宽和降低可用元件的数量。实现在DSP中内部数据提高精度的另一个解决方案是把数据劈为两个或者更多个字。然而，当把数据劈为两个或者更多个字时，在串行IO接口中需要更高带宽而且增加了为劈数据而需的DSP功率。因而，我们需要在一个16比特链路上传送具有一个动态范围和超过16比特精度的信号而没有使信号不精确的性能。
本发明的一个目的是在一数字信号处理器中完全地实现由该数字信号处理器所含的数字滤波器所获得的精度。
本发明的另一个目标是提供一数字信号处理器。该数字信号处理器拥有比从数字信号处理器内部获得的精度和动态范围所需的额定比特数少的IO比特数。
本发明的另一个目标是在一常规的16比特链路上为数字信号处理器无使信号不精确性能地传送，具有一个由数字信号处理器获取的动态范围和精度的信号，而所用的数字处理器超过16比特。
本发明的这些目标通过提供一个用于传送具有预定动态范围的处理信号的装置来实现。该装置包括：一个数字信号处理器，用于根据输入其中的数字抽样信号生成被处理信号和用于基于逐个抽样方式生成一信息比特来表明数字抽样信号被放大因数相乘，和一个(I/Q)(logR/φ)转换器，用于依据数字信号处理器生成的信息比特来修改被处理信号，以获得被处理信号的预定的动态范围和精度。在本装置中，自动增益控制用于实现信号的全带宽而且自动增益控制用于从数字信号处理器内部的数字滤波器获得输出值的最大分辨力而且可为增益控制的数据实行补偿。
本发明的这些目标也通过提供一用于传送具有预定动态范围的处理信号的方法来实现。该方法包括以下步骤：用一数字信号处理器接收一数字抽样信号，由数字信号处理器依据接收到的数字抽样信号求取被处理信号，由数字信号处理器生成一信息比特表示数字抽样信号基于逐抽样方式被一放大因数所乘，和依据生成的信息比特来修改被处理信号以达到被处理信号预定的动态范围和精度。本方法同样允许数字信号处理器内部获得的精度通过比信号的精度和动态范围所需额定比特少的IO比特而实现。
由下面的详细描述，读者将会更明确本发明的其它适用范围。然而，可以理解的是，在用来说明本发明的最佳实施例的详细描述和具体例子是示例性的，因为在本发明精神范围之内的各种改变和修改对于那些熟悉本领域的人员将是显而易见的。
从下面给出的详细描述和示例性的而不是对本发明的限制的附图中，将可更完全地理解本发明。其中：
图1示出了本发明的一个实施例的宽带接收器；
图2说明用在图1的数字信号处理器中的一通用有限冲激响应滤波器结构；以及
图3示出了用于在本发明的一个实施例中生成一前馈自动增益控制比特的流程图。
图1示出了带有数字滤波和前馈自动增益控制的用于本发明的一个实施例的宽带接收器。图1包括一模数(A/D)转换器10用于接收一中频(IF)信号和数字化此IF信号，一下变频器20，用于通过一链路12从A/D转换器10接收数字化信号和把接收的数字化信号转换为基带同相和正交(I和Q)信号并且完成低通滤波，一数字信号处理(DSP)30用于通过一链路22从下变频器20接收信号，在DSP 30中包括一增益因数和信息比特生成器40，它生成一个增益因数和一信息比特，和一个(I/Q)-(logR/φ)转换器50，用于通过链路51和52从DSP 30接收输出信号和通过一链路42从信息比特生成器40接收信息比特。
DSP 30的结构典型地包括第一和第二有限冲激响应(FIR)滤波器31和32，用于通过链路22接收IQ数据，和包括第一和第二乘法器33和34，用于分别通过链路35和36接收第一和第二FIR滤波器31和32的输出和通过链路45和46接收增益因数。第一和第二乘法器33和34通过链路51和52向(I/Q)-(logR/φ)转换器50提供输出。另外，包含在DSP 30中的信息比特生成器40依据第一和第二FIR滤波器31和32通过链路35和36的输出生成信息比特。(I/Q)-(logR/φ)转换器50从DSP 30通过链路51和52的输出计算半径和相位部分。相位值部分依据等式arctan(Q/I)计算而半径值部分依据等式log√I2+Q2计算，其中I和Q对应基带I和Q信号的值。
带有数字滤波和前馈自动增益控制(AGC)的用于本发明的一个实施例的宽带接收器的操作的实例将参考特定的数据、抽样和结构来讨论。IF信号被输入到A/D转换器10，以38.88 MSa/s被抽样，在链路12上的输出信号有一19.44 MHZ的带宽和一12比特的分辨力。此有效数据被下变频器20接收，下变频器将该真实数据变换为抽样速率为194.4 KSa/s、具有97.2KHZ带宽和15.8比特分辨力的IQ数据。15.8比特的分辨力是通过使用处理增益等式和数字转换的理论因数6.02进行计算的。具体地说，处理增益=10log19.44MHZ/97.2KHZ=23.0dB=3.8比特。因此，精度15.8比特=A/D转换器10的12比特输出+3.8比特处理增益。然后，IQ数据通过链路22被输入到DSP 30，例如常规的16比特DSP(TMS 320C25，TMS 320C50和DSP 16)。从DSP 30通过链路51和52输出的IQ数据从-194.4KSa/s具有-30KHZ带宽和16.7比特分辨力抽样速率来生成被处理的IQ数据，通过计算处理增益=10log97.2KHZ/30KHZ=5.1dB=0.9比特确定16.7比特的分辨力。因此，从DSP 30的输出信号和精度=15.8比特+0.9比特=16.7比特。
图2说明用于现存发明的一实施例的DSP 30中的一通用FIR滤波器的结构。通用FIR滤波器结构包括多个抽头1000,1001,1002,……100n，在多个抽头的每一个抽头1000,……100n的输入端有一时钟信号，并且在抽头1000,……100n的另一输入端的依次将数据逐级通过各抽头1000,……100n，和多个乘法器1100,1101,……110n加有权信号a0,a1……an和从各自输入其中的抽头的输出。乘法器1100,……110n的输出被输入一累加器120。在常规的16 ID比特DSP中，累加器32比特宽，并且从累加器来的数据具有来自滤波器的精度增益。每个抽头完成延迟输入数据一个时钟周期的功能。抽头的输入数据可能是I或Q数据并且时钟信号的频率可能是194.4KHZ，与在上述例子中所讨论的特定的数据一致。典型地，抽头的数目n=80-90。权信号a0,……an从DSP 30导出，实现一具有一特定频率函数的低通滤波器。特定频率函数用通过一傅立叶变换来生成一时域函数。权信号a0,……an由时域函数的系数值求出。在一个上面讨论的特定例子中，频率函数H(f)为：H(f)=1从1到30KHZ；H(f)=0从30到97.2KHZ。脉冲响应h(t)可由频率函数H(f)的傅立叶变换导出，进而由冲激函数h(t)获得权信号a0，……an。
因为从DSP 30输出的数据经一条16比特总线输送到(I/Q)-(logR/φ)转换器50，增益因数和信息比特生成器40提供一前馈AGC比特，这样在DSP 30中获益的精度有可能被完全实现。增益因数和信息比特生成器40把通过链路35和36从第一和第二FIR滤波器31和32接收到的输出与一阈值相比较。具体地说，参考图2，相应于FIR滤波器的累加器120的输出被增益因数和信息比特生成器40接收。当此比较结果低于阈值时，从DSP 30输出的由(I/Q)-(logR/φ)转换器50通过链路51和52接收的输出被用一放大因数相乘。另外，当此比较结果低于阈值时，此状态通过一由增益因数和信息比特生成器40导出的前馈AGC信号被指示给(I/Q)-(logR/φ)转换器50，并且通过链路42发送给(I/Q)-(logR/φ)转换器50。(I/Q)-(logR/φ)转换器50把从DSP 30的输出信号变换为一相位部分=arctan(Q/I)和一半径部分=log(SQRT(I×I+Q×Q))。当前馈AGC激活时，此转换器为在DSP 30中的乘法补偿计算出的半径部分c。
被增益因数和信息比特生成器40使用的放大因数依赖于“超出范围”的比特数。在上述讨论的特定数据例子中，其中16.7比特超出了16 IO比特，正常情况下一个比特足以修正此“超出范围”的情况，但是希望有一些裕度。例如，可选择提供四比特放大因数的一个3.3比特的裕度。四比特对应于值24=16，这样为这一选择的裕度的放大因数等于16。然而，此放大因数通常是任意的并且并不严格要求放大因数精确地等于16，一适当的放大因数可能是在2和64之间的任意值。
阈值由放大因数计算，依据等式，阈值=全范围-(放大因数+裕度)。这样，如果放大因数被选为16，阈值由裕度=1比特(让出一比特溢出)被确定，而全范围=216-1=65,535。结果，阈值=2(16-(4+1))-1=2047。因此，如果数据低于此阈值，它将被放大因数16乘。(I/Q)-(logR/φ)转换器50用放大因数对乘法的补偿对应于一个除函数，此除函数的分母等于被DSP 30用在乘法中的放大因数。然而，因为要被除的R值被(I/Q)-(logR/φ)转换器50进行对数操作，对数域的除法对应于减函数，这样补偿通过从logR中减而达到。从放大因数的对数值来计算减法值。例如，当放大因数等于16=24时，所用的减法值为20log16dB，约等于24dB。精度通过转换到对数域获得，因为在此域中用较少的比特代表信号。
图3说明了本发明的一个实施例的前馈自动增益控制流程图。在步骤S 10，一基于逐抽样生成的数字信号被一常规DSP 30接收。DSP 30在步骤S 20执行对数字抽样信号的数字滤波并且在步骤S 30把数字滤波器的输出与阈值相比较。步骤S 40判定数字滤波器的输出是否低于阈值。如果输出低于阈值。在步骤S 50 DSP的输出被一放大因数相乘并且在步骤S 60将前馈AGC信号送到I/Q转换器。然后，在步骤S 70，在前馈AGC信号被发送之后而且当输出不低于阈值时，DSP 30的输出信号被发送到(I/Q)-(logR/φ)转换器50。在步骤S 70，(I/Q)-(logR/φ)转换器50把从DSP 30来的输出信号处理为相位和半径部分。步骤S80然后判断前馈AGC信号是否存在。如果前馈AGC信号存在，(I/Q)-(logR/φ)转换器50在步骤S 100在处理结束之前通过减去一相应的值进一步处理半径部分。如果前馈信号不存在，在步骤S 80之后处理结束。
于是，本发明的实施例提供了一装置和方法，在于从一数字信号处理器中完全实现获得的精度，而该数字信号处理器用一比常规数字信号处理器为内部增加的精度和动态范围所需额定比特更少数量的IO比特数。此装置和方法与常规的数字信号处理器相比可降低元件费用。此外，数字信号处理器的选择在特定设计中并不局限于在数字信号处理器中的IO比特数。
本发明已作了如上的描述，显然本发明可以许多方式进行修改。但这种修改并不认为是脱离本发明的精神和范围的，并且这样的修改对于熟悉本领域的人员来说是显然的，而且被包含在下述要求的范围内。
Claims (27)
1．一装置，用于传送一有一预定的动态范围的被处理信号，其特征在于该装置包括：
一个数字信号处理器，用于依据一输入其中的数字抽样信号来求出处理信号和基于逐抽样方式生成一信息比特，表明所述数字抽样信号被一放大因数相乘；和
一个(I/Q)-(logR/φ)转换器，用于依据所述数字信号处理器生成的所述信息比特来修改被处理信号，这样达到被处理信号的预定动态范围的精度。
2．依据权利要求1的装置，其特征在于该装置还包括一个A/D转换器，用于把输入其中的中频信号转换为数字化信号。
3．依据权利要求2的装置，其特征在于该装置还包括一个下变频器，用于把所述的数字化信号转换为基带同相和正交(I/Q)信号和低通滤波所述基带I/Q信号。
4．依据权利要求1的装置，其特征在于所述数字信号处理器包括一有限冲激响应(FIR)低通滤波器。
5．依据权利要求4的装置，其特征在于所述FIR低通滤波器包括多个乘法器和抽头及一个累加器。
6．依据权利要求5的装置，其特征在于所述数字信号处理器还包括一个比较器，用于把所述累加器的输出与一阈值相比较的和一个乘法器，用于当所述比较器判定所述累加器的所述输出低于所述阈值时用所述放大因数乘所述数字抽样信号。
7．依据权利要求6的装置，其特征在于所述数字信号处理器还包括一信息比特生成器，用于依据在所述乘法器中被所述放大因数所乘的所述数字抽样信号来生成所述信息比特。
8．依据权利要求1的装置，其特征在于所述(I/Q)-(logR/φ)转换器和所述数字信号处理器通过一条16比特总线相连。
9．依据权利要求3的装置，其特征在于所述(I/Q)-(logR/φ)转换器计算半径和相位值。
10．依据权利要求9的装置，其特征在于所述相位值依据等式arctan(Q/I)来计算而所述半径值依据等式log√I2+Q2来计算，其中I和Q对应于所述基带I/Q信号的值。
11．依据权利要求1的装置，其特征在于所述(I/Q)-(logR/φ)转换器通过依据从所述数字信号处理器接收的信息比特减去一预定值来修改被处理信号。
12．一宽带接收器，其特征在于该宽带接收机包括：
一个A/D转换器，用于数字化输入其中的中频信号并输出一数字信号；
一个下变频器，用于把所述数字信号转换为基带同相和正交(I/Q)信号并低通滤波所述基带I/Q信号来生成一数字抽样信号。
一个数字信号处理器，用于从输入其中的所述数字抽样信号求出一被处理信号并基于逐抽样方式生成一信息比特表明所述数字抽样信号被一放大因数相乘；和
一个(I/Q)-(logR/φ)转换器，用于依据所述数字信号处理器生成的所述信息比特来修改接收到的被处理信号，这样达到所述被处理信号的动态范围和精度。
13．依据权利要求12的宽带接收器，其特征在于所述数字信号处理器包括一有限冲激响应(FIR)低通滤波器。
14．依据权利要求13的宽带接收器，其特征在于所述FIR低通滤波器包括多个乘法器和抽头及一个累加器。
15．依据权利要求14的宽带接收器，其特征在于所述数字信号处理器还包括一比较器，用于把所述累加器的输出与一阈值相比较，和一乘法器，用于当所述累加器的所述输出低于所述阈值时用所述放大因数乘所述数字抽样信号。
16．依据权利要求15的宽带接收器，其特征在于所述数字信号处理器还包括一个信息比特生成器，用于依据在所述乘法器中被所述放大因数所乘的所述数字抽样信号来生成所述信息比特。
17．依据权利要求12的宽带接收器，其特征在于从所述A/D转换器中输出的所述数字信号有一个第一预定比特数的精度；而从所述下变频器输出的所述数字抽样信号有一第二预定比特数的精度，该第二预定比特数大于所述第一预定比特数。
18．依据权利要求17的宽带接收器，其特征在于从所述数字信号处理器输出的所述被处理信号有一第三预定比特数的精度，该第三预定比特数大于所述第二预定比特数。
19．依据权利要求12的宽带接收器，其特征在于所述(I/Q)-(logR/φ)转换器和所述数字信号处理器通过一个16比特总线连接。
20．依据权利要求12的宽带接收器，其特征在于所述(I/Q)-(logR/φ)转换器计算半径和相位值。
21．依据权利要求12的宽带接收器，其特征在于所述相位值依据等式arctan(Q/I)来计算而所述半径值依据等式log√I2+Q2来计算，其中I和Q对应于所述基带I/Q信号的值。
22．依据权利要求12的宽带接收器，其特征在于所述(I/Q)-(logR/φ)转换器根据从所述数字信号处理器接收的所述信息比特，在通过补偿在所述数字信号处理器中的乘法来修改所述被处理信号。
23．一个用于传送一具有一预定动态范围的被处理信号的方法，其特征在于所述方法包括如下步骤：
(a)用一个数字信号处理器接收一个数字抽样信号；
(b)依据在所述步骤(a)中接收的所述数字抽样信号，由所述数字信号处理器生成被处理信号；
(c)由所述数字信号处理器生成一信息比特，表明所述数字抽样信号被一放大因数基于逐抽样方式所乘；及
(d)依据在所述步骤(c)生成的所述信息比特来修改被处理信号，这样达到被处理信号的预定的动态范围的精度。
24．依据权利要求23的方法，其特征在于该方法还包括把一个数字化信号转变为基带同相和正交(I/Q)信号并且低通滤波所述基带I/Q信号来求出所述数字抽样信号的步骤。
25．依据权利要求23的方法，其特征在于所述步骤(c)进一步包括以下步骤：
(c)(1)把包括在所述数字信号处理器中的一有限冲激响应(FIR)低通滤波器的输出与阈值相比较；
(c)(2)当所述步骤(c)(1)确定所述FIR低通滤波器的输出低于所述阈值时，用所述放大因数乘所述数字抽样信号；和
(c)(3)依据在所述步骤(c)(2)中被乘的所述数字抽样信号来生成所述信息比特。
26．依据权利要求24的方法，其特征在于所述步骤(d)通过计算相位和半径值修改被处理信号，依据等式arctan(Q/I)计算所述相位值，依据等式log√I2+Q2计算所述半径值，其中所述I和Q对应于所述基带I/Q信号。
27．依据权利要求23的方法，其特征在于，所述步骤(d)响应于在所述步骤(c)中生成的所述信息比特，通过对在所述数字信号处理器中的乘法过程进行补偿来修正所处理的信号”。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/383,589 US5572452A (en) | 1995-02-03 | 1995-02-03 | Filter with feed-forward AGC |
| US08/383,589 | 1995-02-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1179242A CN1179242A (zh) | 1998-04-15 |
| CN1071519C true CN1071519C (zh) | 2001-09-19 |
Family
ID=23513820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96192750A Expired - Fee Related CN1071519C (zh) | 1995-02-03 | 1996-01-30 | 前馈agc滤波器 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5572452A (zh) |
| EP (1) | EP0807332B1 (zh) |
| KR (1) | KR19980701910A (zh) |
| CN (1) | CN1071519C (zh) |
| AU (1) | AU704387B2 (zh) |
| BR (1) | BR9607496A (zh) |
| CA (1) | CA2211094A1 (zh) |
| DE (1) | DE69620744T2 (zh) |
| FI (1) | FI973200A (zh) |
| NZ (1) | NZ301398A (zh) |
| WO (1) | WO1996024192A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233624B2 (en) * | 2002-06-11 | 2007-06-19 | Interdigital Technology Corporation | Method and system for all digital gain control |
| US7792228B2 (en) * | 2004-03-15 | 2010-09-07 | Samsung Electronics Co., Ltd. | Apparatus and method for digital down-conversion in a multi-mode wireless terminal |
| KR100782776B1 (ko) * | 2006-11-03 | 2007-12-05 | 삼성전기주식회사 | 멀티 모드 쿼드러처 디지털 다운 컨버터 및 프론트-엔드모듈 |
| US8760538B2 (en) | 2011-01-21 | 2014-06-24 | Exelis, Inc. | Adaptive gain control image processing system and method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3047447A1 (de) * | 1979-12-17 | 1981-09-17 | Victor Company Of Japan, Ltd., Yokohama, Kanagawa | "kompressions- und expansionsanordnung fuer digitalmodulierte signale" |
| US5351016A (en) * | 1993-05-28 | 1994-09-27 | Ericsson Ge Mobile Communications Inc. | Adaptively self-correcting modulation system and method |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4021739A (en) * | 1976-03-19 | 1977-05-03 | Raytheon Company | Distress signal protection system |
| US4439864A (en) * | 1980-04-03 | 1984-03-27 | Codex Corporation | Modem circuitry |
| US4680588A (en) * | 1985-12-05 | 1987-07-14 | Raytheon Company | Radar system with incremental automatic gain control |
| US4710772A (en) * | 1985-12-05 | 1987-12-01 | Raytheon Company | Log magnitude pulse interference detection for a radar system |
| EP0239293A3 (en) * | 1986-03-24 | 1988-12-14 | Gpt Limited | Data transmission systems |
| US4801939A (en) * | 1987-09-04 | 1989-01-31 | Unisys Corporation | High-speed data compressor/decompressor for synthetic aperture radar |
| FR2639497B1 (fr) * | 1988-11-21 | 1991-02-15 | France Etat | Demodulateur pour transmission numerique comportant un dispositif de correction automatique des defauts |
| GB2233516B (en) * | 1989-06-23 | 1994-01-05 | Orbitel Mobile Communications | An automatic gain control system |
| GB2243733A (en) * | 1990-05-01 | 1991-11-06 | Orbitel Mobile Communications | Gain control based on average amplitude of i/p signal |
| DE4191921T (zh) * | 1990-08-24 | 1992-08-27 | ||
| JP2671595B2 (ja) * | 1990-10-25 | 1997-10-29 | 日本電気株式会社 | 復調装置 |
| US5291525A (en) * | 1992-04-06 | 1994-03-01 | Motorola, Inc. | Symmetrically balanced phase and amplitude base band processor for a quadrature receiver |
| US5422909A (en) * | 1993-11-30 | 1995-06-06 | Motorola, Inc. | Method and apparatus for multi-phase component downconversion |
-
1995
- 1995-02-03 US US08/383,589 patent/US5572452A/en not_active Expired - Fee Related
-
1996
- 1996-01-30 EP EP96902544A patent/EP0807332B1/en not_active Expired - Lifetime
- 1996-01-30 CN CN96192750A patent/CN1071519C/zh not_active Expired - Fee Related
- 1996-01-30 KR KR1019970705307A patent/KR19980701910A/ko not_active Application Discontinuation
- 1996-01-30 BR BR9607496A patent/BR9607496A/pt unknown
- 1996-01-30 CA CA002211094A patent/CA2211094A1/en not_active Abandoned
- 1996-01-30 AU AU46811/96A patent/AU704387B2/en not_active Ceased
- 1996-01-30 DE DE69620744T patent/DE69620744T2/de not_active Expired - Fee Related
- 1996-01-30 WO PCT/SE1996/000102 patent/WO1996024192A1/en not_active Application Discontinuation
- 1996-02-14 NZ NZ301398A patent/NZ301398A/en unknown
-
1997
- 1997-08-01 FI FI973200A patent/FI973200A/fi unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3047447A1 (de) * | 1979-12-17 | 1981-09-17 | Victor Company Of Japan, Ltd., Yokohama, Kanagawa | "kompressions- und expansionsanordnung fuer digitalmodulierte signale" |
| US5351016A (en) * | 1993-05-28 | 1994-09-27 | Ericsson Ge Mobile Communications Inc. | Adaptively self-correcting modulation system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2211094A1 (en) | 1996-08-08 |
| DE69620744D1 (de) | 2002-05-23 |
| KR19980701910A (ko) | 1998-06-25 |
| WO1996024192A1 (en) | 1996-08-08 |
| EP0807332B1 (en) | 2002-04-17 |
| FI973200A (fi) | 1997-10-03 |
| AU4681196A (en) | 1996-08-21 |
| MX9705769A (es) | 1997-10-31 |
| DE69620744T2 (de) | 2002-11-21 |
| BR9607496A (pt) | 1997-12-23 |
| CN1179242A (zh) | 1998-04-15 |
| EP0807332A1 (en) | 1997-11-19 |
| FI973200A0 (fi) | 1997-08-01 |
| NZ301398A (en) | 1998-05-27 |
| AU704387B2 (en) | 1999-04-22 |
| US5572452A (en) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3949206A (en) | Filtering device | |
| US4521867A (en) | IIR digital filter having low coefficient sensitivity | |
| GB2035732A (en) | Automatic gain control circuit | |
| CA1204170A (en) | Apparatus for generating scaled weighting coefficients for sampled data filters | |
| CN101388652A (zh) | 具有自适应时间控制的反馈限制器 | |
| US7072429B1 (en) | Filter coefficient setting technique for variable filtering process and variable sampling frequency conversion | |
| CN1071519C (zh) | 前馈agc滤波器 | |
| US6988116B2 (en) | Method of designing polynomials for controlling the slewing of adaptive digital films | |
| WO1982004488A1 (en) | Adaptive techniques for automatic frequency determination and measurement | |
| US4852034A (en) | Digital filter | |
| CN1124696C (zh) | 带有联合基带数字中频自动增益控制的无线中频接收机 | |
| US5301135A (en) | Adaptive filter based on a recursive delay line | |
| US6678382B2 (en) | Digital attenuator | |
| Varshney et al. | Realization of an FIR filter using ATMEGA32 microcontroller | |
| US6915225B2 (en) | Method, apparatus and system for digital data resampling utilizing fourier series based interpolation | |
| US5828328A (en) | High speed dynamic range extension employing a synchronous digital detector | |
| JPH0250608A (ja) | デジタルデエンファシス回路 | |
| CA1277919C (en) | Sampled data tone control system | |
| US6058404A (en) | Apparatus and method for a class of IIR/FIR filters | |
| DE60306098T2 (de) | Verfahren und Anordnung zur adaptiven Kompensation einer Ungenauigkeit in einem Analog-Digital-Wandler | |
| US20030194002A1 (en) | Run-time coefficient generation for digital filter with slewing bandwidth | |
| US4283770A (en) | Signal processor for digital echo canceller | |
| US20030195909A1 (en) | Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss | |
| US5226059A (en) | DSP line equalizer | |
| CN101015183B (zh) | 用于将数字基带信号转换成模拟中频信号的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |