TWI733117B - 支援多聲道輸入功能的音訊處理電路 - Google Patents

支援多聲道輸入功能的音訊處理電路 Download PDF

Info

Publication number
TWI733117B
TWI733117B TW108117539A TW108117539A TWI733117B TW I733117 B TWI733117 B TW I733117B TW 108117539 A TW108117539 A TW 108117539A TW 108117539 A TW108117539 A TW 108117539A TW I733117 B TWI733117 B TW I733117B
Authority
TW
Taiwan
Prior art keywords
analog
data
channel
channels
control chip
Prior art date
Application number
TW108117539A
Other languages
English (en)
Other versions
TW202044238A (zh
Inventor
蔡秋雲
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108117539A priority Critical patent/TWI733117B/zh
Priority to US16/872,414 priority patent/US11109172B2/en
Publication of TW202044238A publication Critical patent/TW202044238A/zh
Application granted granted Critical
Publication of TWI733117B publication Critical patent/TWI733117B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S3/00—Systems employing more than two channels, e.g. quadraphonic
    • H04S3/006—Systems employing more than two channels, e.g. quadraphonic in which a plurality of audio signals are transformed in a combination of audio signals and modulated signals, e.g. CD-4 systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S2400/00—Details of stereophonic systems covered by H04S but not provided for in its groups
    • H04S2400/01—Multi-channel, i.e. more than two input channels, sound reproduction with two speakers wherein the multi-channel information is substantially preserved
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S2400/00—Details of stereophonic systems covered by H04S but not provided for in its groups
    • H04S2400/15—Aspects of sound capture and related signal processing for recording or reproduction

Abstract

本發明提出一種音訊處理電路，包含：複數個類比至數位轉換器以及一控制晶片。控制晶片用於指示一目標類比至數位轉換器在目標時段內輸出目標聲道的音訊資料、並且指示其餘類比至數位轉換器在目標時段內不要輸出音訊資料。接著，控制晶片會依據目標聲道的音訊資料的接收時間點，定義出目標聲道與其餘聲道的資料時序。前述類比至數位轉換器會處理複數個聲道的類比音訊信號，並按照控制晶片設置的指定順序輪流輸出複數個聲道的音訊資料以形成序列資料信號。控制晶片則會根據複數個聲道的資料時序從序列資料信號中分離出不同聲道的音訊資料。

Description

支援多聲道輸入功能的音訊處理電路
本發明涉及音訊處理電路，尤指一種支援多聲道輸入功能的音訊處理電路。
越來越多的電子設備需要支援多聲道輸入功能，例如，智慧音箱、智慧電視的語音控制器、聲控機器人、車用聲控系統等等。在這類電子設備的音訊處理電路中，通常是依賴具備分時多工(time division multiplexed，TDM)介面(以下簡稱TDM介面)的控制晶片、或是多路晶片間音訊(multi-channel inter-IC sound)介面(以下簡稱多路I2S介面)的控制晶片，來處理多聲道的音訊資料。
然而，多路I2S介面需要使用較多數量的信號接腳，所以相關控制晶片的封裝尺寸與製造成本較高。另一方面，業界並沒有統一的TDM介面標準，所以利用具備TDM介面的控制晶片來搭配其他電路運作時，整體的電路設計複雜度較高。
有鑑於此，如何以精簡的電路架構實現可支援多聲道輸入功能的音訊處理電路，實為有待解決的問題。
本說明書提供一種音訊處理電路的實施例，其包含：複數個類比至數位轉換器，設置成將複數個聲道中的類比音訊信號轉換成相應的數位音訊資料，其中，該複數個類比至數位轉換器包含一目標類比至數位轉換器，用於處理該複數個聲道中的一目標聲道的類比音訊信號；以及一控制晶片，耦接於該複數個類比至數位轉換器，設置 成控制該複數個類比至數位轉換器的音訊資料輸出順序、指示該目標類比至數位轉換器在一目標時段內輸出該目標聲道的音訊資料、並且指示該複數個類比至數位轉換器中的其餘類比至數位轉換器在該目標時段內不要輸出音訊資料；其中，該控制晶片還設置成依據該目標聲道的音訊資料的一接收時間點，定義出該目標聲道的一資料時序，再依據該目標聲道的資料時序定義出該複數個聲道中的其餘聲道的資料時序；在該控制晶片定義出該複數個聲道的資料時序後，該複數個類比至數位轉換器會處理該複數個聲道的類比音訊信號，並按照該控制晶片設置的一指定順序輪流輸出該複數個聲道的音訊資料，以形成一序列資料信號，而該控制晶片則會根據該複數個聲道的資料時序從該序列資料信號中分離出不同聲道的數位音訊資料。
上述實施例的優點之一，是該控制晶片可從該序列資料信號中分離出不同聲道的數位音訊資料，所以音訊處理電路能夠可支援多聲道輸入功能。
上述實施例的優點之一，是該控制晶片無需具備TDM介面與多路I2S介面。
本發明的其他優點將搭配以下的說明和圖式進行更詳細的解說。
100:音訊處理電路(audio processing circuit)
101:第一右聲道(first right-channel)
102:第一左聲道(first left-channel)
103:第二右聲道(second right-channel)
104:第二左聲道(second left-channel)
105:第三右聲道(third right-channel)
106:第三左聲道(third left-channel)
107:第四右聲道(fourth right-channel)
108:第四左聲道(fourth left-channel)
110-140:類比至數位轉換器(ADC)
150:控制晶片(control chip)
152:序列資料線(serial data line)
160:除頻電路(frequency divider circuit)
202~222、806、808:運作流程(operation)
圖1為本發明的音訊處理電路的一實施例簡化後的功能方塊圖。
圖2為本發明的多聲道音訊資料分離方法的第一實施例簡化後的流程圖。
圖3為圖1中的複數個類比至數位轉換器的一運作實施例簡化後的資料輸出時序圖。
圖4為圖1中的複數個類比至數位轉換器的另一運作實施例簡化後的資料輸出時序圖。
圖5為圖1中的控制晶片的一運作實施例簡化後的資料輸入時序圖。
圖6為圖1中的控制晶片的另一運作實施例簡化後的資料輸入時序圖。
圖7為本發明的多聲道音訊資料分離方法的第二實施例簡化後的流程圖。
圖8為本發明的多聲道音訊資料分離方法的第三實施例簡化後的流程圖。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
圖1為本發明一實施例的音訊處理電路100簡化後的功能方塊圖。音訊處理電路100包含複數個類比至數位轉換器(analog-to-digital converter，ADC)，例如，圖1中所繪示的示例性類比至數位轉換器110-140。另外，音訊處理電路100還包含一控制晶片150以及一除頻電路160。
類比至數位轉換器110-140設置成將複數個音訊聲道中的類比音訊信號，分別轉換成相應的複數個數位音訊資料。
例如，在本實施例中，類比至數位轉換器110用來將第一右聲道101中的第一右聲道音訊信號R1、以及第一左聲道102中的第一左聲道音訊信號L1，分別轉換成相應的第一右聲道數位資料DR1與第一左聲道數位資料DL1。類比至數位轉換器120用來將第二右聲道103中的第二右聲道音訊信號R2、以及第二左聲道104中的第二左聲道音訊信號L2，分別轉換成相應的第二右聲道數位資料DR2與第二左聲道數位資料DL2。類比至數位轉換器130用來將第三右聲道105中的第三右聲道音訊信號R3、以及第三左聲道106中的第三左聲道音訊信號L3，分別轉換成相應的第三右聲道數位資料DR3與第三左聲道數位資料DL3。類比至數位轉換器140用來將第四右聲道107中的第四右聲道音訊信號R4、以及第四左聲道108中的第四左聲道音訊信號L4，分別轉換成相應的第四右聲道數位資料DR4與第四左聲道數 位資料DL4。
換言之，類比至數位轉換器110-140的組合，可處理8個不同聲道的類比音訊信號，所以音訊處理電路100能夠支援需要具備8聲道輸入功能的音訊設備。
控制晶片150耦接於類比至數位轉換器110-140，並設置成產生並傳送一控制信號CTL與一位元時脈信號BCLK給每一個類比至數位轉換器110-140，以控制類比至數位轉換器110-140的音訊取樣時序及資料輸出順序。如圖1所示，控制晶片150會透過一序列資料線(serial data line)152接收類比至數位轉換器110-140所輸出的數位音訊資料。另外，控制晶片150還會產生並傳送一左右時脈信號LRCK給除頻電路160。
除頻電路160耦接於控制晶片150與每一個類比至數位轉換器110-140之間，並設置成對左右時脈信號LRCK進行一除頻運作，以產生一聲道切換信號CHSW，其中，聲道切換信號CHSW的頻率是左右時脈信號LRCK的頻率的N分之一。在本實施例中，N等於複數個類比至數位轉換器110-140中的類比至數位轉換器的總數。由於前述複數個類比至數位轉換器110-140具有四個類比至數位轉換器，所以本實施例中的聲道切換信號CHSW的頻率，是左右時脈信號LRCK的頻率的四分之一。
在運作時，類比至數位轉換器110-140會依據位元時脈信號BCLK，對前述8個聲道的類比音訊信號R1-R4、L1-L4進行取樣，以產生相應的數位音訊資料DR1-DR4、DL1-DL4。每個類比至數位轉換器會依據聲道切換信號CHSW切換欲輸出的數位音訊資料的所屬聲道。另外，類比至數位轉換器110-140還會依據控制信號CTL的設置，按照一指定順序輪流輸出資料，使得不同類比至數位轉換器輸出資料的時段不會彼此重疊。
實作上，前述的聲道101-108可對應於各種聲學感測器(例如，麥克 風陣列等等)的信號輸出路徑。前述的類比至數位轉換器110-140皆可用支援TDM輸出格式的各種現有的合適雙通道(two-channel)類比至數位轉換電路來實現。除頻電路160則可用各種現有的整數除頻器架構來實現。
以下將搭配圖2來進一步說明音訊處理電路100的運作方式。圖2為本發明的多聲道音訊資料分離方法的第一實施例簡化後的流程圖。
在圖2的流程圖中，位於一特定裝置所屬欄位中的流程，即代表由該特定裝置所進行的流程。例如，標記在「控制晶片」欄位中的部分，是由控制晶片150所進行的流程；標記在「目標類比至數位轉換器」欄位中的部分，是由類比至數位轉換器110-140的其中之一所進行的流程；標記在「其餘類比至數位轉換器」欄位中的部分，則是由類比至數位轉換器110-140中除了目標類比至數位轉換器以外的其他類比至數位轉換器所進行的流程。前述的邏輯也適用於後續的其他流程圖中。
控制晶片150可在音訊處理電路100每次開機後進行流程202，指示類比至數位轉換器110-140開始運作，並利用控制信號CTL設置所有類比至數位轉換器110-140的音訊資料輸出順序。
接著，類比至數位轉換器110-140會進行流程204，將前述音訊聲道101-108中的類比音訊信號R1-R4、L1-L4分別轉換成相應的數位音訊資料DR1-DR4、DL1-DL4，並按照控制晶片150設置的指定順序輪流輸出不同聲道的音訊資料。
實作上，控制晶片150可利用控制信號CTL為類比至數位轉換器110-140分別設置不同的計數值，並指示類比至數位轉換器110-140同步對位元時脈信號BCLK的脈波(pulse)進行計數。每個類比至數位轉換器可在脈波計數值達到控制晶片150所設置的一相應計數值時輸出資料，並可於脈波計數值達到一適當計數值後重置計數運作。
例如，圖3所繪示為類比至數位轉換器110-140的一運作實施例簡化 後的資料輸出時序圖。
控制晶片150可利用控制信號CTL將類比至數位轉換器110設置成在脈波計數值達到一第一計數值時輸出資料、將類比至數位轉換器120設置成在脈波計數值達到一第二計數值時輸出資料、將類比至數位轉換器130設置成在脈波計數值達到一第三計數值時輸出資料、將類比至數位轉換器140設置成在脈波計數值達到一第四計數值時輸出資料，並將類比至數位轉換器110-140設置成在脈波計數值達到一第五計數值後重置計數運作。
此外，控制晶片150會將第二計數值設置成第一計數值與一預定數值之總和、將第三計數值設置成第二計數值與該預定數值之總和、將第四計數值設置成第三計數值與該預定數值之總和、將第五計數值設置成第四計數值與該預定數值之總和，以使類比至數位轉換器110-140在聲道切換信號CHSW的每半個週期中各輸出一次資料。
如此一來，便可使類比至數位轉換器110-140分別在不同的時間點依序輸出資料。控制晶片150還可將前述預定數值設置成適當的大小，以使類比至數位轉換器110-140輸出資料的時段不會彼此重疊。
另外，如前所述，每個類比至數位轉換器會依據除頻電路160產生的聲道切換信號CHSW，切換輸出的數位音訊資料的所屬聲道。
例如，在圖3的實施例中，當脈波計數值達到前述第一計數值時，倘若聲道切換信號CHSW處於一第一邏輯準位(例如，邏輯高準位)，則類比至數位轉換器110會輸出第一右聲道101所對應的數位音訊資料DR1；倘若聲道切換信號CHSW處於一第二邏輯準位(例如，邏輯低準位)，則類比至數位轉換器110會輸出第一左聲道102所對應的數位音訊資料DL1。
當脈波計數值達到前述第二計數值時，倘若聲道切換信號CHSW處於第一邏輯準位，則類比至數位轉換器120會輸出第二右聲道103所對應的數位音訊資料DR2；倘若聲道切換信號CHSW處於第二邏輯 準位，則類比至數位轉換器120會輸出第二左聲道104所對應的數位音訊資料DL2。
當脈波計數值達到前述第三計數值時，倘若聲道切換信號CHSW處於第一邏輯準位，則類比至數位轉換器130會輸出第三右聲道105所對應的數位音訊資料DR3；倘若聲道切換信號CHSW處於第二邏輯準位，則類比至數位轉換器130會輸出第三左聲道106所對應的數位音訊資料DL3。
當脈波計數值達到前述第四計數值時，倘若聲道切換信號CHSW處於第一邏輯準位，則類比至數位轉換器140會輸出第四右聲道107所對應的數位音訊資料DR4；倘若聲道切換信號CHSW處於第二邏輯準位，則類比至數位轉換器140會輸出第四左聲道108所對應的數位音訊資料DL4。
如此一來，每個類比至數位轉換器在聲道切換信號CHSW的每一個週期中，會輸出對應的右聲道的數位音訊資料一次，也會輸出對應的左聲道的數位音訊資料一次。
因此，在圖3的實施例中，類比至數位轉換器110-140在聲道切換信號CHSW的每個週期中的資料輸出順序為：第一右聲道101的資料DR1、第二右聲道103的資料DR2、第三右聲道105的資料DR3、第四右聲道107的資料DR4、第一左聲道102的資料DL1、第二左聲道104的資料DL2、第三左聲道106的資料DL3、以及第四左聲道108的資料DL4。
請注意，前述圖3中的資料輸出順序，只是一實施例，而非侷限本發明的實際實施方式。實作上，並不侷限所有類比至數位轉換器110-140在聲道切換信號CHSW處於第一邏輯準位的期間，都只能輸出右聲道的數位音訊資料。
例如，圖4所繪示為類比至數位轉換器110-140的另一運作實施例簡化後的資料輸出時序圖。在圖4的實施例中，類比至數位轉換器110 與130的資料輸出時序與前述圖3的實施例相同，但類比至數位轉換器120與140的資料輸出時序則與前述圖3的實施例有所不同。
在本實施例中，當脈波計數值達到前述第二計數值時，倘若聲道切換信號CHSW處於前述第一邏輯準位，則類比至數位轉換器120會輸出第二左聲道104所對應的數位音訊資料DL2；倘若聲道切換信號CHSW處於第二邏輯準位，則類比至數位轉換器120會輸出第二右聲道103所對應的數位音訊資料DR2。
同樣地，當脈波計數值達到前述第四計數值時，倘若聲道切換信號CHSW處於第一邏輯準位，則類比至數位轉換器140會輸出第四左聲道108所對應的數位音訊資料DL4；倘若聲道切換信號CHSW處於第二邏輯準位，則類比至數位轉換器140會輸出第四右聲道107所對應的數位音訊資料DR4。
因此，在圖4的實施例中，類比至數位轉換器110-140在聲道切換信號CHSW的每個週期中的資料輸出順序為：第一右聲道101的資料DR1、第二左聲道104的資料DL2、第三右聲道105的資料DR3、第四左聲道108的資料DL4、第一左聲道102的資料DL1、第二右聲道103的資料DR2、第三左聲道106的資料DL3、以及第四右聲道107的資料DR4。
藉由採用前述圖3或圖4實施例的資料輸出時序的控制方式，便可使類比至數位轉換器110-140按照控制晶片150設置的指定順序，輪流輸出不同聲道的數位音訊資料，並確保類比至數位轉換器110-140輸出資料的時段不會彼此重疊。
如前所述，控制晶片150會透過序列資料線152接收類比至數位轉換器110-140所輸出的數位音訊資料。換言之，類比至數位轉換器110-140所產生的數位音訊資料，都會透過同一條序列資料線152以序列資料信號SDATA的形式傳送給控制晶片150。
在許多應用中，類比至數位轉換器110-140透過序列資料線152傳送 序列資料信號SDATA給控制晶片150的過程，難免會有時序延遲的情況發生。此外，類比至數位轉換器110-140所輸出的序列資料信號SDATA中並不包含相關聲道的識別資料。因此，音訊處理電路100會進行圖2中的其他流程，以使讓控制晶片150能夠正確地判斷出所接收到的音訊資料的對應聲道。
在運作時，控制晶片150可從前述的類比至數位轉換器110-140中任選一個做為一目標類比至數位轉換器，並選擇該目標類比至數位轉換器負責處理的聲道之一做為一目標聲道，以進行後續的聲道測試程序。為了方便說明起見，以下假設控制晶片150選擇類比至數位轉換器110做為目標類比至數位轉換器，並選擇目標類比至數位轉換器110負責處理的第一右聲道101做為目標聲道。
例如，在圖2的實施例中，控制晶片150會同時進行流程206與210。
在流程206中，控制晶片150可利用控制信號CTL指示目標類比至數位轉換器110以外的其餘類比至數位轉換器120-140，在接下來的一段預定時間(以下稱為目標時段)內不要輸出音訊資料。在此情況下，其餘類比至數位轉換器120-140在該目標時段中便不會輸出任何對應聲道103-108的音訊資料到序列資料線152中(流程208)。前述目標時段的長度可由控制晶片150視電路運作的需要而調整。
在流程210中，控制晶片150可利用控制信號CTL指示目標類比至數位轉換器110在目標時段內輸出目標聲道101的音訊資料、但不要輸出其餘聲道(在本例中為第一左聲道102)的音訊資料。在此情況下，目標類比至數位轉換器110在目標時段內便會輸出目標聲道101所對應的音訊資料DR1到序列資料線152中，但不輸出其餘聲道的音訊資料(在本例中為數位音訊資料DL1)到序列資料線152中(流程212)。
控制晶片150會於前述的目標時段中進行流程214，透過序列資料線152接收序列資料信號SDATA。由前述說明可知，在控制晶片150於目標時段內所接收到的序列資料信號SDATA中，只會出現目標 聲道101所對應的音訊資料DR1，而不會出現其他聲道所對應的音訊資料。因此，控制晶片150可在流程214中依據音訊資料DR1的接收時間點，定義出目標聲道101的資料時序。
在定義出目標聲道101的資料時序後，控制晶片150可進行流程216，依據前述的指定順序及目標聲道101的資料時序，定義出其餘聲道102-108的資料時序。
例如，圖5所繪示為控制晶片150的一運作實施例簡化後的資料輸入時序圖。如圖5所示，控制晶片150是在一時段TS1中接收到目標聲道101的音訊資料DR1。因此，控制晶片150可建立時段TS1所對應的時序與目標聲道101之間的關聯性。例如，控制晶片150可在流程214中將與時段TS1的起始點相對應的左右時脈信號LRCK的脈波計數值，與目標聲道101建立對應關係。
由於前述類比至數位轉換器110-140的資料輸出順序是控制晶片150所設定的指定順序，而且每個聲道所對應的資料輸出時段的長度也是由控制晶片150所設置，所以控制晶片150在流程216中可依據前述的指定順序及目標聲道101的資料時序，定義出其餘聲道102-108的資料時序。
例如，在前述圖3的實施例中，類比至數位轉換器110-140在聲道切換信號CHSW的每個週期中的資料輸出順序為：第一右聲道101的資料DR1、第二右聲道103的資料DR2、第三右聲道105的資料DR3、第四右聲道107的資料DR4、第一左聲道102的資料DL1、第二左聲道104的資料DL2、第三左聲道106的資料DL3、以及第四左聲道108的資料DL4。在此情況下，控制晶片150可推導出在時段TS1之後的時段TS2、TS3、TS4、TS5、TS6、TS7、以及TS8所對應的聲道的排列順序，也會跟類比至數位轉換器110-140輸出資料的所屬聲道的排列順序相同。
因此，如圖5所示，控制晶片150會判定時段TS2對應於第二右聲道 103、時段TS3對應於第三右聲道105、時段TS4對應於第四右聲道107、時段TS5對應於第一左聲道102、時段TS6對應於第二左聲道104、時段TS7對應於第三左聲道106、且時段TS8對應於第四左聲道108。在流程216中，控制晶片150可將與前述時段TS2-TS8個別的起始點相對應的左右時脈信號LRCK的脈波計數值，分別與聲道102、聲道103、聲道104、聲道105、聲道106、聲道107、以及聲道108建立對應關係。依此類推，控制晶片150可判定從時段TS8之後的時段TS9開始，接連的8個時段所對應的聲道的排列順序，也會與前述時段TS1-TS8的情況相同。
又例如，在前述圖4的實施例中，類比至數位轉換器110-140在聲道切換信號CHSW的每個週期中的資料輸出順序為：第一右聲道101的資料DR1、第二左聲道104的資料DL2、第三右聲道105的資料DR3、第四左聲道108的資料DL4、第一左聲道102的資料DL1、第二右聲道103的資料DR2、第三左聲道106的資料DL3、以及第四右聲道107的資料DR4。在此情況下，控制晶片150可推導出在時段TS1之後的時段TS2、TS3、TS4、TS5、TS6、TS7、以及TS8所對應的聲道的排列順序，也會跟前述類比至數位轉換器110-140輸出資料的所屬聲道的排列順序相同。
因此，如圖6所示，控制晶片150會判定時段TS2對應於第二左聲道104、時段TS3對應於第三右聲道105、時段TS4對應於第四左聲道108、時段TS5對應於第一左聲道102、時段TS6對應於第二右聲道103、時段TS7對應於第三左聲道106、且時段TS8對應於第四右聲道107。在流程216中，控制晶片150可將與前述時段TS2-TS8個別的起始點相對應的左右時脈信號LRCK的脈波計數值，分別與聲道104、聲道105、聲道108、聲道102、聲道103、聲道106、以及聲道107建立對應關係。依此類推，控制晶片150可判定從時段TS8之後的時段TS9開始，接連的8個時段所對應的聲道的排列順序，也會與前述時 段TS1-TS8的情況相同。
接著，控制晶片150可進行流程218，利用控制信號CTL指示所有類比至數位轉換器110-140恢復處理並輸出對應聲道的音訊資料。在此情況下，類比至數位轉換器110-140會進行流程220，按照控制晶片150設置的指定順序，輪流輸出不同聲道的音訊資料，以形成序列資料信號SDATA。
在流程222中，控制晶片150可透過序列資料線152接收序列資料信號SDATA，並從中分離出不同聲道的音訊資料。
由前述說可知，藉由進行前述流程202、210、214、以及216的運作，控制晶片150便可正確地判斷出每個聲道的資料在序列資料信號SDATA中的出現時序為何。因此，控制晶片150在流程222中可以按照個別聲道所對應的資料出現時序，從序列資料信號SDATA中正確地分離出不同聲道的數位音訊資料。
之後，便可由控制晶片150或其後級電路(未繪示於圖1中)對個別聲道的音訊資料做進一步的處理或比較。
請注意，前述圖2中的流程執行順序只是一示範性的實施例，並非侷限本發明的實際實施方式。
例如，如圖7所示，亦可將流程210改成在流程208之後進行。
又例如，亦可將圖2或圖7中的流程202與204，調整到流程206與210之間進行。
另外，如圖8所示，前述圖2或圖7中的流程206亦可用流程806來取代。在圖8的實施例中，控制晶片150可於進行流程210之前，先進行流程806，以利用控制信號CTL指示所有類比至數位轉換器110-140不要輸出音訊資料。在此情況下，類比至數位轉換器110-140都不會輸出所有聲道的音訊資料到序列資料線152中(流程808)。接著，等控制晶片150確認序列資料線152中都沒有出現任何音訊資料後，便可進行前述的流程210，以指示目標類比至數位轉換器110在目標 時段內輸出目標聲道101的音訊資料、但不要輸出其餘聲道(在本例中為第一左聲道102)的音訊資料。
前述有關圖2中的其他流程的實施方式及相關優點的說明，亦適用於圖7與圖8的實施例中。為簡潔起見，在此不重複敘述。
實作上，亦可將圖8中的流程202與204，調整到流程806與210之間進行。
在某些實施例中，亦可將前述圖2、圖7、或圖8中的流程204省略。
此外，音訊處理電路100中的類比至數位轉換器的個數，亦可依電路設計的需求而減少至3個或2個，亦可增加到更多的數量。在此情況下，除頻電路160所進行的除頻運作的除數也要相應調整。
從某種角度而言，前述由聲道101-108的數位音訊資料所形成的序列資料信號SDATA，也屬於分時多工(time division multiplexed，TDM)格式的資料信號。然而，藉由採用前述圖2、圖7、或圖8的方法，便可使控制晶片150在不具備TDM介面與傳統的多路I2S介面的情況下，具備處理TDM格式的輸入信號的能力。因此，實作上可用較精簡的電路架構來實現控制晶片150，而無須採用需要依賴TDM介面與多路I2S介面才能運作的電路架構。
另一方面，採用前述的多聲道音訊資料分離方法，亦使控制晶片150得以正確地判斷出不同聲道的數位音訊資料在序列資料信號SDATA中的出現時序與順序，進而能夠從序列資料信號SDATA中正確地分離出不同聲道的數位音訊資料。
換言之，利用前述控制晶片150、除頻電路160、與類比至數位轉換器110-140的搭配運作，便可使音訊處理電路100得以支援多聲道輸入功能。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件，而 本領域內的技術人員可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區分元件的方式，而 是以元件在功能上的差異來作為區分的基準。在說明書及申請專利範圍中所提及的「包含」為開放式的用語，應解釋成「包含但不限定於」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。 因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或通過其它元件或連接手段間接地電性或信號連接至第二元件。
在說明書中所使用的「和/或」的描述方式，包含所列舉的其中一個項目或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的含義。
以上僅為本發明的較佳實施例，凡依本發明請求項所做的等效變化與修改，皆應屬本發明的涵蓋範圍。
100:音訊處理電路
101:第一右聲道
102:第一左聲道
103:第二右聲道
104:第二左聲道
105:第三右聲道
106:第三左聲道
107:第四右聲道
108:第四左聲道
110-140:類比至數位轉換器
150:控制晶片
152:序列資料線
160:除頻電路

Claims (7)

  1. 一種音訊處理電路(100)，包含：複數個類比至數位轉換器(110-140)，設置成將複數個聲道(101-108)中的類比音訊信號(R1-R4、L1-L4)轉換成相應的數位音訊資料(DR1-DR4、DL1-DL4)，其中，該複數個類比至數位轉換器(110-140)包含一目標類比至數位轉換器(110)，用於處理該複數個聲道(101-108)中的一目標聲道(101)的類比音訊信號(R1)；以及一控制晶片(150)，耦接於該複數個類比至數位轉換器(110-140)，設置成產生一左右時脈信號(LRCK)、控制該複數個類比至數位轉換器(110-140)的音訊資料輸出順序、指示該目標類比至數位轉換器(110)在一目標時段內輸出該目標聲道(101)的音訊資料(DR1)、並且指示該複數個類比至數位轉換器(110-140)中的其餘類比至數位轉換器(120-140)在該目標時段內不要輸出音訊資料；一除頻電路(160)，耦接於該控制晶片(150)與該複數個類比至數位轉換器(110-140)中的每一個類比至數位轉換器(110-140)之間，設置成對該左右時脈信號(LRCK)進行一除頻運作，以產生頻率低於該左右時脈信號(LRCK)的一聲道切換信號(CHSW)，該聲道切換信號(CHSW)的頻率是該左右時脈信號(LRCK)的頻率的N分之一，其中，N是大於1的正整數，且等於該複數個類比至數位轉換器(110-140)中的類比至數位轉換器的總數；其中，該複數個類比至數位轉換器(110-140)中的每一個類比至數位轉換器(110-140)會依據該聲道切換信號(CHSW)切換欲輸出的音訊資料的所屬聲道；該控制晶片(150)還設置成依據該目標聲道(101)的音訊資料(DR1)的 一接收時間點，定義出該目標聲道(101)的一資料時序，再依據該目標聲道(101)的資料時序定義出該複數個聲道(101-108)中的其餘聲道(102-108)的資料時序；在該控制晶片(150)定義出該複數個聲道(101-108)的資料時序後，該複數個類比至數位轉換器(110-140)會處理該複數個聲道(101-108)的類比音訊信號(R1-R4、L1-L4)，並按照該控制晶片(150)設置的一指定順序輪流輸出該複數個聲道(101-108)的音訊資料(DR1-DR4、DL1-DL4)，以形成一序列資料信號(SDATA)，而該控制晶片(150)則會根據該複數個聲道(101-108)的資料時序從該序列資料信號(SDATA)中分離出不同聲道的數位音訊資料(DR1-DR4、DL1-DL4)。
  2. 如請求項1所述的音訊處理電路(100)，其中，該控制晶片(150)還設置成指示該目標類比至數位轉換器(110)在該目標時段內不要輸出其他聲道(102)的音訊資料(DL1)。
  3. 如請求項1所述的音訊處理電路(100)，其中，該控制晶片(150)係設置成依據該指定順序與該目標聲道(101)的資料時序，來定義出該複數個聲道(101-108)中的其餘聲道(102-108)的資料時序。
  4. 如請求項1所述的音訊處理電路(100)，其中，該控制晶片(150)還設置成在該目標時段之前，控制該複數個類比至數位轉換器(110-140)的音訊資料輸出順序，使得該複數個類比至數位轉換器(110-140)按照該指定順序輪流輸出該複數個聲道(101-108)的音訊資料。
  5. 如請求項1所述的音訊處理電路(100)，其中，該複數個類比至數位轉換器(110-140)中的每一個類比至數位轉換器(110-140)，皆為一雙通道類比至數位轉換電路，負責處理該複數個聲道(101-108)中的一對左右聲道的類比音訊信號。
  6. 如請求項1所述的音訊處理電路(100)，其中，該複數個類比至數位轉換器(110-140)輸出數位音訊資料的時段不會彼此重疊。
  7. 如請求項1至6中任一項所述的音訊處理電路(100)，其中，該控制晶片(150)並不具備TDM介面與多路I2S介面。
TW108117539A 2019-05-21 2019-05-21 支援多聲道輸入功能的音訊處理電路 TWI733117B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108117539A TWI733117B (zh) 2019-05-21 2019-05-21 支援多聲道輸入功能的音訊處理電路
US16/872,414 US11109172B2 (en) 2019-05-21 2020-05-12 Audio processing circuit supporting multi-channel audio input function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108117539A TWI733117B (zh) 2019-05-21 2019-05-21 支援多聲道輸入功能的音訊處理電路

Publications (2)

Publication Number Publication Date
TW202044238A TW202044238A (zh) 2020-12-01
TWI733117B true TWI733117B (zh) 2021-07-11

Family

ID=73456548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117539A TWI733117B (zh) 2019-05-21 2019-05-21 支援多聲道輸入功能的音訊處理電路

Country Status (2)

Country Link
US (1) US11109172B2 (zh)
TW (1) TWI733117B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307385A (ja) * 1999-04-19 2000-11-02 Alpine Electronics Inc 周波数分割回路
US20050073453A1 (en) * 2003-10-01 2005-04-07 Eric Cheng System of multi-channel shared resistor-string digital-to-analog converters and method of the same
US20090315749A1 (en) * 2008-06-03 2009-12-24 Mccoy Michael Calvin Frequency counter based analog-to-digital converter
US20160329907A1 (en) * 2015-05-07 2016-11-10 Panasonic Intellectual Property Management Co., Ltd. Time-interleaved analog-to-digital converter
GB2553473A (en) * 2013-06-26 2018-03-07 Cirrus Logic Int Semiconductor Ltd Analog-to-digital converter
WO2018159948A1 (ko) * 2017-03-02 2018-09-07 서울대학교 산학협력단 주파수 특성을 보정하는 아날로그 디지털 변환기 및 이를 포함하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030069717A1 (en) * 2001-10-10 2003-04-10 Havelock David I. Aggregate beamformer for use in a directional receiving array
JP4448647B2 (ja) * 2002-07-18 2010-04-14 ヤマハ株式会社 音響信号処理装置
US6970118B2 (en) * 2002-08-14 2005-11-29 National Instruments Corporation High-speed high-resolution ADC for precision measurements
US6804504B1 (en) * 2002-08-23 2004-10-12 Innovative Electronic Designs, Inc. Audio processing system
US6657574B1 (en) * 2002-12-09 2003-12-02 Cirrus Logic, Inc. One line data format for audio analog-to-digital converters
US6956512B1 (en) * 2003-01-24 2005-10-18 Altera Corporation Analog-to-digital converter for programmable logic
US8732435B1 (en) * 2008-07-30 2014-05-20 Altera Corporation Single buffer multi-channel de-interleaver/interleaver
US8922411B2 (en) * 2012-03-26 2014-12-30 Infineon Technologies Ag Configurable hardware-sharing multi-channel ADC

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307385A (ja) * 1999-04-19 2000-11-02 Alpine Electronics Inc 周波数分割回路
US20050073453A1 (en) * 2003-10-01 2005-04-07 Eric Cheng System of multi-channel shared resistor-string digital-to-analog converters and method of the same
US20090315749A1 (en) * 2008-06-03 2009-12-24 Mccoy Michael Calvin Frequency counter based analog-to-digital converter
GB2553473A (en) * 2013-06-26 2018-03-07 Cirrus Logic Int Semiconductor Ltd Analog-to-digital converter
US20160329907A1 (en) * 2015-05-07 2016-11-10 Panasonic Intellectual Property Management Co., Ltd. Time-interleaved analog-to-digital converter
WO2018159948A1 (ko) * 2017-03-02 2018-09-07 서울대학교 산학협력단 주파수 특성을 보정하는 아날로그 디지털 변환기 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
US11109172B2 (en) 2021-08-31
US20200374643A1 (en) 2020-11-26
TW202044238A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN109039335B (zh) 一种音频模数转换芯片阵列帧时钟同步的实现装置及实现方法
JP2009509226A (ja) バス回路
JP4581970B2 (ja) サンプリング周波数変換装置及び信号切換え装置
US10013389B2 (en) Automatic cascaded address selection
WO2021143083A1 (zh) 高速接口的固定延时电路
WO2021109508A1 (zh) 基于同步机实现多信号源同步输出的同步系统、同步方法及校准方法
CN108809311A (zh) 一种音频模数转换芯片阵列模拟采样同步的实现装置及实现方法
TWI733117B (zh) 支援多聲道輸入功能的音訊處理電路
CN101938257B (zh) 音频处理芯片及其音频信号处理方法
JP6085465B2 (ja) マイクロホンアレイ装置
CN112019992B (zh) 支持多声道输入功能的音频处理电路
US11614914B2 (en) Audio data processing circuit and processing method thereof
CN111327321B (zh) 一种音频模数转换芯片阵列实时同步的实现装置及实现方法
CN107993668A (zh) 一种基于McASP接口的多路数字语音混音的方法
US9355558B2 (en) High bandwidth configurable serial link
TWI699656B (zh) 可切換的i2s介面
CN211698927U (zh) 音频采集系统
US6831583B1 (en) Integrated circuit comprising a microprocessor and an analogue to digital converter which is selectively operable under the control of the microprocessor and independently of the microprocessor, and a method for operating the integrated circuit
JP2010268049A (ja) インタフェース回路
US20200293265A1 (en) Device and method for detecting audio interface
KR100282451B1 (ko) 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치
US20040258103A1 (en) Multiplexed sigma-delta interface
CN103763508A (zh) 一种用于视频会议终端的音频接入方法及视频会议终端
JP2018129663A (ja) 信号処理装置
KR0172494B1 (ko) 평형출력을 위한 오디오 기기