JP2018129663A

JP2018129663A - 信号処理装置

Info

Publication number: JP2018129663A
Application number: JP2017021175A
Authority: JP
Inventors: 聖子中元; Kiyoko Nakamoto
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2017-02-08
Filing date: 2017-02-08
Publication date: 2018-08-16

Abstract

【課題】短期間で信号フォーマットの検出が可能な信号処理装置を提供する。
【解決手段】入力オーディオ信号のコードパターンに基づいて、入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、複数の信号再生モードのうち、フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、を備える信号処理装置。入力オーディオ信号のフォーマットを検出するフォーマット検出装置であって、入力オーディオ信号のコードパターンに基づいて、入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出して、検出結果に応じた信号を出力するフォーマット検出装置。
【選択図】図４

Description

本発明は、信号処理装置に関する。

オーディオ分野で用いられるデジタル信号のフォーマットとしては、ＰＣＭ（ＰｕｌｓｅＣｏｄｅＭｏｄｕｌａｔｉｏｎ）方式によって符号化されたＰＣＭフォーマット、および、１ビットのＤＳＤ（ＤｉｒｅｃｔＳｔｒｅａｍＤｉｇｉｔａｌ）方式によって符号化されたＤＳＤフォーマットが主流である。昨今では、ＵＳＢオーディオやネットワークオーディオの普及により、これらのようなフォーマットの異なるオーディオ信号を連続して再生することが求められる。

従来、周波数によりＤＳＤフォーマットとＰＣＭフォーマットを識別して現在のモードを検出し、検出したモードに従って信号を処理していた（例えば、特許文献１参照）。
特許文献１米国特許出願公開第２００５／００１０３９９号明細書

信号フォーマットのモード判定動作を行っている間に信号処理装置に入力される信号は、適切ではないモードで処理されて出力されるため、モード切り替え時には音を出力しない措置が取られる。しかし、例えばユーザーがデジタルオーディオ信号再生機器の早送りボタン等を使用してフォーマットの異なる信号を再生する場合、モード判定動作中に音を出力しない期間は長くは取れない。従って、短期間で信号フォーマットの検出が可能な信号処理装置を提供することを目的とする。

本発明の第１の態様においては、入力オーディオ信号を処理して出力オーディオ信号を出力するオーディオ信号処理部と、入力オーディオ信号のコードパターンに基づいて、入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、複数の信号再生モードのうち、フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、を備える信号処理装置を提供する。

本発明の第２の態様においては、入力オーディオ信号のフォーマットを検出するフォーマット検出装置であって、入力オーディオ信号のコードパターンに基づいて、入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出して、検出結果に応じた信号を出力するフォーマット検出装置を提供する。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

本実施形態におけるデジタルオーディオ信号再生システムの構成例を示す。ゼロコードのＰＣＭフォーマット信号の一例を示す。ゼロコードのＤＳＤフォーマット信号の一例を示す。信号処理装置の構成例を示す。信号処理装置のフォーマット検出部の構成例を示す。信号処理装置における再生モード切り替え時のタイミング図を示す。比較例の信号処理装置を示す。比較例の信号処理装置における再生モード切り替え時のタイミング図を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態におけるデジタルオーディオ信号再生システム１００の構成例を示す。デジタルオーディオ信号再生システム１００は、デジタルオーディオ信号源１１０と、コントローラ１２０と、信号処理装置１３０とを備える。デジタルオーディオ信号再生システム１００は、複数の信号フォーマットのデジタルオーディオ信号を再生可能であり、一例として、ＰＣＭフォーマット信号およびＤＳＤフォーマット信号を再生する場合について説明する。

デジタルオーディオ信号源１１０は、コントローラ１２０からの制御信号ＳＤＡおよびＳＣＬに応じて、ＰＣＭフォーマット信号ＬＲＣＫ、ＳＤＴＩ、およびＢＩＣＫと、ＤＳＤフォーマット信号ＤＣＬＫ、ＤＳＤＬ、およびＤＳＤＲとのいずれか一方を信号処理装置１３０に出力する。

信号処理装置１３０は、デジタルオーディオ信号源１１０からのデジタルオーディオ信号を、アナログ信号ＡＯＵＴＬ，ＡＯＵＴＲに変換して出力する。なお、信号処理装置１３０は、デジタルオーディオ信号を、図１のように複数の信号フォーマットの信号入力において兼用される入力端子を介して受信してよく、また、信号フォーマット毎に異なる入力端子を介して受信してもよい。

コントローラ１２０は、デジタルオーディオ信号源１１０と信号処理装置１３０とに接続される。コントローラ１２０は、例えばＩ２Ｃ−Ｂｕｓインターフェースを用い、２本の線を介して制御信号ＳＤＡおよびＳＣＬを送信して、デジタルオーディオ信号源１１０と信号処理装置１３０とを制御してオーディオ信号の再生を行う。

デジタルオーディオ信号再生システム１００は、コントローラ１２０の制御によって、フォーマットの異なるデジタルオーディオ信号を切替えてデジタルオーディオ信号源１１０から信号処理装置１３０へと出力し、信号処理装置１３０にて、デジタルオーディオ信号をアナログ信号に変換して再生する。

ここで、ＰＣＭフォーマット信号について説明する。ＰＣＭフォーマット信号は、ステレオ２チャネルのＰＣＭデータを含む信号ＳＤＴＩ、データがステレオのＬｅｆｔかＲｉｇｈｔかを示す信号ＬＲＣＫ、および信号ＳＤＴＩをラッチするためのクロック信号ＢＩＣＫを用いて伝送される。ＬＲＣＫ信号の周波数は、サンプリング周波数（１／ｆｓ）となっている。ＬＲＣＫ信号が"Ｈ"レベルの間にＬｅｆｔチャネルのｘ（ｘは自然数）ビットの信号を、ＬＲＣＫ信号が"Ｌ"レベルの間にＲｉｇｈｔチャネルのｘビットの信号を、ＢＩＣＫ信号のレートで１ビット信号にシリアル変換して信号ＳＤＴＩとして伝送する。一例として、ＣＤにおいては、サンプリング周波数（ｆｓ）は４４．１ｋＨｚであり、信号ＳＤＴＩはｘ＝１６ビットとなっている。

図２は、ゼロコードのＰＣＭフォーマット信号の一例を示す。ＰＣＭフォーマット信号は、信号ＳＤＴＩが「００００００００・・・」のようにｘビット（図２においては１６ビット）すべて"０"であった場合にデータ「ゼロ」を意味する。

次に、ＤＳＤフォーマット信号について説明する。ＤＳＤフォーマット信号は、ＬｅｆｔチャネルのＤＳＤデータを含む信号ＤＳＤＬ、ＲｉｇｈｔチャネルのＤＳＤデータを含む信号ＤＳＤＲ、および信号ＤＳＤＬと信号ＤＳＤＲをラッチするためのクロック信号ＤＣＬＫを用いて伝送される。信号ＤＳＤＬおよび信号ＤＳＤＲは、ともに１ビットの信号であり、信号ＤＣＬＫのレートで伝送される。一般的にＤＣＬＫ信号の周波数は、ＣＤのサンプリング周波数ｆｓの６４倍〜２５６倍となっている。

図３は、ゼロコードのＤＳＤフォーマット信号の一例を示す。ＤＳＤフォーマット信号は、１ビット信号のデータ列が「０１０１０１０１・・・」と、"１"と"０"との出現確率が５０％ずつとなった場合にデータ「ゼロ」を意味する。

次に、本実施形態の信号処理装置１３０を詳細に説明する。図４は、信号処理装置１３０の構成例を示す。信号処理装置１３０は、入力オーディオ信号から現在の再生モードを検出して、検出した再生モードで出力オーディオ信号を出力する。信号処理装置１３０は、フォーマット検出部４００と、モード切替部４１０と、ＤＡ変換ブロック４２０と、オーディオ信号処理部４３０とを備える。

フォーマット検出部４００は、現在入力されている入力オーディオ信号のコードパターンに基づいて、入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出する。フォーマット検出部４００は、デジタルオーディオ信号源１１０からの入力オーディオ信号が入力される入力端子と、モード切替部４１０とに接続される。フォーマット検出部４００は、検出結果に応じてモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅを生成し、モード切替部４１０に送信する。

モード切替部４１０は、複数の信号再生モードのうち、フォーマット検出部４００により検出された信号フォーマットに対応する信号再生モードに切り替える。モード切替部４１０は、オーディオ信号処理部４３０と、フォーマット検出部４００と、ＤＡ変換ブロック４２０とに接続される。モード切替部４１０は、フォーマット検出部４００から受信するモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅに応じて、オーディオ信号処理部４３０からの出力オーディオ信号を選択し、ＤＡ変換ブロック４２０に出力する。

ＤＡ変換ブロック４２０は、モード切替部４１０に接続され、モード切替部４１０から受信するデジタルの出力オーディオ信号をアナログ変換して、アナログ信号ＡＯＵＴＬおよびＡＯＵＴＲを出力する。

オーディオ信号処理部４３０は、入力オーディオ信号を処理して出力オーディオ信号を出力する。オーディオ信号処理部４３０は、デジタルオーディオ信号源１１０からの入力オーディオ信号が入力される入力端子と、モード切替部４１０とに接続される。オーディオ信号処理部４３０は、ＰＣＭオーディオ信号処理ブロック４３２とＤＳＤオーディオ信号処理ブロック４３４とを有する。

ＰＣＭオーディオ信号処理ブロック４３２は、入力オーディオ信号に対して、ＰＣＭ信号フォーマットに応じた処理を行う。ＰＣＭオーディオ信号処理ブロック４３２は、入力オーディオ信号に対してＰＣＭフォーマット信号の取り込み処理を行い、取り込んだＰＣＭフォーマット信号に信号処理を施して出力オーディオ信号ｐｃｍ＿ｏｕｔをモード切替部４１０に出力する。

ＤＳＤオーディオ信号処理ブロック４３４は、入力オーディオ信号に対して、ＤＳＤ信号フォーマットに応じた処理を行う。ＤＳＤオーディオ信号処理ブロック４３４は、入力オーディオ信号に対してＤＳＤフォーマット信号の取り込み処理を行い、取り込んだＤＳＤフォーマット信号に信号処理を施して出力オーディオ信号ｄｓｄ＿ｏｕｔをモード切替部４１０に出力する。

ここで、本実施形態におけるフォーマット検出部４００を、図５を参照して詳細に説明する。図５は、フォーマット検出部４００の構成例を示す。図５に示すフォーマット検出部４００は、入力オーディオ信号のコードと、予め定められたコードとを比較して、入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出する。フォーマット検出部４００は、シリアルパラレル変換部５００と、複数のコードマッチング部５１０，５１５と、判定部５２０とを有する。

シリアルパラレル変換部５００は、入力オーディオ信号ＬＲＣＫ／ＤＳＤＲを、クロックＢＩＣＫ／ＤＣＬＫでｍビット（ｍは２以上の自然数）のコードにシリアル−パラレル変換して、コードマッチング部５１０，５１５に出力する。シリアルパラレル変換部５００は、デジタルオーディオ信号源１１０から入力オーディオ信号ＢＩＣＫ／ＤＣＬＫ、ＬＲＣＫ／ＤＳＤＲが入力される入力端子と、コードマッチング部５１０，５１５とに接続される。

複数のコードマッチング部５１０，５１５は、複数の信号フォーマットにそれぞれ対応し、ＤＳＤフォーマットに対応するＤＳＤコードマッチング部５１０およびＰＣＭフォーマットに対応するＰＣＭコードマッチング部５１５を有する。

ＤＳＤコードマッチング部５１０およびＰＣＭコードマッチング部５１５は、シリアルパラレル変換部５００と判定部５２０とに接続され、シリアルパラレル変換部５００からのｍビットの信号ｄｉｎ［ｍ：１］と、予め定められたコードとを比較する。ＤＳＤコードマッチング部５１０は、比較する予め定められたコードとして、ＤＳＤ信号フォーマットを検出するためのｎビットのコードを有する。ＰＣＭコードマッチング部５１５は、比較する予め定められたコードとして、ＰＣＭ信号フォーマットを検出するためのｋビットのコードを有する。なお、ｍ、ｎ、およびｋは、同一の数であってよく、またそれぞれ異なる数であってもよい。

判定部５２０は、複数のコードマッチング部５１０，５１５の比較に応じて入力オーディオ信号の信号フォーマットを判定する。判定部５２０は、ＤＳＤコードマッチング部５１０およびＰＣＭコードマッチング部５１５に接続され、ＤＳＤコードマッチング部５１０およびＰＣＭコードマッチング部５１５の出力に応じて、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅを出力する。

ここで、ＤＳＤコードマッチング部５１０およびＰＣＭコードマッチング部５１５における予め定められたコードについて説明する。通常、信号フォーマットの切り替えは、無音状態、つまり、ゼロ信号を再生した状態で行う。このため、デジタルオーディオ信号源１１０は、切り替え前後の各信号フォーマットで所定期間ゼロ信号を信号処理装置１３０に送信する。

入力オーディオ信号がＰＣＭ信号フォーマットの場合は、信号ＬＲＣＫは、「００００・・・１１１１・・・」のように"１"または"０"が連続した信号となっている。モード切り替えの期間、デジタルオーディオ信号源１１０は、例えばＬＲＣＫ信号が"１"の間にＬｅｆｔチャネルのｉビットのゼロ信号を、信号ＢＩＣＫのレートで１ビット信号にシリアル変換して信号ＳＤＴＩとして伝送する。一般的にビット数ｉは１６〜３２程度であり、したがって、信号ＬＲＣＫの"１"の期間は、信号ＢＩＣＫの１６周期以上の期間である。また、入力信号がＤＳＤ信号フォーマットの場合は、モード切り替えの期間、信号ＤＳＤＲは、「０１０１０１０１・・・」のように"０１"というコードが連続したゼロ信号となっている。

従って、コードマッチングに用いるコードの長さは、２以上のビットであればよいが、誤判定を防ぐため、１６以上３２以下のビットのコードであることが望ましい。これにより複数のコードマッチング部５１０、５１５は、入力オーディオ信号の１６以上３２以下のビットのコードと、予め定められた１６以上３２以下のビットのコードとを比較する。例えば、ＤＳＤコードマッチング部５１０は、パターンマッチングのために、予め１６ビットの「０１０１０１０１・・・」というコードを用意し、ＰＣＭコードマッチング部５１５は、パターンマッチングのために、予め１６ビットの「１１１１１１１・・・」または「０００００００・・・」というコードを用意しておく。

ＤＳＤフォーマット信号は、１ビット信号のデータ列が「００００００００・・・」のように"１"の出現確率が０％の場合は、ＰＣＭフォーマット信号のマイナスフルスケールの２倍のレベルを意味し、「１１１１１１１１・・・」のように"１"の出現確率が１００％の場合はＰＣＭフォーマット信号のプラスフルスケールの２倍のレベルを意味する。ＤＳＤフォーマット信号においては、このような信号は過大信号であるため許容されておらず、コードマッチング部５１０、５１５は、ＰＣＭ信号フォーマットとＤＳＤ信号フォーマットとの誤判定を起こすことはない。

次に、フォーマット検出部４００の動作を詳細に説明する。まず、シリアルパラレル変換部５００は、信号処理装置１３０に入力された入力オーディオ信号ＬＲＣＫ／ＤＳＤＲをｍビットのコードｄｉｎ［ｍ：１］にシリアル−パラレル変換して、コードマッチング部５１０，５１５に出力する。

ＤＳＤコードマッチング部５１０は、入力オーディオ信号のｍビットのコードｄｉｎ［ｍ：１］と、０と１が交互に配置されたｎビットのコード「０１０１０１０１・・・」とを比較する。ＤＳＤコードマッチング部５１０は、比較したコードが一致した場合には、信号ｄｔ＿ｄｓｄとして"１"を出力し、比較したコードが一致しない場合には、信号ｄｔ＿ｄｓｄとして"０"を出力する。

ＰＣＭコードマッチング部５１５は、入力オーディオ信号のｍビットのコードｄｉｎ［ｍ：１］と、全てが０または１であるｋビットのコード「１１１１１１１・・・」（または「０００００００・・・」）とを比較する。ＰＣＭコードマッチング部５１５は、比較したコードが一致した場合には、信号ｄｔ＿ｐｃｍとして"１"を出力し、比較したコードが一致しない場合には、信号ｄｔ＿ｐｃｍとして"０"を出力する。

判定部５２０は、信号ｄｔ＿ｐｃｍが"１"、信号ｄｔ＿ｄｓｄが"０"の場合は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"０"を出力する。判定部５２０は、信号ｄｔ＿ｐｃｍが"０"、信号ｄｔ＿ｄｓｄが"１"の場合は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"１"を出力する。信号ｄｔ＿ｄｓｄおよび信号ｄｔ＿ｐｃｍが同じ値"０"の場合は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅの現在の状態を保持するよう出力する。

次に、信号処理装置１３０の動作の例を、図６を参照して説明する。図６は、ＰＣＭフォーマット信号の再生からＤＳＤフォーマット信号の再生に切り替える場合のタイミング図を示す。

時刻ｔ１までは、ＰＣＭ信号フォーマットのゼロ以外の信号ＳＤＴＩ（例えば音楽信号）が信号処理装置１３０に供給される。信号ＬＲＣＫは、「００００・・・１１１１・・・」のように"１"または"０"が連続した信号となっている。ＤＳＤコードマッチング部５１０は、信号ｄｔ＿ｄｓｄとして"０"を出力する。一方ＰＣＭコードマッチング部５１５は、信号ｄｔ＿ｐｃｍとして、信号ＬＲＣＫが「１１１１・・・」の間は"１"を出力し、信号ＬＲＣＫが「００００・・・」の間は"０"を出力する。判定部５２０は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"０"を出力する。モード切替部４１０は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝０に応じて、ＰＣＭオーディオ信号処理ブロック４３２からの出力ｐｃｍ＿ｏｕｔを選択する。

時刻ｔ１から時刻ｔ２までの間、ＰＣＭ信号フォーマットのゼロの信号ＳＤＴＩが信号処理装置１３０に供給される。この期間も信号ＬＲＣＫは時刻ｔ１までと同様であるため、ＰＣＭコードマッチング部５１５は、信号ｄｔ＿ｐｃｍとして、信号ＬＲＣＫが「１１１１・・・」の間は"１"を出力し、信号ＬＲＣＫが「００００・・・」の間は"０"を出力する。ＤＳＤコードマッチング部５１０は、信号ｄｔ＿ｄｓｄとして"０"を出力する。これらに応じて判定部５２０は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"０"を出力する。モード切替部４１０は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝０に応じて、ＰＣＭオーディオ信号処理ブロック４３２からの出力ｐｃｍ＿ｏｕｔを選択する。

時刻ｔ２から時刻ｔ３までの間、デジタルオーディオ信号源１１０は、ＰＣＭ信号フォーマットモードからＤＳＤ信号フォーマットモードに切り替えるよう制御される。この期間では、ＰＣＭコードマッチング部５１５は、信号ｄｔ＿ｐｃｍとして"０"を出力し、ＤＳＤコードマッチング部５１０は、信号ｄｔ＿ｄｓｄとして"０"を出力する。これらに応じて判定部５２０は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"０"を出力する。モード切替部４１０は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝０に応じて、ＰＣＭオーディオ信号処理ブロック４３２からの出力ｐｃｍ＿ｏｕｔを選択する。

時刻ｔ３から時刻ｔ４までの間、ＤＳＤ信号フォーマットのゼロの信号ＤＳＤＬが信号処理装置１３０に供給される。この期間、信号ＤＳＤＲは、「０１０１０１０１・・・」のように"０１"というコードが連続したゼロ信号となっている。ＤＳＤコードマッチング部５１０は、判定期間（ａ）の後に、信号ｄｔ＿ｄｓｄとして"１"を出力し、ＰＣＭコードマッチング部５１５は、信号ｄｔ＿ｐｃｍとして"０"を出力する。これらに応じて判定部５２０は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"１"を出力する。モード切替部４１０は、信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝１に応じて、ＤＳＤオーディオ信号処理ブロック４３４からの出力ｄｓｄ＿ｏｕｔを選択する。

時刻ｔ４以降は、ＤＳＤ信号フォーマットのゼロ以外の信号ＤＳＤＬ（例えば音楽信号）が信号処理装置１３０に供給される。この期間、信号ＤＳＤＲは、ゼロ以外のコードとなっている。ＤＳＤコードマッチング部５１０は、信号ｄｔ＿ｄｓｄとして"０"を出力し、ＰＣＭコードマッチング部５１５は、信号ｄｔ＿ｐｃｍとして"０"を出力する。判定部５２０は、現在の状態を維持して信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"１"を出力する。

このような本実施形態の信号処理装置１３０におけるコードマッチングによるモード判定であれば、判定動作に要する時間はコードマッチングに用いるコードの長さｍ×ＢＩＣＫ周期で定義され、モード判定動作に要する期間（図６の期間（ａ））は、信号ＬＲＣＫの１／２周期以下の時間とすることができる。

なお、図６の動作とは逆に、デジタルオーディオ信号源１１０が、ＤＳＤフォーマット信号ＤＣＬＫ、ＤＳＤＬ、およびＤＳＤＲの供給から、ＰＣＭフォーマット信号ＬＲＣＫ、ＢＩＣＫ、およびＳＤＴＩの供給に切り替える場合にも、信号処理装置１３０は、図６の動作とは逆向きに同様に制御することができる。

なお、フォーマット検出部４００のコードマッチング部５１０、５１５は、２つに限定されず、入力される入力オーディオ信号の信号フォーマットの種類に対応するように、３つ以上とすることもできる。また、フォーマット検出部４００は、１つのみのコードマッチング部を有し、１つのコードを用いて、信号のフォーマットを検出してもよい。

また、フォーマット検出部４００は、入力オーディオ信号の信号フォーマットの１つの種類に対して、異なるコードを用いてマッチングを行う２つ以上のコードマッチング部を有することができる。例えば、フォーマット検出部４００は、全てが"１"のコード「１１１１１１１・・・」と入力オーディオ信号とを比較する第１のＰＣＭコードマッチング部と、全てが"０"のコード「０００００００・・・」と入力オーディオ信号とを比較する第２のＰＣＭコードマッチング部とを有してよい。

また、信号処理装置１３０は、入力オーディオ信号が入力される入力端子からモード切替部４１０までの間に、入力オーディオ信号を遅延させる遅延回路を備えてよい。遅延回路は、図６の期間（ａ）以上の長さの遅延量で入力オーディオ信号を遅延させるものであってよい。これにより、信号処理装置１３０は、例えば、モード判定動作の間に、ＤＳＤ信号フォーマットの信号がＰＣＭオーディオ信号処理ブロック４３２を介して出力される前に、モード切替部４１０による切り替えを行うことができる。

また、信号処理装置１３０のフォーマット検出部４００は、同様の構成を有し、同様の動作で信号フォーマットを検出できるフォーマット検出装置であってよい。フォーマット検出装置は、入力オーディオ信号のコードパターンに基づいて、入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出して、検出結果に応じた信号を出力する。フォーマット検出装置は、信号処理装置１３０内に配置されても、信号処理装置１３０外に配置されてもよい。フォーマット検出装置は、外部の装置に対して、信号フォーマットを示す信号を送信してよい。

次に、比較例の信号処理装置７００を、図７を参照して説明する。図７は、比較例の信号処理装置７００の構成例を示す。なお、比較例の信号処理装置７００において、信号処理装置１３０の構成と略同一の構成については、説明を省略する。

比較例の信号処理装置７００は、外部のコントローラからの制御信号ＳＤＡ，ＳＣＬによってモード切り替えを行う。比較例の信号処理装置７００は、ＰＣＭオーディオ信号処理ブロック７１０と、ＤＳＤオーディオ信号処理ブロック７２０と、モード切替部７３０と、ＤＡ変換ブロック７４０と、コントロールインターフェース７５０とを備える。

コントロールインターフェース７５０は、外部のコントローラから受信した制御信号ＳＤＡ，ＳＣＬに応じて、信号ＤＳＤ＿ＭＯＤＥをモード切替部７３０に送信する。モード切替部７３０は、信号ＤＳＤ＿ＭＯＤＥが"１"の場合は、ＤＳＤオーディオ信号処理ブロック７２０からの信号ｄｓｄ＿ｏｕｔを選択する。モード切替部７３０は、信号ＤＳＤ＿ＭＯＤＥが"０"の場合は、ＰＣＭオーディオ信号処理ブロック７１０からの信号ｐｃｍ＿ｏｕｔを選択する。

信号処理装置７００の動作の例を、図８を参照して説明する。図８は、ＰＣＭフォーマット信号の再生からＤＳＤフォーマット信号の再生に切り替える場合のタイミング図を示す。信号処理装置７００は、時刻ｔ２まではＰＣＭフォーマット信号が供給され、時刻ｔ３からＤＳＤフォーマット信号が供給される。

時刻ｔ３までは、コントロールインターフェース７５０は、外部のコントローラからの制御信号ＳＤＡ，ＳＣＬに応じて、信号ＤＳＤ＿ＭＯＤＥとして"０"を出力する。信号ＤＳＤ＿ＭＯＤＥ＝０に応じて、モード切替部７３０は、ＰＣＭオーディオ信号処理ブロック７１０からの信号ｐｃｍ＿ｏｕｔを選択する。

時刻ｔ３からは、コントロールインターフェース７５０は、外部のコントローラからの制御信号ＳＤＡ，ＳＣＬに応じて、信号ＤＳＤ＿ＭＯＤＥとして"１"を出力する。信号ＤＳＤ＿ＭＯＤＥ＝１に応じて、モード切替部７３０は、ＤＳＤオーディオ信号処理ブロック７２０からの信号ｄｓｄ＿ｏｕｔを選択する。

このような比較例の信号処理装置７００においては、外部のコントローラからの制御信号によりモード設定（図８の"ＤＳＤ＿ＭＯＤＥ"）を切り替える操作が頻繁に発生し、制御が煩雑になるという問題がある。

また、外部のコントローラからの制御信号を用いないで、信号処理装置７００において周波数によりＰＣＭモードかＤＳＤモードかを判定して、最適な信号再生モードを設定するという方法がある。この方法は、入力端子への入力オーディオ信号をモニターし、信号ＢＩＣＫ／ＤＣＬＫのクロックに対する入力オーディオ信号の周波数比が、予め決められた値よりも高いか否かでモードを特定する。

しかし、周波数によりモードを特定する方法では、フォーマットによって周波数に有意差が見られるまで信号をモニターする必要があり、現実的に、ＰＣＭフォーマットのモードとＤＳＤフォーマットのモードとの識別を行うためには、信号ＬＲＣＫ／ＤＳＤＲをモニターすることになる。周波数判定を行う際、判定動作のために、信号ＬＲＣＫの１周期以上はモニターする必要がある。信号ＬＲＣＫは遅い周波数の場合で８ｋＨｚであり、フォーマット判定動作に１２５マイクロ秒以上の時間を要することになるため、モードの切り替えが遅くなる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００デジタルオーディオ信号再生システム、１１０デジタルオーディオ信号源、１２０コントローラ、１３０信号処理装置、４００フォーマット検出部、４１０モード切替部、４２０ＤＡ変換ブロック、４３０オーディオ信号処理部、４３２ＰＣＭオーディオ信号処理ブロック、４３４ＤＳＤオーディオ信号処理ブロック、５００シリアルパラレル変換部、５１０ＤＳＤコードマッチング部、５１５ＰＣＭコードマッチング部、５２０判定部、７００信号処理装置、７１０ＰＣＭオーディオ信号処理ブロック、７２０ＤＳＤオーディオ信号処理ブロック、７３０モード切替部、７４０ＤＡ変換ブロック、７５０コントロールインターフェース

Claims

入力オーディオ信号のコードパターンに基づいて、前記入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、
複数の信号再生モードのうち、前記フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、
を備える
信号処理装置。
前記フォーマット検出部は、前記入力オーディオ信号のコードと、予め定められたコードとを比較して、前記入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出する
請求項１に記載の信号処理装置。
前記フォーマット検出部は、
前記複数の信号フォーマットにそれぞれ対応し、前記入力オーディオ信号のコードと、予め定められたコードとを比較する複数のコードマッチング部と、
前記複数のコードマッチング部の前記比較に応じて前記入力オーディオ信号の信号フォーマットを判定する判定部と、を有する
請求項１または２に記載の信号処理装置。
前記複数のコードマッチング部は、前記入力オーディオ信号の１６以上のビットのコードと、予め定められた１６以上のビットのコードとを比較する
請求項３に記載の信号処理装置。
前記フォーマット検出部は、前記入力オーディオ信号を、２以上のビットのコードにシリアル−パラレル変換するシリアルパラレル変換部を有し、
前記複数のコードマッチング部は、前記２以上のビットのコードと、予め定められたコードとを比較する
請求項３または４に記載の信号処理装置。
前記信号処理装置は、前記入力オーディオ信号に対して、ＰＣＭ（ＰｕｌｓｅＣｏｄｅＭｏｄｕｌａｔｉｏｎ）信号フォーマットに応じた処理を行うＰＣＭオーディオ信号処理ブロックと、前記入力オーディオ信号に対して、ＤＳＤ（ＤｉｒｅｃｔＳｔｒｅａｍＤｉｇｉｔａｌ）信号フォーマットに応じた処理を行うＤＳＤオーディオ信号処理ブロックと、をさらに備え、
前記複数のコードマッチング部は、ＰＣＭコードマッチング部と、ＤＳＤコードマッチング部と、を有し、
前記ＰＣＭコードマッチング部は、前記入力オーディオ信号のコードと、全てが０または１であるｋビットのコードとを比較し、
前記ＤＳＤコードマッチング部は、前記入力オーディオ信号のコードと、０と１が交互に配置されたｎビットのコードとを比較する
請求項３から５のいずれか１項に記載の信号処理装置。
入力オーディオ信号のフォーマットを検出するフォーマット検出装置であって、
前記入力オーディオ信号のコードパターンに基づいて、前記入力オーディオ信号が複数の信号フォーマットのいずれに対応するかを検出して、検出結果に応じた信号を出力する
フォーマット検出装置。