JP2005079877A

JP2005079877A - デジタルオーディオ出力回路

Info

Publication number: JP2005079877A
Application number: JP2003307507A
Authority: JP
Inventors: Kazuyoshi Sogabe; 和義曽我部; Masahiko Tsuboi; 雅彦坪井
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2003-08-29
Filing date: 2003-08-29
Publication date: 2005-03-24

Abstract

【課題】本発明は、無音時に電源ノイズやクロックノイズが発音されることのないデジタルオーディオ出力回路を提供することを目的とする。
【解決手段】クロックと共にオーディオデータを供給され、クロックを用いてオーディオデータをアナログ化したアナログオーディオ信号をスピーカに供給して発音するデジタルオーディオ出力回路において、クロックの供給停止を検出してミュート制御信号を生成し、アナログオーディオ信号の出力を停止させるミュート制御手段２８，３０を有することにより、無音時に電源ノイズやクロックノイズがスピーカから発音されることを防止できる。
【選択図】図１

Description

本発明はデジタルオーディオ出力回路に関し、特に、デジタルオーディオデータを供給されアナログオーディオ信号に変換して出力するデジタルオーディオ出力回路に関する。

従来から、ＰＣＭ（ＰｕｌｓｅＣｏｄｅＭｏｄｕｒａｔｉｏｎ）等のデジタルオーディオ信号を供給され、このデジタルオーディオ信号をＰＣＭ復調することで元のアナログオーディオ信号を得、アナログオーディオ信号をスピーカから発音するデジタルオーディオ出力回路がある。

図４は、従来のデジタルオーディオ出力回路の一例のブロック構成図を示す。同図中、出力側ＰＣＭインタフェース（ＩＦ）１０は、サンプリング同期信号ＳＹＮＣと、ＰＣＭオーディオデータＰＣＭ＿ＤＡＴＡと、ビットクロックＢＣＬＫそれぞれをシリアル出力し、これらの信号は入力側ＰＣＭインタフェース１２に供給される。

入力側ＰＣＭインタフェース１２は、サンプリング同期信号ＳＹＮＣに同期し、内蔵のＤ／ＡコンバータによりビットクロックＢＣＬＫを用いてＰＣＭオーディオデータＰＣＭ＿ＤＡＴＡをデジタル／アナログ変換することによりアナログオーディオ信号を出力する。入力側ＰＣＭインタフェース１２の出力するアナログオーディオ信号はスピーカドライバ１４で増幅されてスピーカ１６に供給され発音される。

また、例えば、特許文献１には、リスニングモードをＰＣＭモード及びｄｔｓ（ｄｉｇｉｔａｌｔｈｅａｔｅｒｓｙｓｔｅｍｓ）モードへ切替えて再生できるＰＣＭ音声信号再生装置が記載されている。このＰＣＭ音声信号再生装置は、ＰＣＭ音声信号のパルスの立ち上がり時に割込みを発生し、割込み発生から第１の所定時間内に次の割込みが発生しないときはＰＣＭ音声信号が途切れたと判断し、更に第２の所定時間内にＰＣＭ音声信号の入力がないときはミュートを作動させている。
特開平１０−３４４７０４号公報

図４に示す従来のデジタルオーディオ出力回路では、スイッチング電源で発生するスイッチングノイズ等の周波数が数１０〜２０ｋＨｚのオーディオ帯域に重なる場合、フィルタを用いてもアナログオーディオ信号から上記電源ノイズやクロックノイズを除去できない。このため、入力側ＰＣＭインタフェース１２以降のアナログオーディオ信号ラインに上記電源ノイズやクロックノイズが混入すると、ノイズ成分がスピーカ１６から発音されてしまう。

アナログオーディオ信号がある程度のレベルを持つ場合には、アナログオーディオ信号レベルに比してノイズ成分レベルが十分小さいためにノイズ音はマスキングされてほとんど問題とはならないが、アナログオーディオ信号レベルが０の無音時にはスピーカ１６から発音されるノイズが聴取者に聞こえるおそれがあるという問題があった。

本発明は、上記の点に鑑みなされたもので、無音時に電源ノイズやクロックノイズが発音されることのないデジタルオーディオ出力回路を提供することを目的とする。

請求項１に記載の発明は、クロックと共にオーディオデータを供給され、前記クロックを用いて前記オーディオデータをアナログ化したアナログオーディオ信号をスピーカに供給して発音するデジタルオーディオ出力回路において、
前記クロックの供給停止を検出してミュート制御信号を生成し、前記アナログオーディオ信号の出力を停止させるミュート制御手段（２８，３０）を有することにより、無音時に電源ノイズやクロックノイズがスピーカから発音されることを防止できる。

請求項２に記載の発明では、ミュート制御手段（２８，３０）は、
前記クロックを積分する積分回路（２８）と、
前記積分回路の出力する積分信号を閾値と比較して前記ミュート制御信号を生成するコンパレータ（３０）を有することにより、ミュート制御手段を簡単な回路で構成することができる。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

請求項１に記載の発明によれば、無音時に電源ノイズやクロックノイズがスピーカから発音されることを防止できる。

請求項２に記載の発明によれば、ミュート制御手段を簡単な回路で構成することができる。

図１は、本発明のデジタルオーディオ出力回路の一実施形態のブロック構成図を示す。このデジタルオーディオ出力回路は、例えばＭＰ３プレーヤやＣＤプレーヤ等のデジタルオーディオ機器に使用される。

同図中、出力側ＰＣＭインタフェース（ＩＦ）２０は、サンプリング同期信号ＳＹＮＣと、ＰＣＭオーディオデータＰＣＭ＿ＤＡＴＡと、ビットクロックＢＣＬＫそれぞれをシリアル出力し、これらの信号は入力側ＰＣＭインタフェース２２に供給される。また、ビットクロックＢＣＬＫは積分回路２８に供給される。

ここで、サンプリング同期信号ＳＹＮＣは、サンプリングタイミングを示す例えば周波数８ｋＨｚのサンプリング周波数の図２（Ｂ）に示すような信号である。また、ビットクロックＢＣＬＫの周波数はビット数×サンプリング周波数であり、例えばビット数が８ビット、サンプリング周波数が８ｋＨｚの場合にはビットクロックＢＣＬＫは周波数６４ｋＨｚで５０％デューティの図２（Ｂ）に示すような信号である。ＰＣＭオーディオデータＰＣＭ＿ＤＡＴＡは、サンプリング同期信号ＳＹＮＣ及びビットクロックＢＣＬＫに同期した図２（Ｃ）に示すような信号である。

なお、出力側ＰＣＭインタフェース２０は、ＰＣＭオーディオデータＰＣＭ＿ＤＡＴＡの出力を停止しているときはサンプリング同期信号ＳＹＮＣ及びビットクロックＢＣＬＫをローレベルに固定して出力を停止する。

入力側ＰＣＭインタフェース２２はサンプリング同期信号ＳＹＮＣに同期し、内蔵のＤ／ＡコンバータによりビットクロックＢＣＬＫを用いてＰＣＭオーディオデータＰＣＭ＿ＤＡＴＡをデジタル／アナログ変換することによりアナログオーディオ信号を出力する。入力側ＰＣＭインタフェース２２の出力するアナログオーディオ信号はスピーカドライバ２４で増幅されてスピーカ２６に供給され発音される。

積分回路２８は、出力側ＰＣＭインタフェース２０のビットクロック出力端子に一端を接続された抵抗Ｒ１と、抵抗Ｒ１の他端に一端を接続され他端を接地されたコンデンサＣ１で構成されており、供給されるビットクロックＢＣＬＫを積分して、抵抗Ｒ１の他端が接続されたコンパレータ３０に供給する。コンパレータ３０は積分信号を所定の閾値と比較して２値化してミュート制御信号を生成し、スピーカドライバ２４の制御端子に供給する。

図３（Ａ）に示すようにビットクロックがＰＣＭオーディオデータと共に連続して出力されると、図３（Ｂ）に示すように積分信号レベルが高くなり、図３（Ｃ）に示すようにミュート制御信号はハイレベルとなる。また、ビットクロックとＰＣＭオーディオデータの出力が停止されるとミュート制御信号はローレベルとなる。

なお、ビットクロックＢＣＬＫが周波数６４ｋＨｚ、５０％デューティ、振幅３Ｖとして、抵抗Ｒ１が４．７ｋΩ、コンデンサＣ１が０．１μＦとした場合、ミュート制御信号の立ち上がり／立ち下がりは、ビットクロックＢＣＬＫの供給開始／停止から２００〜３００μｓｅｃ遅れる。

そして、スピーカドライバ２４は制御端子に供給されるミュート制御信号がハイレベルのときアナログオーディオ信号を出力し、ローレベルのときアナログオーディオ信号の出力を停止してミュートを行う。

このため、スイッチング電源で発生するスイッチングノイズ等の周波数が数１０〜２０ｋＨｚのオーディオ帯域に重なりアナログオーディオ信号ラインに混入したとしても、アナログオーディオ信号レベルが０の無音時にスピーカドライバ２４はミュートを行うため、スピーカ２６からノイズが発音されることがない。

本発明のデジタルオーディオ出力回路の一実施形態のブロック構成図である。図１の回路各部の信号波形図である。図１の回路各部の信号波形図である。従来のデジタルオーディオ出力回路の一例のブロック構成図である。

符号の説明

２０出力側ＰＣＭインタフェース
２２入力側ＰＣＭインタフェース
２４スピーカドライバ
２６スピーカ
２８積分回路
３０コンパレータ
Ｃ１コンデンサ
Ｒ１抵抗

Claims

クロックと共にオーディオデータを供給され、前記クロックを用いて前記オーディオデータをアナログ化したアナログオーディオ信号をスピーカに供給して発音するデジタルオーディオ出力回路において、
前記クロックの供給停止を検出してミュート制御信号を生成し、前記アナログオーディオ信号の出力を停止させるミュート制御手段を
有することを特徴とするデジタルオーディオ出力回路。
請求項１記載のデジタルオーディオ出力回路において、
前記ミュート制御手段は、
前記クロックを積分する積分回路と、
前記積分回路の出力する積分信号を閾値と比較して前記ミュート制御信号を生成するコンパレータを
有することを特徴とするデジタルオーディオ出力回路。
請求項１または２記載のデジタルオーディオ出力回路において、
前記オーディオデータは、ＰＣＭオーディオデータであり、
前記クロックは前記ＰＣＭオーディオデータの各ビットに対応したビットクロックであることを特徴とするデジタルオーディオ出力回路。
請求項１乃至３のいずれか記載のデジタルオーディオ出力回路において、
前記クロック及びオーディオデータと共に、サンプリングタイミングを示す同期信号が供給されることを特徴とするデジタルオーディオ出力回路。