JP2018129662A - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP2018129662A JP2018129662A JP2017021174A JP2017021174A JP2018129662A JP 2018129662 A JP2018129662 A JP 2018129662A JP 2017021174 A JP2017021174 A JP 2017021174A JP 2017021174 A JP2017021174 A JP 2017021174A JP 2018129662 A JP2018129662 A JP 2018129662A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- audio signal
- dsd
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
Abstract
【課題】信号再生モードの切替え時に過大な異音を回避する信号処理装置を提供する。【解決手段】入力オーディオ信号が、複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、入力オーディオ信号を処理して出力オーディオ信号を出力するオーディオ信号処理部と、複数の信号再生モードのうち、フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、を備え、オーディオ信号処理部は、モード切替部による信号再生モードの切替タイミングに応じて、出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減する信号処理装置。【選択図】図1
Description
本発明は、信号処理装置に関する。
オーディオ分野で用いられるデジタル信号のフォーマットとしては、PCM(Pulse Code Modulation)方式によって符号化されたPCMフォーマット、および、1ビットのDSD(Direct Stream Digital)方式によって符号化されたDSDフォーマットが主流である。昨今では、USBオーディオやネットワークオーディオの普及により、これらのフォーマットの異なるオーディオ信号を連続して再生するケースが増えている。
従来、自動でDSDフォーマットとPCMフォーマットを識別して現在のモードを検出し、検出したモードに従って信号を処理していた(例えば、特許文献1参照)。
特許文献1 米国特許出願公開第2005/0010399号明細書
特許文献1 米国特許出願公開第2005/0010399号明細書
異なるフォーマットのオーディオ信号を連続して再生する場合、再生モードを切り替える際に過大な異音が発生することがあり、このような過大な異音を回避する必要がある。
本発明の第1の態様においては、入力オーディオ信号が、複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、入力オーディオ信号を処理して出力オーディオ信号を出力するオーディオ信号処理部と、複数の信号再生モードのうち、フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、を備え、オーディオ信号処理部は、モード切替部による信号再生モードの切替タイミングに応じて、出力オーディオ信号を基準以下のレベルに低減する信号処理装置を提供する。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態におけるデジタルオーディオ信号再生システム100の構成例を示す。デジタルオーディオ信号再生システム100は、デジタルオーディオ信号源110と、コントローラ120と、信号処理装置130とを備える。
デジタルオーディオ信号源110は、コントローラ120からの制御信号に応じて、PCMフォーマット信号(LRCK、SDTI、およびBICK)およびDSDフォーマット信号(DCLK、DSDL、およびDSDR)のいずれか一方を信号処理装置130に出力する。
信号処理装置130は、デジタルオーディオ信号源110からのデジタルオーディオ信号(PCMフォーマット信号、DSDフォーマット信号)を、アナログ信号に変換して出力する。
コントローラ120は、デジタルオーディオ信号源110と信号処理装置130とに接続される。コントローラ120は、例えばI2C−Busインターフェースを用い、2本の線を介して制御信号(SDAおよびSCL)を送信して、デジタルオーディオ信号源110と信号処理装置130とを制御して信号再生モードの切替えを行う。
デジタルオーディオ信号再生システム100は、コントローラ120の制御によって、フォーマットの異なるデジタルオーディオ信号を切替えて、デジタルオーディオ信号源110から信号処理装置130へと出力し、信号処理装置130にて、デジタルオーディオ信号をアナログ信号に変換して再生する。
ここで、PCMフォーマット信号は、ステレオ2チャネルのPCMデータを含む信号SDTI、データがステレオのLeftかRightかを示す信号LRCK、および信号SDTIをラッチするためのクロック信号BICKを用いて伝送される。信号LRCKの周波数はサンプリング周波数(1/fs)となっており、信号LRCKが"H"レベルの間にLeftチャネルのn(nは自然数)ビットの信号を、信号LRCKが"L"レベルの間にRightチャネルのnビットの信号を、信号BICKのレートで1ビット信号にシリアル変換して信号SDTIで伝送する。一例として、CDにおいては、サンプリング周波数(fs)は44.1kHz、信号SDTIは16bitとなっている。PCM信号フォーマットにおいては、信号SDTIは、「00000000・・・」のようにnビットすべて"0"であった場合にデータ「ゼロ」を意味する。
また、DSDフォーマット信号は、LeftチャネルのDSDデータを含む信号DSDLと、RightチャネルのDSDデータを含む信号DSDRと、DSDLおよびDSDRをラッチするためのクロック信号DCLKとを用いて伝送される。信号DSDLおよび信号DSDRは、ともに1ビットの信号であり、信号DCLKのレートで伝送される。信号DCLKの周波数は、CDのサンプリング周波数fsの64倍〜256倍となっている。DSD信号フォーマットにおいては、1ビット信号のデータ列は、「01010101・・・」のように"1"と"0"との出現確率が50%ずつとなった場合にデータ「ゼロ」を意味し、「00000000・・・」のように"0"の出現確率が100%となった場合は「マイナスフルスケール」を意味する。
次に、第1実施形態の信号処理装置130を詳細に説明する。図2は、第1実施形態の信号処理装置130の構成例を示す。第1実施形態の信号処理装置130は、入力オーディオ信号を遅延させることによって信号再生モード切り替えの際の異音を回避する。信号処理装置130は、フォーマット検出部200と、コントロールインターフェース210と、リセットコントローラ220と、モード切替部230と、DA変換ブロック240と、オーディオ信号処理部250とを備える。
フォーマット検出部200は、現在入力されている入力オーディオ信号が、複数の信号フォーマットのいずれに対応するかを検出する。フォーマット検出部200は、デジタルオーディオ信号源110からの入力オーディオ信号が入力される入力端子とリセットコントローラ220とに接続される。フォーマット検出部200は、検出結果に応じてモード判定信号dt_dsd_modeを生成し、リセットコントローラ220に送信する。
コントロールインターフェース210は、コントローラからの制御信号SDAおよびSCLを受信し、リセットイネーブル信号RSTをリセットコントローラ220に送信する。コントロールインターフェース210は、コントローラからの制御信号SDAおよびSCLが入力される入力端子と、リセットコントローラ220とに接続される。
リセットコントローラ220は、フォーマット検出部200からのモード判定信号dt_dsd_modeに応じて、モード切替部230とオーディオ信号処理部250とを制御する。リセットコントローラ220は、フォーマット検出部200からのモード判定信号dt_dsd_modeに応じて、オーディオ信号処理部250にリセット信号reset_pcmおよびreset_dsdを送信し、モード切替部230に制御信号sel_dsdを送信する。また、リセットコントローラ220は、コントロールインターフェース210からのリセットイネーブル信号RSTの受信に応じて、オーディオ信号処理部250をリセットして、信号処理装置130全体の動作を停止することもできる。リセットコントローラ220は、コントロールインターフェース210と、フォーマット検出部200と、モード切替部230とに接続される。
モード切替部230は、リセットコントローラ220から受信する制御信号sel_dsdに応じて、複数の信号再生モードのうち、フォーマット検出部200により検出された信号フォーマットに対応する信号再生モードに切り替える。モード切替部230は、リセットコントローラ220と、オーディオ信号処理部250と、DA変換ブロック240とに接続される。
DA変換ブロック240は、モード切替部230に接続され、モード切替部230からのデジタル信号をアナログ変換して、出力オーディオ信号AOUTLおよびAOUTRを出力する。
オーディオ信号処理部250は、入力オーディオ信号を処理して出力オーディオ信号をモード切替部230に出力する。オーディオ信号処理部250は、モード切替部230による信号再生モードの切替タイミングに応じて、出力オーディオ信号を基準以下のレベルに低減する。オーディオ信号処理部250は、デジタルオーディオ信号源110からの入力オーディオ信号が入力される入力端子と、リセットコントローラ220と、モード切替部230とに接続される。オーディオ信号処理部250は、PCMオーディオ信号処理ブロック251とDSDオーディオ信号処理ブロック252とを有する。
PCMオーディオ信号処理ブロック251は、PCM信号フォーマットに対応して設けられ、対応する信号フォーマットに応じた信号処理を入力オーディオ信号に対して行う。PCMオーディオ信号処理ブロック251は、PCMオーディオインターフェース253と、PCM遅延回路254と、PCM信号処理部255とを有する。PCMオーディオインターフェース253は、入力オーディオ信号が入力される入力端子とPCM遅延回路254とに接続される。PCMオーディオインターフェース253は、入力オーディオ信号に対してPCMフォーマット信号の取り込み処理を行い、PCMフォーマット信号をPCM遅延回路254に送信する。PCM遅延回路254は、PCMオーディオインターフェース253とPCM信号処理部255とに接続され、PCMフォーマット信号を、予め定められた期間遅延させてPCM信号処理部255に送信する。PCM信号処理部255は、PCM遅延回路254とモード切替部230とに接続され、PCM遅延回路254からのPCMフォーマット信号に信号処理を施してモード切替部230に出力する。
DSDオーディオ信号処理ブロック252は、DSD信号フォーマットに対応して設けられ、対応する信号フォーマットに応じた信号処理を入力オーディオ信号に対して行う。DSDオーディオ信号処理ブロック252は、DSDオーディオインターフェース256と、DSD遅延回路257と、DSD信号処理部258とを有する。DSDオーディオインターフェース256は、入力オーディオ信号が入力される入力端子とDSD遅延回路257とに接続される。DSDオーディオインターフェース256は、入力オーディオ信号に対してDSDフォーマット信号の取り込み処理を行い、DSDフォーマット信号をDSD遅延回路257に送信する。DSD遅延回路257は、DSDオーディオインターフェース256とDSD信号処理部258とに接続され、DSDフォーマット信号を、予め定められた期間遅延させてDSD信号処理部258に送信する。DSD信号処理部258は、DSD遅延回路257とモード切替部230とに接続され、DSD遅延回路257からのDSDフォーマット信号に信号処理を施してモード切替部230に出力する。
なお、図2では2つのオーディオ信号処理ブロックを示したが、信号処理装置130が3つ以上の異なるフォーマットの信号を受信する場合には、オーディオ信号処理部250は、図2のオーディオ信号処理ブロックと同様の構成を有し、異なるフォーマットにそれぞれ対応する3つ以上のオーディオ信号処理ブロックを備えてよい。
ここで、本実施形態におけるフォーマット検出部200を詳細に説明する。図3は、フォーマット検出部200の構成例を示す。フォーマット検出部200は、シリアル−パラレル変換器310と、複数のコードマッチング回路320,321と、判定論理回路330とを有する。シリアル−パラレル変換器310は、デジタルオーディオ信号源110から入力オーディオ信号(BICK/DCLK、SDTI/DSDL)が入力される入力端子とコードマッチング回路320,321とに接続される。シリアル−パラレル変換器310は、入力されたオーディオ信号SDTI/DSDLを、クロックBICK/DCLKでmビット(mは2以上の自然数)にシリアル−パラレル変換する。コードマッチング回路320,321は、シリアル−パラレル変換器310と判定論理回路330とに接続され、シリアル−パラレル変換器310からの信号in1[m:1]を、あらかじめ用意しておいたコードと比較する。判定論理回路330は、コードマッチング回路320,321に接続され、コードマッチング回路320,321の出力からモードを判定し、モード判定信号dt_dsd_modeを生成して、リセットコントローラ220に送信する。
次に、より具体的にフォーマット検出部200によるフォーマット検出の例を説明する。フォーマット検出部200は、例えば、コードのパターンマッチングによって信号フォーマットを検出する。
コードマッチング回路320は、DSD信号フォーマットに対応して設けられ、mビットの「01010101・・・」というコードを予め用意する。コードマッチング回路321は、PCM信号フォーマットに対応して設けられ、mビットの「00000000・・・」というコードを予め用意する。
ここで、デジタルオーディオ信号の再生において、信号フォーマットの切り替えは、無音状態、つまりゼロ信号を再生した状態で行うことが一般的である。このような切り替えの際の一定期間、PCM信号フォーマットの場合は、入力される信号SDTI/DSDLは、ゼロ信号として「00000000・・・」のような"0"が連続した信号となっている。一方、DSD信号フォーマットの場合は、信号SDTI/DSDLは、ゼロ信号として「01010101・・・」のように、"1"と"0"との出現確率が50%ずつとなるようなコードが連続した信号となっている。フォーマット検出部200は、以下のように信号フォーマットの検出が可能となる。
シリアル−パラレル変換器310からの信号din1[m:1]が「01010101・・・」であった場合、コードマッチング回路320の出力信号dt_dsd1は、"1"となる。一方、信号din1[m:1]が「00000000・・・」であった場合、コードマッチング回路321の出力信号dt_pcm1は、"1"となる。
判定論理回路330は、信号dt_dsd1が"1"の場合はモード判定信号dt_dsd_modeとして"1"を出力し(信号dt_dsd_mode="1")、信号dt_pcm1が"1"の場合はモード判定信号dt_dsd_modeとして"0"を出力する(信号dt_dsd_mode="0")。また、信号フォーマットモードの切替え時以外の場合には、mビットのゼロ信号は入力されないため信号dt_dsd1および信号dt_pcm1は、同じ値"0"となる。この場合、判定論理回路330は、モード判定信号dt_dsd_modeの現在の値を保持するよう出力する。
このように、本実施形態のフォーマット検出部200は、外部のコントローラ120からの制御によらず、信号フォーマットを判定することができる。
次に、第1実施形態の信号処理装置130の動作の例を説明する。図4は、PCMフォーマット信号の再生からDSDフォーマット信号の再生に切り替える場合のタイミング図を示す。
図4の動作において、デジタルオーディオ信号源110は、時刻t2までの間、信号処理装置130の入力端子に、PCMフォーマット信号LRCK、BICK、およびSDTIを供給し、時刻t3以降は、DSDフォーマット信号DCLK、DSDL、およびDSDRを供給する。時刻t1までは入力される信号SDTI/DSDLは、PCM信号フォーマットの音楽信号であり、時刻t1からt2の間は信号SDTI/DSDLは、PCM信号フォーマットのゼロデータである。
時刻t1までの間、フォーマット検出部200は、mビットのゼロコードが入力されないため、コードマッチング回路320、321の出力dt_dsd1、dt_pcm1はいずれも"0"であり、判定論理回路330は、モード判定信号dt_dsd_mode="0"をそのまま保持する。
リセットコントローラ220は、モード判定信号dt_dsd_mode="0"の受信に応じて、モード切替部230への制御信号sel_dsdを"0"として出力し、DSDオーディオ信号処理ブロック252へのリセット信号reset_dsdを"1"として出力し、PCMオーディオ信号処理ブロック251へのリセット信号reset_pcmを"0"として出力する。
このとき、DSDオーディオ信号処理ブロック252は、リセット信号reset_dsd="1"に応じて動作を停止した状態であり、DSDオーディオ信号処理ブロック252の出力信号dsd_outはゼロデータである。PCMオーディオ信号処理ブロック251は、リセット信号reset_pcm="0"に応じて動作中であり、PCM信号pcm_outを出力している。モード切替部230は、PCMオーディオ信号処理ブロック251およびDSDオーディオ信号処理ブロック252の出力の中から、フォーマット検出部200の検出結果(制御信号sel_dsd="0")に応じて、PCMオーディオ信号処理ブロック251を介して信号処理された出力オーディオ信号pcm_outを選択する。DA変換ブロック240は、選択された信号をアナログ変換して信号AOUTLを出力する。
PCMオーディオ信号処理ブロック251の出力信号pcm_outは、PCMオーディオインターフェース253の出力信号pcm_inに対し、およそPCM遅延回路254の遅延量(g)だけ遅延して出力される。このため、アナログ変換された出力信号AOUTLは、時刻t1に対して遅延量(g)で遅延して出力される。
時刻t1から時刻t2までの間、入力される信号SDTI/DSDLはPCM信号フォーマットのゼロデータであるため、フォーマット検出部200のコードマッチング回路321の信号dt_pcm1は、"1"となる。この場合も、フォーマット検出部200は、PCM信号フォーマットを示すモード判定信号dt_dsd_mode="0"を保持する。
時刻t2では、デジタルオーディオ信号源110は、PCMフォーマットモードからDSDフォーマットモードに切り替えるよう制御される。
時刻t3では、信号処理装置130は、デジタルオーディオ信号源110から、DSDフォーマット信号を受信開始する。DSDフォーマット信号の受信開始の時刻t3から時刻t5までの期間、信号処理装置130は、信号DSDL、DSDRとして"1"と"0"との出現確率が50%ずつとなるDSDゼロコードが供給される。フォーマット検出部200は、入力された信号について信号フォーマットを判定してモード判定信号dt_dsd_mode="1"を出力する。この判定動作に要する時間を時間(c)として示す。
モード判定信号dt_dsd_mode="1"が出力された後、時間(d)だけ遅れた時刻t4に、リセットコントローラ220は、モード判定信号dt_dsd_mode="1"の受信に応じて、PCMオーディオ信号処理ブロック251へのリセット信号reset_pcmを"1"として出力する。リセットコントローラ220はさらに、時刻t4から時間(e)だけ遅れた時刻に、DSDオーディオ信号処理ブロック252へのリセット信号reset_dsdを"0"として出力し、時刻t4から時間(f)だけ遅れた時刻に、モード切替部230への制御信号sel_dsdを"1"として出力する。
PCMオーディオ信号処理ブロック251は、リセット信号reset_pcm="1"の受信に応じて、初期化されて動作を停止し、出力信号pcm_outはゼロデータとなる。DSDオーディオ信号処理ブロック252は、リセット信号reset_dsd="0"の受信に応じて、動作を開始する。モード切替部230は、DSDオーディオ信号処理ブロック252の出力信号dsd_outをDA変換ブロック240へ出力するよう選択する。
時刻t5以降は、信号処理装置130は、信号DSDLおよびDSDRとして、ゼロコード以外の音楽信号(DSDコード)が供給される。DSDオーディオ信号処理ブロック252の出力信号dsd_outは、DSDオーディオインターフェース256の出力信号dsd_inに対し、およそDSD遅延回路257の遅延量(h)だけ遅れて出力されるため、アナログ変換した出力信号AOUTLは、時刻t5に対して、時間(h)だけ遅延して出力される。
このような本実施形態において、複数のオーディオ信号処理ブロック251,252の少なくとも1つは、入力オーディオ信号の入力から出力までの遅延量が、モード切替部230が入力オーディオ信号を入力してからオーディオ信号処理部250の出力の信号再生モードを切り替えるまでの遅延量以上であり、好ましくは当該信号再生モードを切り替えるまでの遅延量より大きい。
具体的には、図4において、PCM遅延回路254の遅延量(g)は、フォーマット検出部200にて判定動作に要する時間(c)と、PCMオーディオ信号処理ブロック251をリセットするために要する時間(d)とを合わせた時間((c)+(d))よりも長く設定される。これにより、時刻t3から時刻t4までの期間にPCMオーディオ信号処理ブロック251に取り込まれたDSDフォーマット信号(図4において示される、信号pcm_inとして取り込まれたDSDゼロコード)は、PCMオーディオ信号処理ブロック251の出力pcm_outに現れない。
また、PCMオーディオ信号処理ブロック251をリセットした時刻t4からDSDオーディオ信号処理ブロック252を動作開始するまでの時間(e)、時刻t4からモード切替部230の制御信号sel_dsdを変化させるまでの時間(f)は、(f)<(e)を満たす時間に設定されてよい。これにより、モード切替部230は、処理されたDSDフォーマット信号の出力開始より前にモード切り替えを行うことができる。
本実施形態により、オーディオ信号処理ブロックにおける信号の遅延量を調整することで、信号フォーマットの切り替えにおいて、一方の信号フォーマットの信号は、他方の信号フォーマット用のオーディオ信号処理ブロックを介して誤って出力されず、デジタルオーディオ信号再生システム100は、聴感上認識不可能な信号を出力する。また、本実施形態のフォーマット検出部200は、PCMフォーマット信号とDSDフォーマット信号が同一の端子から入力された場合および別々の端子から入力された場合のいずれにおいても、信号のフォーマットを識別することができる。
なお、コントロールインターフェース210およびリセットイネーブル信号RSTについては、コントローラ120からの信号により、デジタルオーディオ信号再生システム100全体の動作を停止する場合等のために設けられたものである。従って、本実施形態において信号フォーマットモードを切り替える際に信号RSTによる制御を行う必要はない。
なお、図4の動作とは逆に、デジタルオーディオ信号源110が、DSDフォーマット信号DCLK、DSDL、およびDSDRの供給から、PCMフォーマット信号LRCK、BICK、およびSDTIの供給に切り替える場合にも、信号処理装置130は、図4の動作とは逆向きに同様に制御することができる。
なお、DSD遅延回路257の遅延量(h)は、((c')+(d'))<(h)を満たす時間に設定されてよい。ここで、(c')は、DSDフォーマット信号の供給からPCMフォーマット信号の供給に切り替える場合の、フォーマット検出部200にて判定動作に要する時間を表し、(d')は、DSDフォーマット信号の供給からPCMフォーマット信号の供給に切り替える場合の、DSDオーディオ信号処理ブロック252をリセットするために要する時間(すなわち、モード判定信号dt_dsd_modeが"0"に変化してからリセット信号reset_dsdを"1"に変化させるまでの時間)を表す。
なお、信号処理装置130において、複数のオーディオ信号処理ブロック251,252の少なくとも1つが、入力オーディオ信号の入力から出力までの間に、遅延回路254,257を含むものであればよい。従って、信号処理装置130において、遅延回路254,257は、入力オーディオ信号が信号処理装置130の入力端子に入力されてから、モード切替部230に信号が出力されるまでの時間を遅延させることができるのであれば、いずれの箇所に配置されてもよい。
次に比較例の信号処理装置について説明する。図5は、比較例の信号処理装置500を示す。なお、比較例の信号処理装置500において、図2の第1実施形態の信号処理装置130の構成と略同一の構成については、説明を省略する。
比較例の信号処理装置500は、PCMオーディオ信号処理ブロック510と、DSDオーディオ信号処理ブロック520と、モード切替部530と、DA変換ブロック540と、コントロールインターフェース550と、リセットコントローラ560と、を備える。PCMオーディオ信号処理ブロック510は、PCMオーディオインターフェース511と、PCM信号処理部512と、を有する。DSDオーディオ信号処理ブロック520は、DSDオーディオインターフェース521と、DSD信号処理部522と、を有する。
信号処理装置500における信号フォーマットモードの切り替え動作を、図6を参照して説明する。図6は、PCMフォーマット信号の再生からDSDフォーマット信号の再生に切り替える場合のタイミング図を示す。信号処理装置500は、時刻t1までは信号SDTI/DSDLとしてPCM信号フォーマットの音楽信号が供給され、時刻t1からt2の間は信号SDTI/DSDLとしてPCM信号フォーマットのゼロデータが供給される。時刻t2まで、コントロールインターフェース550は、信号DSD_MODEとして"0"を出力しており、信号処理装置500は、PCMオーディオ信号処理ブロック510を介して信号処理された信号をアナログ変換して出力する。
時刻t3では、信号処理装置500は、DSDフォーマット信号DCLK、DSDL、およびDSDRの受信を開始する。そして、時刻t4に、コントロールインターフェース550は、信号SDAおよびSCLの受信に応じて、信号DSD_MODEを"1"に切り替え、モード切替部530の制御を行う。
ここで、時刻t3から時刻t4の期間(a)において、モード切替部530は、PCMフォーマット信号の出力pcm_outを選択している状態である。従って、DSDフォーマット信号のDSDゼロコード「010101・・」などのデータが、PCMオーディオ信号処理ブロック510にて処理されて、信号pcm_outとして出力される。これにより、過大な異音が再生される。
そこで、図7に示すように、リセットイネーブル信号RSTを用いて、再生モード切替え時の異音回避のための制御を行う。図7は、PCMフォーマット信号の再生からDSDフォーマット信号の再生に切り替える場合のタイミング図を示す。
コントロールインターフェース550は、信号SDAおよびSCLに応じて、リセットイネーブル信号RSTを出力する。リセットコントローラ560は、リセットイネーブル信号RSTに応じて、信号reset_pcmおよび信号reset_dsdとしてそれぞれ"1"を出力する。PCMオーディオ信号処理ブロック510およびDSDオーディオ信号処理ブロック520は、信号reset_pcmおよび信号reset_dsdに応じて、時刻t3より前から時刻t4を過ぎるまでの期間(b)の間、リセットされる。これにより、信号処理装置500は、出力オーディオ信号を強制的にゼロにする。
しかし、このような比較例の信号処理装置では、外部のコントローラ等により、オーディオ信号処理ブロックをリセットし、モード切替部530の切り替えを行い、次にリセットを解除するという煩雑な制御が発生する。
次に、第2実施形態の信号処理装置130について、図8−10を参照して説明する。図8は、第2実施形態の信号処理装置130の構成例を示す。第2実施形態の信号処理装置130は、入力オーディオ信号を遅延させ、かつミュートすることによって信号再生モード切り替えの際の異音を回避する。なお、第2実施形態の信号処理装置130において、図2の第1実施形態の信号処理装置130の構成と略同一の構成については、説明を省略する。
第2実施形態の信号処理装置130において、オーディオ信号処理部250のPCM信号処理部255およびDSD信号処理部258は、それぞれミュート部800,810を有する。ミュート部800,810は、切替タイミングに応じて、出力オーディオ信号を基準以下のレベルに低減する。例えば、ミュート部800,810は、オーディオ信号処理部250に入力された入力オーディオ信号の振幅レベルを低減する、または、入力オーディオ信号よりも振幅レベルが小さい信号(聞こえないレベルの信号)を、入力されたオーディオ信号の代わりに出力する。
図9は、第2実施形態の信号処理装置130のミュート部800,810の構成例を示す。ミュート部800,810は、入力オーディオ信号inと、あらかじめ用意しておいた基準以下のレベルの信号(例えば"ゼロデータ")との間で切り替えを行う。ミュート部800,810は、リセットコントローラ220からの信号mute1が"1"である場合には、ゼロデータを、"0"である場合には、入力オーディオ信号inを出力信号outとして出力する。なお、図9のミュート部800,810では、基準以下のレベルの信号としてゼロデータを用意したが、これに限定されず、出力信号の可聴帯域における振幅レベルが3mV以下の信号を用意してもよい。
また、ミュート部800,810は、図9の構成に限定されず、例えば、入力オーディオ信号に減衰係数を乗算して、3mV以下の信号として出力するものであってもよい。ミュート部800,810は、オーディオ信号処理部250のいずれの位置に配置されてよく、また、モード切替部230またはDA変換ブロック240に配置されてもよい。この場合、遅延回路254,257は、オーディオ信号処理部250の入力端子から、ミュート部800,810までの経路上のいずれに配置されてもよい。
次に、第2実施形態の信号処理装置130の動作の例を、図10を参照して説明する。図10は、PCMフォーマット信号の再生からDSDフォーマット信号の再生に切り替える場合のタイミング図を示す。なお、図10の動作において、図4の動作と略同一の動作については説明を省略する。また、図10は、図4と略同一の態様で出力される信号のうちの少なくとも一部については省略する。
図10の動作において、時刻t3までの動作は図4と同様である。ただし、リセットコントローラ220は、モード判定信号dt_dsd_mode="0"の受信に応じて、ミュート部800,810へのミュートイネーブル信号mute1を"0"として出力する。
このとき、ミュート部800は、PCM信号処理部255で処理された入力オーディオ信号を選択してモード切替部230に出力する。
時刻t3では、信号処理装置130は、デジタルオーディオ信号源110から、DSDフォーマット信号を受信開始する。フォーマット検出部200は、入力された信号について信号フォーマットを判定して、時刻t3から時間(c)だけ遅れた時刻にモード判定信号dt_dsd_mode="1"を出力する。
モード判定信号dt_dsd_mode="1"が出力された後、時間(d)だけ遅れた時刻t4に、リセットコントローラ220は、予め定められた期間(e)、ミュートイネーブル信号mute1として"1"をミュート部800,810へ出力する。ミュート部800,810は、ミュートイネーブル信号mute1="1"の受信に応じて、出力オーディオ信号として、ゼロデータを出力する。DA変換ブロック240は、期間(e)の間、ミュート部800,810からのゼロデータを出力するため、再生は無音状態となる。
期間(e)は、DSDフォーマット信号の受信開始から、モード判定信号dt_dsd_mode=1の出力までの時間(c)と、モード判定信号dt_dsd_mode=1の出力から、ミュートイネーブル信号mute1="1"の出力までの時間(d)と、ミュートイネーブル信号mute1="1"の出力から、モード切替部230への制御信号sel_dsd="1"の出力までの時間(f)と、PCM遅延回路254の遅延量(g)との間で、(c)+(d)<(g)、(e)>(f)を満たす時間に設定されてよい。
このような第2の実施形態の信号処理装置130は、再生モード切替時に、遅延回路254,257とミュート部800,810とにより、過大な異音を防止できる。
なお、第2の実施形態の信号処理装置130のDSD遅延回路257の遅延量(h)は、第1の実施形態の信号処理装置130のDSD遅延回路257と同様に設定されてよい。
次に、第3実施形態の信号処理装置130について、図11−14を参照して説明する。図11は、第3実施形態の信号処理装置130の構成例を示す。第3実施形態の信号処理装置130は、入力オーディオ信号をミュートすることによって信号再生モード切り替えの際の異音を回避する。なお、第3実施形態の信号処理装置130において、図2の第1実施形態の信号処理装置130の構成と略同一の構成については、説明を省略する。
第3実施形態の信号処理装置130は、第1実施形態の信号処理装置130のオーディオ信号処理部250とモード切替部230の両方の機能を含むオーディオ信号出力部1100を備える。また、第3実施形態の信号処理装置130は、第1実施形態の信号処理装置130とは異なり、ミュート部1115を有する信号選択部1110と、ゼロ検出回路1120とをさらに備え、一方、オーディオ信号処理ブロック251,252は、図2に示すような遅延回路を備えていない。
ゼロ検出回路1120は、複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロック251,251の出力が基準以下のレベルになったことを検出する。好ましくは、ゼロ検出回路1120は、複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロック251,251の出力が基準以下のレベルになってから予め定められた基準時間が経過したことを検出する。ゼロ検出回路1120について図12を参照して詳細に説明する。図12は、ゼロ検出回路1120の構成例を示す。ゼロ検出回路1120は、選択回路1200と、比較器1210と、遅延回路1220と、OR論理素子1230とを備える。
選択回路1200は、PCMオーディオ信号処理ブロック251およびDSDオーディオ信号処理ブロック252の出力に接続され、比較器1210の入力に接続される。選択回路1200は、リセットコントローラ220から信号sel_dsdの受信に応じて、PCMオーディオ信号とDSDオーディオ信号とのいずれかを選択し、信号doutを出力する。図12では、選択回路1200は、信号sel_dsd="1"の場合にはPCMオーディオ信号処理ブロック251からの出力信号pcm_outを選択し、信号sel_dsd="0"の場合にはDSDオーディオ信号処理ブロック252からの出力信号dsd_outを選択する。
比較器1210は、入力側が選択回路に接続され、出力側が遅延回路1220とOR論理素子1230とに接続される。比較器1210は、信号doutが、予め用意したゼロコードに所定の期間以上一致するかどうかを判定し、一致した場合に判定結果の信号dtとして"1"を出力し、一致しない場合には信号dtとして"0"を出力する。比較器1210において設定される当該所定の期間は、通常の音楽信号再生時に発生するゼロデータ入力を検出しない程度に長い期間に設定される必要があり、10ミリ秒以上であってよい。
遅延回路1220は、比較器1210とOR論理素子1230とに接続される。遅延回路1220は、比較器1210からの信号dtを予め定められた期間遅延させた信号dt_dをOR論理素子1230に出力する。当該遅延量は、フォーマット検出部200においてフォーマット検出動作に要する時間(図14の時間(c))より大きく設定されてよい。
OR論理素子1230は、比較器1210と遅延回路1220とに接続され、信号dtと信号dt_dとのOR論理出力dt_zeroを行う。OR論理素子1230は、信号dt_zeroとして一旦"1"を出力した後に、ゼロ以外のデータがゼロ検出回路1120に入力されたとしても(すなわち、比較器1210からの出力が"0"となった場合でも)、所定の期間(遅延回路1220の遅延量に相当する期間)、出力"1"を保ち続ける。
次に、ミュート部1115を有する信号選択部1110について図13を参照して詳細に説明する。図13は、信号選択部1110の構成例を示す。信号選択部1110は、図2のモード切替部230と同様の機能を有する。信号選択部1110は、PCMオーディオ信号とDSDオーディオ信号とのいずれかを、信号sel_dsdに従って選択し、信号dout2を出力する。ミュート部1115は、リセットコントローラ220からのミュートイネーブル信号mute2に従って、信号dout2と、予め用意しておいた基準以下のレベルの信号(例えばゼロデータ)との間で切り替えて、出力する。なお、ミュート部1115は、第2の実施形態のミュート部と同様のものであってよい。
次に、第3実施形態の信号処理装置130の動作の例を、図14を参照して説明する。図14は、PCMフォーマット信号の再生からDSDフォーマット信号の再生に切り替える場合のタイミング図を示す。なお、図14の動作において、図4および10の動作と略同一の動作については説明を省略する。また、図14は、図4および10と略同一の態様で出力される信号のうちの少なくとも一部については省略する。
図14の動作において、ミュート部1115は、複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロック251,252の出力が基準以下のレベルになったことを必要条件として、出力オーディオ信号を基準以下のレベルに低減する。好ましくは、ミュート部1115は、複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロック251,252の出力が基準以下のレベルになってから予め定められた基準時間が経過したことを必要条件として、出力オーディオ信号を基準以下のレベルに低減する。
信号処理装置130は、時刻t1まで信号SDTI/DSDLとしてPCM信号フォーマットのゼロデータ以外のPCMコードが供給される。ゼロ検出回路1120は、出力信号dt_zeroとして"0"を出力している状態である。
信号処理装置130は、時刻t1から時刻t2の間は信号SDTI/DSDLとしてPCM信号フォーマットのゼロデータが供給される。ゼロ検出回路1120は、時刻t1から定められた期間(i)以上ゼロデータが出力されていることを検出すると、出力信号dt_zeroとして"1"を出力する。リセットコントローラ220は、信号dt_zero="1"の受信に応じて、ミュートイネーブル信号mute2として"1"を出力する。信号選択部1110は、ミュートイネーブル信号mute2="1"の受信に応じて、ゼロデータを選択して、出力オーディオ信号AOUTLおよびAOUTRをミュートする。
時刻t3で入力信号がDSDフォーマット信号に切り替わると、フォーマット検出部200は、時刻t4で、モード判定信号dt_dsd_modeとして"1"を出力する。この検出動作に要する期間(c)の間、ゼロ検出回路1120内の信号doutとして、ゼロ以外のコード(PCMオーディオ信号処理ブロック251で処理されたDSDゼロコード)が現れ、比較器1210の出力dtは"0"となる。比較器1210の遅延量は、期間(c)よりも長くなるように設定されるため、ゼロ検出回路1120は、時刻t3から時刻t4の間も、信号dt_zeroとして"1"の出力を保持する。
リセットコントローラ220は、モード判定信号dt_dsd_mode="1"の出力に応じて、制御信号sel_dsdを"1"として出力する。制御信号sel_dsd="1"の出力に応じて、ゼロ検出回路1120の選択回路1200と、信号選択部1110とは、信号dsd_outを選択する。ただし、この場合にもゼロ検出回路1120は、信号dsd_outとしてゼロデータを受信するため、出力信号dt_zeroとして"1"を保持している状態である。従って、ミュート部1115は、ミュートイネーブル信号mute2="1"の出力に応じて、ゼロデータを選択して出力している。
時刻t5で、DSDフォーマット信号のゼロ以外の信号が入力されると、ゼロ検出回路1120は、信号dt_zero="0"を出力する。リセットコントローラ220は、信号dt_zero="0"の出力に応じてミュートイネーブル信号mute2として"0"を出力する。ミュート部1115は、ミュートイネーブル信号mute2="0"に応じて、DSDオーディオ信号処理ブロック252で処理された信号dout2を選択して出力し、通常信号再生が始まる。
このような第3実施形態の信号処理装置130は、フォーマットの切替え時のゼロデータを検出して、所定期間、出力オーディオ信号をミュートするため、切替え時の過大な異音を回避することができる。
なお、信号処理装置130は、第2実施形態および第3実施形態の信号処理装置130におけるミュート部の代わりに、DA変換ブロック240にミュート部を配置してもよい。図15は、ミュート部1520を有するDA変換ブロック1500の構成例を示す。この場合、リセットコントローラ220は、DA変換ブロック1500と接続され、第2実施形態および第3実施形態の信号処理装置130におけるミュートイネーブル信号mute1、mute2と同様に、ミュートイネーブル信号mute3をDA変換ブロック1500に出力する。
図15のDA変換ブロック1500は、I−DA変換器1510と、ミュート部1520とを有する。I−DA変換器1510は、デジタルオーディオ信号のデジタル入力値に応じた電流値を出力するものである。
ミュート部1520は、オペアンプ回路1522と、可変抵抗1524とを有する。オペアンプ回路1522は、負入力端子にI−DA変換器1510の出力が接続され、正入力端子に基準電圧Vcomが接続され、出力端子にアナログ出力端子が接続される。可変抵抗1524は、一端がオペアンプ回路1522の負入力端子とI−DA変換器1510との間に接続され、他端がオペアンプ回路1522の出力端子に接続される。
ミュート部1520は、ミュートイネーブル信号mute3="1"の受信に応じて、可変抵抗1524の抵抗値を0ohmにすることで、出力AOUTをゼロにして再生をミュートすることができる。
また、信号処理装置130のフォーマット検出部200は、コントロールインターフェース210とリセットコントローラ220とを含むものであってよい。この場合、フォーマット検出部200は、信号SDAおよびSCLに応じて再生モードを判定して、判定結果に応じて、リセット信号reset_dsd、reset_pcm、ミュートイネーブル信号mute、および制御信号sel_dsdのうちの少なくとも1つを出力してよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100 デジタルオーディオ信号再生システム、110 デジタルオーディオ信号源、120 コントローラ、130 信号処理装置、200 フォーマット検出部、210 コントロールインターフェース、220 リセットコントローラ、230 モード切替部、240 DA変換ブロック、250 オーディオ信号処理部、251 PCMオーディオ信号処理ブロック、252 DSDオーディオ信号処理ブロック、253 PCMオーディオインターフェース、254 PCM遅延回路、255 PCM信号処理部、256 DSDオーディオインターフェース、257 DSD遅延回路、258 DSD信号処理部、310 シリアル−パラレル変換器、320 コードマッチング回路、321 コードマッチング回路、330 判定論理回路、500 信号処理装置、510 PCMオーディオ信号処理ブロック、511 PCMオーディオインターフェース、512 PCM信号処理部、520 DSDオーディオ信号処理ブロック、521 DSDオーディオインターフェース、522 DSD信号処理部、530 モード切替部、540 DA変換ブロック、550 コントロールインターフェース、560 リセットコントローラ、800 ミュート部、810 ミュート部、1100 オーディオ信号出力部、1110 信号選択部、1115 ミュート部、1120 ゼロ検出回路、1200 選択回路、1210 比較器、1220 遅延回路、1230 OR論理素子、1500 DA変換ブロック、1510 I−DA変換器、1520 ミュート部、1522 オペアンプ回路、1524 可変抵抗
Claims (7)
- 入力オーディオ信号が、複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、
前記入力オーディオ信号を処理して出力オーディオ信号を出力するオーディオ信号処理部と、
複数の信号再生モードのうち、前記フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、
を備え、
前記オーディオ信号処理部は、前記モード切替部による信号再生モードの切替タイミングに応じて、前記出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減する
信号処理装置。 - 前記オーディオ信号処理部は、前記複数の信号フォーマットに対応して設けられ、それぞれが対応する信号フォーマットに応じた信号処理を前記入力オーディオ信号に対して行う複数のオーディオ信号処理ブロックを有し、
前記モード切替部は、前記複数のオーディオ信号処理ブロックの出力の中から前記フォーマット検出部の検出結果に応じて前記出力オーディオ信号を選択する
請求項1に記載の信号処理装置。 - 前記複数のオーディオ信号処理ブロックの少なくとも1つは、前記入力オーディオ信号の入力から出力までの遅延量が、前記モード切替部が前記入力オーディオ信号を入力してから前記オーディオ信号処理部の出力の信号再生モードを切り替えるまでの遅延量以上である請求項2に記載の信号処理装置。
- 前記複数のオーディオ信号処理ブロックの少なくとも1つは、前記入力オーディオ信号の入力から出力までの間に、遅延回路を含む請求項2または3に記載の信号処理装置。
- 前記オーディオ信号処理部は、前記切替タイミングに応じて、前記出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減するミュート部を有する請求項2から4のいずれか一項に記載の信号処理装置。
- 前記ミュート部は、前記複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロックの出力が基準以下のレベルになったことを必要条件として、前記出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減する請求項5に記載の信号処理装置。
- 前記ミュート部は、前記複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロックの出力が基準以下のレベルになってから予め定められた基準時間が経過したことを必要条件として、前記出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減する請求項5または6に記載の信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017021174A JP2018129662A (ja) | 2017-02-08 | 2017-02-08 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017021174A JP2018129662A (ja) | 2017-02-08 | 2017-02-08 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018129662A true JP2018129662A (ja) | 2018-08-16 |
Family
ID=63173277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017021174A Pending JP2018129662A (ja) | 2017-02-08 | 2017-02-08 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018129662A (ja) |
-
2017
- 2017-02-08 JP JP2017021174A patent/JP2018129662A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09130245A (ja) | ゲイン可変回路 | |
US10979010B2 (en) | Audio signal processing | |
US10062391B2 (en) | Audio processing device | |
JP2018129662A (ja) | 信号処理装置 | |
US8681853B2 (en) | Pulse density modulation method and apparatus | |
EP2120384B1 (en) | Audio processor | |
JP2020005052A (ja) | 音声処理装置 | |
US10424311B2 (en) | Auto-mute audio processing | |
JP7173800B2 (ja) | 半導体装置および音出力装置 | |
JP2018129663A (ja) | 信号処理装置 | |
US7928879B2 (en) | Audio processor | |
CN114173274B (zh) | 音频处理芯片、多声道系统与音频处理方法 | |
US20040258103A1 (en) | Multiplexed sigma-delta interface | |
US20100030352A1 (en) | Signal processing device | |
US7496417B2 (en) | Audio processing system for use in multi-channel audio chip | |
US20240154592A1 (en) | Circuitry for and methods of gain control | |
US20230353937A1 (en) | Circuitry for and Methods of Gain Control | |
JP2010282699A (ja) | 外部音声入力装置及びそのミュート制御方法 | |
JP2005166188A (ja) | ディジタルオーディオ信号処理装置及びディジタルオーディオ信号処理方法 | |
JP2007158378A (ja) | 信号切換え装置及びその制御方法 | |
KR101619878B1 (ko) | I2s 전송 방식을 이용하여 dsd 오디오 파일을 재생하기 위한 장치 및 그 방법 | |
JP2001217736A (ja) | ディジタル通信システムにおける切り換え制御方法 | |
JP2014127925A (ja) | デジタルオーディオ信号処理装置、及び、ミュート制御方法 | |
TW202211692A (zh) | 音訊處理晶片、多聲道系統與音訊處理方法 | |
KR20120128923A (ko) | 타임 스트레칭을 이용한 크로스 페이딩장치 |