JP2009509226A - バス回路 - Google Patents

バス回路 Download PDF

Info

Publication number
JP2009509226A
JP2009509226A JP2008530706A JP2008530706A JP2009509226A JP 2009509226 A JP2009509226 A JP 2009509226A JP 2008530706 A JP2008530706 A JP 2008530706A JP 2008530706 A JP2008530706 A JP 2008530706A JP 2009509226 A JP2009509226 A JP 2009509226A
Authority
JP
Japan
Prior art keywords
clock
circuit
integer
time interval
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008530706A
Other languages
English (en)
Inventor
レムブレヒト ザビエル
アー セー ファン フリマレン ベルナルデュス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009509226A publication Critical patent/JP2009509226A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Traffic Control Systems (AREA)
  • Amplifiers (AREA)
  • Small-Scale Networks (AREA)
  • Platform Screen Doors And Railroad Systems (AREA)

Abstract

クロック制御は、バス回路において第1の回路(14)から第2の回路(12)にハンドオーバされる。クロック導体(10a)は、ハンドオーバ・コマンドの実行開始に続く最後のクロック周期の後、第1の回路の駆動回路により所定の電圧レベルに駆動され、クロック導体(10a)は、第1の時間間隔の間、所定の電圧レベルに駆動し続けられる。クロック導体(10a)は、ハンドオーバ・コマンドの実行開始に続く第2の時間間隔の後、第3の時間間隔が、第2の時間間隔の終端を経過するまで、第2の回路の駆動回路により所定の電圧レベルに駆動される。その後、クロック導体(10a)は、第2の回路(14)のクロック回路(140)の制御下で駆動される。第1の時間間隔は、第1の回路の第1のクロック信号の周期を第1の整数P1個含み、第2および第3の時間間隔は、第2の回路の第2のクロック信号の周期を第2および第3の整数P2、P3個含み、第2の整数P2に対応する持続時間は、第1のクロック信号のパルス持続時間に少なくとも等しく、第1の整数P1に対応する持続時間は、第2の整数P2+1に対応する持続時間に少なくとも等しく、第2の整数P2+第3の整数P3に対応する持続時間は、第1の整数P1+1に対応する持続時間に少なくとも等しい。

Description

本発明は、通信バスを有する装置及びこのような装置を動作させるデバイス並びに方法に関するものである。
携帯用機器では、可能な限り消費電力を減らすことが望ましい。実際には、装置が必ずしも同時に必要とされるわけではない複数の回路を含む場合、最小数の必要な回路だけを機能し続けながら、できるだけ多くの回路をパワーダウンできなければならない。
例えば、種々の音声データソース回路(MP3音声データソース、電話音声データソース、合成音声データソース)を有する携帯音響再生デバイスでは、1つのアクティブなソースおよびスピーカ制御回路以外の全てをパワーダウン可能であることが好ましい。
通信バスを介して装置内の種々の回路を互いに結合することができる。一般的に、通信バスは、データ転送に関する動作を同期させるためにクロック信号を伝送するクロック導体を含む。共通のクロック回路を全てのバス回路に用いることができる。この場合、クロック回路は、一般的に、クロック導体に結合されるプッシュプル駆動回路を有する。しかし、複数の異なるアプリケーションのために共通のクロックを供給する必要性は、消費電力を著しく増加しうる。異なるクロック信号を必要とする異なるバス回路を、共通のクロック信号用に構成する必要がある。各バス回路がクロック信号を駆動できることが好ましいが、この場合、駆動のコンフリクト(競合)がクロック導体上の異なるバス回路間で起こりうる。
欧州特許出願EP0051332は、クロック信号が種々のアクティブなバス回路によって共同で発生される、いわゆるI2Cバスを開示している。複数のバス回路の各々がバス電位をプルダウンすることが可能であり、複数のバス回路がバス電位をプルダウンしない場合には、バス電位が共通抵抗によってプルアップされる、ワイヤードOR回路が用いられている。その結果、クロック導体の電位は、バス回路の少なくとも1つがプルダウンするとロウになり、バス回路のいずれもプルダウンしないとハイになる。このように、クロック信号は、バスに結合されたアクティブなバス回路の数と無関係に実現される。しかし、ワイヤードロジックを使用すると、回路が遅くなり消費電力が増加する。
とりわけ、本発明の目的は、通信バスで接続された複数のバス回路を有する装置であって、これらのバス回路のそれぞれがバスのクロック導体上のバス・クロック信号を発生できる装置を提供することにある。
本発明は、請求項1に係る装置を提供する。この装置は、バスに結合された異なる回路間のクロック制御のハンドオーバを提供する。異なるクロックソースの駆動回路は、それぞれのクロックサイクルの所定数分の間持続する時間間隔の間、所定の電圧レベルにバスのクロック導体を駆動する。クロック導体が決してフローティングにならず、かつ、コンフリクトする駆動が生じないようにクロックサイクル数は選択される。その結果、(ワイヤードロジック回路だけでなく)プッシュプル駆動回路を用いることができる。装置の動作を中断させうるような、スプリアスクロックパルスまたはクロックパルスの消失は生じない。
本発明の装置は、同期チャネルを有するバスサイクル(フレーム)を用いてサンプル値のストリームを送信する場合に、特に有利である。この場合、より大きいサイクルのクロックサイクルの選択された部分が、サンプル値をデジタルスピーカのようなデバイスに伝送することに割り当てられる。不定数のサイクルが割り当てられるアイソクロナスチャネルは、アービトレーション消失によりデータ伝送中にヒカップが生じることがないようにする。クロック・ハンドオーバ機構は、単純な機構を用いて、割り当られたチャネルが途切れることなくサンプル値を供給するために使われ続けることができるようにする。代案として、より複雑な機構で、新しいチャネルをハンドオーバ後または前に割り当てることができるが、この場合もまた、スプリアスクロックパルスおよびクロックの消失は生ぜず、中断は生じない。
クロック制御を有する回路がデータ(例えば音声サンプル値)も供給し、異なる回路がデータ供給を開始するとき、その異なる回路がクロック制御を引き継ぐことが好ましい。一実施例では、新規な回路からのデータ供給の開始は、その新規な回路へのクロック制御のハンドオーバと同時に(または少なくとも同一フレーム内で)生じる。代案として、データ供給の開始は、クロック制御のハンドオーバの数フレーム前または後に生じさせて、データおよびクロック信号は一時的に異なる回路によって供給されるようにしてもよい。
一実施例では、異なる回路のクロック信号の周期の比率は、(例えば、ハンドオーバに関与する回路の種々の組合せに対応するテーブルから)決定される。この場合、異なる時間間隔のクロックサイクル数は、前記比率に従って調整される。このように、クロック周波数の異なる組合せ間のハンドオーバが実現できる。
一実施例では、回路はスリープ・モードおよび動作モードをサポートする。この場合、パワーを節約するために、クロック制御をハンドオーバした回路を、ハンドオーバ後にスリープ・モードに切り替えることができる。
本発明のこれらの並びにその他の目的および利点は、以下の図面を用いて以下に記載する実施例の説明において明らかにされる。
図1は通信バス10a、10bを有する装置を示す。通信バス10a、10bは、クロック導体10aと少なくとも1つのデータ導体10bとを具える。例えば、装置は、バス10a、10bに結合されるデジタルスピーカデバイス12(例えば、バス・インターフェース、D/A変換器、増幅器およびパッシブ・スピーカを含む)と、バス10a、10bに結合された複数の音声データソース14(例えば、MP3デコーダ、電話受信回路など)とを含む。さらに、音声データソース以外のデバイスもバス10a、10bに結合することができる。バス10a、10bに結合されたデバイス14の少なくとも一部は、各自のクロックソース回路140を具える回路であり、そのクロックソース回路140の出力端はクロック駆動回路142に結合され、そのクロック駆動回路142の出力端はクロック導体10aに結合される。さらに、これらのデバイス内のクロック駆動制御回路144は、クロック駆動回路142に結合された出力端を具える。クロック導体10aおよびデータ導体10bは、クロック導体10aのタイミング制御下でデータをデータ導体10bに供給あるいは受信するデータ処理回路146に結合される。
クロック回路を有するデバイス14は、それぞれのデバイスあるいは同一のデバイスによって、異なるクロック周波数を発生できるように構成することが好ましい。異なるクロック周波数は、例えばオーディオソースの異なるサンプル周波数により決定することができる。同一のシステムで用いられる異なるクロック周波数の例は、12.288MHz、11.2896MHzおよびそれらの分周である。一実施例では、これらのデバイスは、各々複数のクロックパルスを含む連続したサイクル(フレーム)で動作するように構成される。
図2は、繰り返しサイクル(フレーム)20と該サイクル20内のアイソクロナスチャネル22a〜22cを示す。各アイソクロナスチャネル22a〜22cは、サイクル20のスタートに対してオフセットしたそれぞれの位置で、1つ以上のクロックサイクルを含む。異なるオフセットの各々は、それぞれのチャネルに特有である(各特定のチャンネルのオフセットは、各サイクルにおいて同一にするが好ましい)。アイソクロナスチャネル22a〜22cは、リアルタイムデータのそれぞれのストリームを通過させるために設けられる。例えば、1つのアイソクロナスチャネルは、音声サンプル値のストリームをスピーカ12に供給するために用いることができる。他のアイソクロナスチャネルは任意であるが、例えば、外部のシリアルデバイス14からのデータストリームを通過させるためのチャネルを含むことができる。サンプル値はカプセル化なしで供給し、サイクル内のデータの位置が、そのデータがアイソクロナスチャネルと関連するデバイス(例えばスピーカ12)用のサンプル値であることを示すことが好ましい。
一般的に、非同期チャネルがストリームに割り当てられる。割当は永続的とすることもできるし(例えば、スピーカデバイス12用のストリームの場合)、または、アイソクロナスチャネルの割当のリクエストコマンドに応じて決定することもできる。1つのアイソクロナスチャネルを、1つのターゲットデバイス(例えば、スピーカデバイス12)に関連させることが好ましい。この場合、そのアイソクロナスチャネルを変えずに、そのアイソクロナスチャネルのストリームの一部としてデータを供給するソースデバイスを変えることができる。このように、1つのデバイス14は、1つのサイクルから次のサイクルまで間断なく、スピーカデバイスのためのアイソクロナスチャネルのストリームのサンプルの供給を別のデバイスから引き継ぐことができる。代案として、引き継ぎはチャネルの割当解除および新チャネルの割当を必要とするものとしてもよいが、ストリームの妨害を防止するために、より多くの予防措置が必要となる。
バス10a、10bに結合され、自分のクロックソースを有するデバイス14の各々は、クロック導体10aのプッシュプル駆動を引き継ぐことができる。アイソクロナスチャネルのストリームのソースであるデバイスが、クロック信号のソースでもあることが好ましい。1つのデバイスが他のデバイスからストリームのソースを引き継ぐとき、クロックソース機能もまた、引き継ぐことが好ましい。これにより、デバイスがストリームのソースとして作用しないとき、デバイスをスリープ・モードに切り替えることが可能になる。
図3は、クロック導体10aに結合されたプッシュプル駆動回路の一実施例を示す。プッシュプル駆動回路は、異なる電源電圧に対する電源接続Vss、Vdd(例えば接地電圧および対地正電圧)から、パワーを受信する。駆動トランジスタ30a、30bは、電源接続Vss、Vddのそれぞれとクロック導体10aとの間に結合された主電流チャネルを有する。駆動トランジスタ30a、30bの制御電極(ゲート)は、クロック信号を受信するための入力32に結合される。イネーブル・トランジスタ32a、32bは、電源の接続Vss、Vddのそれぞれとクロック導体10aとの間に、駆動トランジスタ30a、30bのそれぞれと直列に結合された主電流チャネルを有する。イネーブル・トランジスタ32a、32bの制御電極(ゲート)は、イネーブル信号を受信するための入力36に結合される。さらに、トランジション・プルダウン・トランジスタ38は1つの電源接続とクロック導体10aとの間に結合され、駆動トランジスタ30bおよびイネーブル・トランジスタ32aの直列回路と並列に結合された主電流チャネルを具える。トランジション・プルダウン・トランジスタ38は、駆動制御回路(図示せず)に結合された遷移制御入力39に結合された制御電極を有する。この回路は単なる一実施例であると理解されたい。代替例として、例えば、単一のトランジスタ電流チャネルのみをクロック信号導体10aと電源との間に設け、このトランジスタを、このトランジスタのゲートに結合された論理回路によって、クロック信号、イネーブル信号および遷移制御信号に応じて導通させることもできる。
ハンドオーバ・コマンドが、例えば中央制御装置として機能する1つのデバイス14から、またはアクティブになるためのコマンドを受信したデバイスからバス10を介して送信されると、クロック・ハンドオーバが起こる。ハンドオーバ・コマンドは、例えば同期チャネルに割り当てられないサイクルの一部分で、またはコマンド転送専用の同期チャネルで送信される。ハンドオーバ・コマンドに応答して、それまでバス上のクロック信号を駆動していた第1デバイス14がディセーブル状態にスイッチされ、ハンドオーバ・コマンドと関連する新クロック・マスターとなる第2デバイス14がクロック信号を駆動し始める。ハンドオーバは、クロック導体10a上のクロック信号のクロックサイクルの開始時で、そのサイクルの所定点、例えば、ハンドオーバ・コマンドが受信されたサイクル直後のサイクルの開始時に開始することが望ましい。サイクルの開始は、バス・ホストデバイス(任意のデバイス14、例えば第1デバイス、第2デバイス14または他のデバイス)によりデータ導体10bで送信される同期データパターンによって指示することが好ましい。一旦同期データパターンが第1および第2のデバイスによって検出されると、ハンドオーバが開始する。
図4は、クロック周波数が少なくともほぼ同じときのクロック・ハンドオーバ中の信号を示すが、クロック信号は異なる位相を有することができる。第1および第2デバイスの内部クロック40a、40bと、イネーブル信号42a、42bと遷移制御信号44a、44bとが図示されている。最後に、結果として生じるクロック導体10a上のクロック信号46が図示されている。
第1デバイスの駆動回路は、ハンドオーバ・コマンドの実行開始に続く最後のクロック周期の後に、クロック導体を所定の電圧レベルに駆動し、そのまま、クロック導体を第1の時間間隔の間、所定の電圧レベルに駆動し続ける。第2デバイスは、ハンドオーバ・コマンドの実行開始に続く第2の時間間隔の後に、第2の時間間隔に続く第3の時間間隔が経過するまで、クロック導体を所定の電圧レベルに駆動し、その後、第2デバイスのクロック回路の制御の下で、クロック導体を駆動する。第1の時間間隔は、第1デバイスの第1クロック信号の周期を第1の整数P1個含み、第2および第3の時間間隔は、第2デバイスの第2クロック信号の周期を第2および第3の整数P2、P3個含み、第2の整数P2に対応する持続時間は、第1のクロック信号のパルス持続時間に少なくとも等しく、第1の整数P1に対応する持続時間は、第2の整数P2+1に対応する持続時間に少なくとも等しく、第2の整数P2+第3の整数P3に対応する持続時間は、第1の整数P1+1に対応する持続時間に少なくとも等しい。
ハンドオーバの開始時点はAで図示される(例えば、サイクルの開始または同期パターンの完了である)。時点A後の第1デバイス14の第1クロックサイクルの高位相の後、第1デバイス14は、イネーブル信号42aをロウに設定し(その駆動回路をディセーブルにする)、そのトランジション・プルダウン・トランジスタを導通させるために、遷移制御信号44aをハイにする。第1デバイス14は、第1クロックサイクルの残部およびそのクロックサイクルのさらに2サイクル分の間、遷移制御信号44aをハイに保つ。その後、遷移制御信号44aはロウに戻される。
第2デバイス14は、(例えば、同期パターンを検出することによって)ハンドオーバの時点Aを検出する。時点Aの後、第2デバイス14は、自クロックサイクルの1サイクル分の間待つ。このクロックサイクルの後、第2デバイス14は、トランジション・プルダウン・トランジスタをクロックサイクルの3サイクル分の間導通させるために、遷移制御信号44bをハイに設定する。その後、第2デバイス14は、駆動回路をイネーブルにするためにイネーブル信号42bをハイにすると、遷移制御信号44bがロウになる。このように、クロック導体10a上のコンフリクトする駆動状況は回避される。
クロック信号導体は常にアクティブに駆動されるが、ハンドオーバの間、ハンドオーバに関与している両方のデバイスによって部分的にロウに駆動される。第1デバイスがクロック導体10aをロウにプルダウンするのを止める前のクロックサイクル数P1=2(+第1クロックサイクルの残部)と、第2デバイスがクロック導体10aをロウにプルダウンする前のクロックサイクル数P2=1と、第2デバイスがクロック導体10aをハイパルスにする前のクロックサイクル数P3=3とは、クロック導体10aがロウレベルにプルダウンされる時間間隔の重なりが生じ、コンフリクトする駆動状況が確実に生じないように、選択される。代替実施例では、プルダウンの重なりを確実にするための遅延が見られないようにしてもよい。これは、ハイインピーダンス状態がバス上に一時的に生じ、ポテンシャルスプリアスクロックパルスが発生しうる欠点がある。
装置が複数の周波数を有するデバイスをサポートするとき、ハンドオーバは、クロック周期の比に応じて、クロックサイクル数P1に乗算する係数Nと、クロックサイクル数P2、P3に乗算する係数Mを含むことが好ましい。第1実施例では、デバイスの公称周波数(またはデバイスが設定される公称クロック周波数)を考慮して、バス・マネージャ・デバイス14は、各デバイス14対間のハンドオーバ用の所定係数N、Mの表を保持する。これらの係数を表す情報がハンドオーバ・コマンドとともに第1および第2のデバイスに供給され、周期P1、P2、P3を制御するために、ハンドオーバに関連するデバイスで使われるようにすることが好ましい。代案として、デバイス14自体が、他のデバイス14(またはそれぞれの周波数に設定されるデバイス)とのハンドオーバ用の係数N、Mの表を具えることもでき、デバイスは、それに応じて周期を設定するように構成することができる。さらに他の実施例では、各デバイス14またはバス・マネージャは、バスに使用される実際の周波数を測定し、それに応じて係数を選択する。
図5は、第1デバイスが第2デバイス14よりかなり低いクロック周波数を有するときのハンドオーバを示す。図5に示すハンドオーバは、第2デバイスが、トランジション・プルダウン・トランジスタを導通するために、遷移制御信号44bをハイに設定する前に、Nクロックサイクルを待ち、その後、遷移制御信号44bを3Nクロックサイクル分の間ハイに維持する点以外、図4と同様である。Nは、第1デバイスがクロック導体10aをロウに駆動するのを停止する前に第2デバイス14がクロック導体10aをロウに駆動するように、すなわち、
N×Thigh<3Tlow
となるように、選択される(ここで、ThighおよびTlowは、それぞれ高速クロックおよび低速クロックのクロック周期である)。さらに、時点A後に第1デバイスからのハイパルスの端の前に、第2デバイスがクロック導体10aのプルダウン開始しないように、
N×Thigh>Tlow/2
となるNを選択しなければならない。
最後に、第1デバイスがクロック導体10aのプルダウンを終了する前に、第2デバイス14がクロック導体10aのプルアップを開始しないように、
4×N×Thigh>3Tlow
となるNを選択しなければならない。これらの条件は、
3/4Tlow/Thigh+1<N<3Tlow/Thigh-1
の場合に満足される。
図6は、第1デバイス14が第2デバイス14よりかなり高いクロック周波数を有するときのハンドオーバを示す。図6に示すハンドオーバは、第1デバイスが、時点A後の最初のハイパルスの後、2×Mクロックサイクル分を待つ点以外は、図4と類似している。コンフリクトする駆動状況がなく、クロック導体がフローティングになる期間のないハンドオーバを保証するために、前図と同様の条件が課されなければならない。Mは、以下の条件、
(2M+1)×Thigh>2×Tlow
(2M+1)×Thigh<3×Tlow
を満足しなければならない。
明らかなように、本装置は、クロックの消滅やスプリアスクロックパルスを生じることなく、異なるデバイスの間におけるクロック駆動のハンドオーバを提供する。これは、全てのデバイスが、リブートあるいはリセットの必要なく、ハンドオーバ後にデータを受信し続けることができることを意味する。このような方法で、サンプル値の連続するストリームをアイソクロナスチャネルで供給できる。ヒカップやグリッチは回避されるので、例えば、スピーカ12はハンドオーバの間でさえ途切れずに音を出力する。
一旦クロック制御がハンドオーバされると、クロック駆動をハンドオーバしたデバイス14をスリープ・モード(例えば、クロック信号を内部的に発生しないおよび/またはクロック信号が少なくともその内部回路の一部に供給されないモード)に切り替えることができる。このために、内部クロック・イネーブル回路をデバイス内で用いることができる。スリープ・モードに切り替えるコマンドをハンドオーバ後にデバイスに供給することが好ましいが、ハンドオーバ・コマンドはスリープ・モードに切り替えるコマンドを含むコマンドとすることもできる。このように、消費電力を低減することができる。
同様に、クロック駆動を引き継ぐデバイスはスリープ・モードから動作モードに切り替えられ、ハンドオーバの前にそのクロックをアクティブにし、内部回路に供給することができる。
単一のデータ導体10bを有するバス10を示したが、代案として、多数のデータ導体を並列に用いることができると理解されたい。代替例として、データまたはクロック導体の差動対を用いることができる。単純なプッシュプル駆動回路を示したが、より複雑な駆動回路を用いることができると理解されたい。あるいは、クロック導体の差動クロック対が用いられるとき、差動駆動回路を用いることができる。他の代替例として、プルアップ抵抗が接続されたワイヤードロジック駆動回路を用いることができるが、クロック導体を常に駆動する回路の方が好ましいことを理解されたい。
制御回路は、例えば、時間間隔を実現するために、所定のクロックパルス数を計数するカウンタを含む専用回路として実現することができる。代案として、クロック制御は、クロック制御を実現するプログラムを実行するプログラマブル回路によって実現することもできる。
本発明は、各自のクロック制御回路を含むデバイスに関して記載したが、代案として、中央クロック制御回路を用いて、異なるデバイス用のカウンタ(図示せず)を起動させ、所要の周期を計数することができると理解されたい。さらに、遷移中に、クロック導体10aをロウにプルダウンする実施例を示したが、代案として、クロック信号をハイにプルアップしても良いと理解されたい。
通信バスを有する装置を示す。 アイソクロナスチャネルを有するタイムサイクルを示す。 プッシュプル駆動回路を示す。 バスのハンドオーバ・タイミング図である。 バスのハンドオーバ・タイミング図である。 バスのハンドオーバ・タイミング図である。

Claims (12)

  1. クロック導体を具える通信バスと、
    前記バスに結合された第1および第2の回路であって、それぞれクロック回路と、前記クロック回路に接続された入力端および前記クロック導体に結合される出力端を有する駆動回路とを具える第1および第2の回路と、
    前記通信バスからのハンドオーバ・コマンドに応答して、前記第1の回路から前記第2の回路にクロック制御をハンドオーバするよう構成された少なくとも1つの制御回路と、
    を具える装置であって、
    前記制御回路は、
    前記第1の回路の駆動回路に、ハンドオーバ・コマンドの実行開始に続く最後のクロック周期の後に、クロック導体を所定の電圧レベルに駆動させるとともに、前記クロック導体を第1の時間間隔の間、前記所定の電圧レベルに駆動し続けさせ、
    前記第2の回路に、ハンドオーバ・コマンドの実行開始に続く第2の時間間隔の後に、第2の時間間隔に続く第3の時間間隔が経過するまで、クロック導体を所定の電圧レベルに駆動させ、その後、前記第2の回路の前記クロック回路の制御下で、前記クロック導体を駆動させる
    ように構成され、
    前記第1の時間間隔は、前記第1の回路の第1のクロック信号の周期を第1の整数P1個含み、前記第2および第3の時間間隔は、前記第2の回路の第2のクロック信号の周期を第2および第3の整数P2およびP3個含み、
    前記第2の整数P2に対応する持続時間は、前記第1のクロック信号のパルス持続時間に少なくとも等しく、前記第1の整数P1に対応する持続時間は、前記第2の整数P2+1に対応する持続時間に少なくとも等しく、前記第2の整数P2+前記第3の整数P3に対応する持続時間は、前記第1の整数P1+1に対応する持続時間に少なくとも等しい、
    ことを特徴とする装置。
  2. 前記少なくとも1つの制御回路は、前記第1および第2のクロック信号の周期間の比率を決定し、前記比率に従って、前記比率が1未満のときは前記第1の整数P1を調整し、前記比率が1より大きいときは前記第2および第3の整数P2、P3を調整するように構成されることを特徴とする請求項1に記載の装置。
  3. 前記少なくとも1つの制御回路は、前記比率が1より大きいとき、前記第2の整数を前記比率の少なくとも3倍に設定し、前記第1の整数を1に設定し、前記第3の整数を前記第2の整数の3倍に設定するように構成されることを特徴とする請求項2に記載の装置。
  4. 前記少なくとも1つの制御回路は、前記比率が1未満のとき、前記第1の整数を少なくとも前記比率の逆数に設定し、前記第2および第3の整数をそれぞれ1および3に設定するように構成されることを特徴とする請求項2に記載の装置。
  5. 前記第1および第2のクロック信号の周期が等しく、前記第1、第2および第3の整数P1、P2およびP3がそれぞれ2、1および3であることを特徴とする請求項1に記載の装置。
  6. 請求項1に記載の装置であって、該装置が、前記通信バスに結合されるとともに、アイソクロナスタイムスロットで送信されるデータからサンプル値を得るように構成される受信装置を具え、
    各アイソクロナスタイムスロットが、前記クロック導体上の複数のクロックサイクルの各サイクルのフレームの開始点に続く所定数のクロックパルスの後に開始する、
    ことを特徴とする装置。
  7. 前記受信装置はスピーカユニットであり、前記サンプル値は前記スピーカユニットで再生されるための音声値であることを特徴とする請求項6に記載の装置。
  8. 前記第1および第2の回路は両方とも、前記アイソクロナスタイムスロットでサンプル値を前記スピーカユニットに供給するように構成されたオーディオソースであることを特徴とする請求項7に記載の装置。
  9. 前記第2の回路はスリープ・モードおよび動作モードをサポートし、
    前記装置は、前記第2の回路を、前記ハンドオーバ・コマンドの実行開始後、または実行開始時に、スリープ・モードから動作モードに切り替えるように構成される、
    ことを特徴とする請求項1に記載の装置。
  10. 前記装置は、前記通信バスに結合された第3の回路を具え、
    前記第3の回路は、前記第1および第2の回路の両方から、前記通信バスを介して、データを連続的に受信するように構成される、
    ことを特徴とする請求項1に記載の装置。
  11. 前記少なくとも1つの制御回路は、前記ハンドオーバ・コマンドに続き前期通信バスからフレーム同期信号を検出すると、前記ハンドオーバ・コマンドの実行開始をトリガするように構成されることを特徴とする請求項1に記載の装置。
  12. クロック導体を具える通信バスを具える装置の動作方法において、クロック制御をハンドオーバするステップを具える方法であって、該方法は、
    ハンドオーバ・コマンドの実行開始に続く最後のクロック周期の後、前記クロック導体を所定の電圧レベルに駆動するとともに、前記クロック導体を第1の時間間隔の間、前記所定の電圧レベルに駆動するステップと、
    ハンドオーバ・コマンドの実行開始に続く第2の時間間隔の後、第2の時間間隔に続く第3の時間間隔が経過するまで、クロック導体を前記駆動回路によって所定の電圧レベルに駆動し、その後、前記第2の回路の前記クロック回路の制御下で、前記クロック導体を駆動するステップと、
    を具え、
    前記第1の時間間隔は、前記第1の回路の第1のクロック信号の周期を第1の整数P1個含み、前記第2および第3の時間間隔は、前記第2の回路の第2のクロック信号の周期を第2および第3の整数P2、P3個含み、
    前記第2の整数P2に対応する持続時間は、前記第1のクロック信号のパルス持続時間に少なくとも等しく、前記第1の整数P1に対応する持続時間は、前記第2の整数P2+1に対応する持続時間に少なくとも等しく、前記第2の整数P2+前記第3の整数P3に対応する持続時間は、前記第1の整数P1+1に対応する持続時間に少なくとも等しい、
    ことを特徴とする方法。
JP2008530706A 2005-09-21 2006-09-13 バス回路 Pending JP2009509226A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05108725 2005-09-21
PCT/IB2006/053249 WO2007034368A2 (en) 2005-09-21 2006-09-13 Bus circuit

Publications (1)

Publication Number Publication Date
JP2009509226A true JP2009509226A (ja) 2009-03-05

Family

ID=37889193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008530706A Pending JP2009509226A (ja) 2005-09-21 2006-09-13 バス回路

Country Status (8)

Country Link
US (2) US7683692B2 (ja)
EP (1) EP1932288B1 (ja)
JP (1) JP2009509226A (ja)
CN (1) CN101356517B (ja)
AT (1) ATE459923T1 (ja)
DE (1) DE602006012703D1 (ja)
TW (1) TWI407314B (ja)
WO (1) WO2007034368A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE459923T1 (de) * 2005-09-21 2010-03-15 Nxp Bv Bus-schaltung
US8520835B2 (en) * 2006-04-18 2013-08-27 2Wire, Inc. Method and apparatus for providing power to a network interface device via telephone lines
US8332572B2 (en) 2008-02-05 2012-12-11 Spansion Llc Wear leveling mechanism using a DRAM buffer
US8327052B2 (en) 2009-12-23 2012-12-04 Spansion Llc Variable read latency on a serial memory bus
US20120327942A1 (en) * 2011-06-27 2012-12-27 Denso Corporation Communication network system
EP2749136B1 (en) * 2011-08-23 2018-01-24 Philips Lighting Holding B.V. Lighting system comprising a master unit and slave units wherein the master unit may move to a sleep mode with a slave unit taking over as master
US9571155B2 (en) * 2014-08-25 2017-02-14 Samsung Display Co., Ltd. Method of startup sequence for a panel interface
CN106559160A (zh) * 2015-09-30 2017-04-05 阿尔卡特朗讯 具有传播延迟校准功能的时钟接口
US9501439B1 (en) * 2016-01-19 2016-11-22 International Business Machines Corporation Communicating in an integrated circuit using hardware-managed virtual channels
US10652032B2 (en) * 2017-06-20 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Device signature generation
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
US11327922B2 (en) * 2020-08-19 2022-05-10 Qualcomm Incorporated Bus ownership for a system power management interface (SPMI) bus
US11354266B2 (en) * 2020-08-19 2022-06-07 Qualcomm Incorporated Hang correction in a power management interface bus
CN117093526B (zh) * 2023-10-16 2024-01-30 浙江地芯引力科技有限公司 下拉电阻控制系统、芯片和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04151755A (ja) * 1990-10-16 1992-05-25 Fujitsu Ltd バス制御システム
JPH06214950A (ja) * 1993-01-21 1994-08-05 Hitachi Ltd 情報処理装置用バス

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8005976A (nl) 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
EP0260392A3 (en) * 1986-09-19 1992-03-11 International Business Machines Corporation An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses
US5377189A (en) * 1989-06-02 1994-12-27 British Telecommunications Public Limited Company Hybrid data communications systems
US5191657A (en) * 1989-11-09 1993-03-02 Ast Research, Inc. Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
DE69515147T2 (de) * 1994-07-15 2000-09-21 Thomson Consumer Electronics Mehrfachprotokoll-Datenbussystem
JPH09130289A (ja) * 1995-10-31 1997-05-16 Mitsubishi Electric Corp アナログ携帯通信機
US5732225A (en) * 1995-11-13 1998-03-24 Motorola Inc. Integrated circuit timer system having a global bus for transferring information between local buses
WO1999030240A1 (en) * 1997-12-05 1999-06-17 Intel Corporation Memory system including a memory module having a memory module controller
US6427096B1 (en) * 1999-02-12 2002-07-30 Honeywell International Inc. Processing tool interface apparatus for use in manufacturing environment
JP2000354267A (ja) * 1999-04-07 2000-12-19 Toshiba Corp ハンドオーバ要求機能を備えた移動通信端末装置、ハンドオーバ制御装置、ハンドオーバ制御方法及びハンドオーバ制御方法を記憶した記憶媒体
BRPI0010601B1 (pt) * 1999-04-29 2016-01-19 Siemens Ag "processo para a sincronização de uma estação de rádio base com uma estação de rádio móvel, estação de rádio base e estação de rádio móvel".
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
US6597197B1 (en) * 1999-08-27 2003-07-22 Intel Corporation I2C repeater with voltage translation
EP1569731A1 (en) * 2002-12-10 2005-09-07 Nokia Corporation Method and device for continuing an electronic multi-player game, in case of an absence of a player of said game
JP4196801B2 (ja) * 2003-10-01 2008-12-17 株式会社日立製作所 無線システムおよび移動局
GB0402952D0 (en) * 2004-02-11 2004-03-17 Koninkl Philips Electronics Nv Remote control system and related method and apparatus
WO2005078933A1 (ja) * 2004-02-12 2005-08-25 Matsushita Electric Industrial Co., Ltd. プログラマブル論理回路
JP2005276165A (ja) * 2004-02-27 2005-10-06 Sony Corp 情報処理装置、ネットワークシステム状況呈示方法およびコンピュータプログラム
ATE459923T1 (de) * 2005-09-21 2010-03-15 Nxp Bv Bus-schaltung
TW200825705A (en) * 2006-04-26 2008-06-16 Nxp Bv Method and system for power-state transition controllers
US7447588B1 (en) * 2007-07-16 2008-11-04 Wenshine Technology Ltd. Method and system for partitioning a continental roadway network for an intelligent vehicle highway system
US7982335B2 (en) * 2008-03-19 2011-07-19 Liebert Corporation Adaptive power strip
JP2010074372A (ja) * 2008-09-17 2010-04-02 Fujitsu Ltd 基地局装置、移動局装置、および報知情報の送受信方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04151755A (ja) * 1990-10-16 1992-05-25 Fujitsu Ltd バス制御システム
JPH06214950A (ja) * 1993-01-21 1994-08-05 Hitachi Ltd 情報処理装置用バス

Also Published As

Publication number Publication date
US7683692B2 (en) 2010-03-23
US20090085631A1 (en) 2009-04-02
WO2007034368A2 (en) 2007-03-29
US20100189287A1 (en) 2010-07-29
EP1932288A2 (en) 2008-06-18
DE602006012703D1 (de) 2010-04-15
ATE459923T1 (de) 2010-03-15
CN101356517B (zh) 2010-06-23
WO2007034368A3 (en) 2008-08-14
EP1932288B1 (en) 2010-03-03
TW200811661A (en) 2008-03-01
TWI407314B (zh) 2013-09-01
CN101356517A (zh) 2009-01-28
US7872517B2 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
JP2009509226A (ja) バス回路
JP6612885B2 (ja) シリアルバスのための受信クロック較正
EP1213657A2 (en) Dual interface serial bus
JP2017510006A (ja) インバンド割込みを用いたカメラ制御インターフェース拡張
KR20090120449A (ko) 시리얼 i/o 버스트 게이팅을 이용한 저전력 serdes 아키텍처
US9935786B2 (en) Low power bidirectional bus
US6292044B1 (en) Low power glitch-free clock switch
KR100641744B1 (ko) 고속 데이터 버스 드라이버
US10027514B2 (en) Transmitting signals between modules
KR20190055876A (ko) 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치
US10003456B2 (en) Soundwire XL turnaround signaling
JPH1185304A (ja) クロック入力制御回路
TWI792841B (zh) 電路系統
JP2007011753A (ja) 情報処理装置およびその制御方法
JP2004029947A (ja) クロック生成装置及びオーディオデータ処理装置
KR100210856B1 (ko) 음성 신호 인터페이스 회로
JP4750505B2 (ja) クロック切り換え回路
CN114201440A (zh) 时钟检测方法、电路、串口通信系统、介质和设备
JP4799707B1 (ja) データ同期化回路、通信インタフェース回路及び通信装置
JP2532405Y2 (ja) データ伝送回路
JPS6091822A (ja) 電源制御回路
JP2001028545A (ja) 受信回路及び受信回路の消費電力低減方法
KR20170088751A (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
JPS61109125A (ja) 論理回路
JPH1168726A (ja) クロック切替え回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705