JP2009509226A - バス回路 - Google Patents
バス回路 Download PDFInfo
- Publication number
- JP2009509226A JP2009509226A JP2008530706A JP2008530706A JP2009509226A JP 2009509226 A JP2009509226 A JP 2009509226A JP 2008530706 A JP2008530706 A JP 2008530706A JP 2008530706 A JP2008530706 A JP 2008530706A JP 2009509226 A JP2009509226 A JP 2009509226A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- integer
- time interval
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
- Traffic Control Systems (AREA)
- Amplifiers (AREA)
- Small-Scale Networks (AREA)
- Platform Screen Doors And Railroad Systems (AREA)
Abstract
Description
N×Thigh<3Tlow
となるように、選択される(ここで、ThighおよびTlowは、それぞれ高速クロックおよび低速クロックのクロック周期である)。さらに、時点A後に第1デバイスからのハイパルスの端の前に、第2デバイスがクロック導体10aのプルダウン開始しないように、
N×Thigh>Tlow/2
となるNを選択しなければならない。
4×N×Thigh>3Tlow
となるNを選択しなければならない。これらの条件は、
3/4Tlow/Thigh+1<N<3Tlow/Thigh-1
の場合に満足される。
(2M+1)×Thigh>2×Tlow
(2M+1)×Thigh<3×Tlow
を満足しなければならない。
Claims (12)
- クロック導体を具える通信バスと、
前記バスに結合された第1および第2の回路であって、それぞれクロック回路と、前記クロック回路に接続された入力端および前記クロック導体に結合される出力端を有する駆動回路とを具える第1および第2の回路と、
前記通信バスからのハンドオーバ・コマンドに応答して、前記第1の回路から前記第2の回路にクロック制御をハンドオーバするよう構成された少なくとも1つの制御回路と、
を具える装置であって、
前記制御回路は、
前記第1の回路の駆動回路に、ハンドオーバ・コマンドの実行開始に続く最後のクロック周期の後に、クロック導体を所定の電圧レベルに駆動させるとともに、前記クロック導体を第1の時間間隔の間、前記所定の電圧レベルに駆動し続けさせ、
前記第2の回路に、ハンドオーバ・コマンドの実行開始に続く第2の時間間隔の後に、第2の時間間隔に続く第3の時間間隔が経過するまで、クロック導体を所定の電圧レベルに駆動させ、その後、前記第2の回路の前記クロック回路の制御下で、前記クロック導体を駆動させる
ように構成され、
前記第1の時間間隔は、前記第1の回路の第1のクロック信号の周期を第1の整数P1個含み、前記第2および第3の時間間隔は、前記第2の回路の第2のクロック信号の周期を第2および第3の整数P2およびP3個含み、
前記第2の整数P2に対応する持続時間は、前記第1のクロック信号のパルス持続時間に少なくとも等しく、前記第1の整数P1に対応する持続時間は、前記第2の整数P2+1に対応する持続時間に少なくとも等しく、前記第2の整数P2+前記第3の整数P3に対応する持続時間は、前記第1の整数P1+1に対応する持続時間に少なくとも等しい、
ことを特徴とする装置。 - 前記少なくとも1つの制御回路は、前記第1および第2のクロック信号の周期間の比率を決定し、前記比率に従って、前記比率が1未満のときは前記第1の整数P1を調整し、前記比率が1より大きいときは前記第2および第3の整数P2、P3を調整するように構成されることを特徴とする請求項1に記載の装置。
- 前記少なくとも1つの制御回路は、前記比率が1より大きいとき、前記第2の整数を前記比率の少なくとも3倍に設定し、前記第1の整数を1に設定し、前記第3の整数を前記第2の整数の3倍に設定するように構成されることを特徴とする請求項2に記載の装置。
- 前記少なくとも1つの制御回路は、前記比率が1未満のとき、前記第1の整数を少なくとも前記比率の逆数に設定し、前記第2および第3の整数をそれぞれ1および3に設定するように構成されることを特徴とする請求項2に記載の装置。
- 前記第1および第2のクロック信号の周期が等しく、前記第1、第2および第3の整数P1、P2およびP3がそれぞれ2、1および3であることを特徴とする請求項1に記載の装置。
- 請求項1に記載の装置であって、該装置が、前記通信バスに結合されるとともに、アイソクロナスタイムスロットで送信されるデータからサンプル値を得るように構成される受信装置を具え、
各アイソクロナスタイムスロットが、前記クロック導体上の複数のクロックサイクルの各サイクルのフレームの開始点に続く所定数のクロックパルスの後に開始する、
ことを特徴とする装置。 - 前記受信装置はスピーカユニットであり、前記サンプル値は前記スピーカユニットで再生されるための音声値であることを特徴とする請求項6に記載の装置。
- 前記第1および第2の回路は両方とも、前記アイソクロナスタイムスロットでサンプル値を前記スピーカユニットに供給するように構成されたオーディオソースであることを特徴とする請求項7に記載の装置。
- 前記第2の回路はスリープ・モードおよび動作モードをサポートし、
前記装置は、前記第2の回路を、前記ハンドオーバ・コマンドの実行開始後、または実行開始時に、スリープ・モードから動作モードに切り替えるように構成される、
ことを特徴とする請求項1に記載の装置。 - 前記装置は、前記通信バスに結合された第3の回路を具え、
前記第3の回路は、前記第1および第2の回路の両方から、前記通信バスを介して、データを連続的に受信するように構成される、
ことを特徴とする請求項1に記載の装置。 - 前記少なくとも1つの制御回路は、前記ハンドオーバ・コマンドに続き前期通信バスからフレーム同期信号を検出すると、前記ハンドオーバ・コマンドの実行開始をトリガするように構成されることを特徴とする請求項1に記載の装置。
- クロック導体を具える通信バスを具える装置の動作方法において、クロック制御をハンドオーバするステップを具える方法であって、該方法は、
ハンドオーバ・コマンドの実行開始に続く最後のクロック周期の後、前記クロック導体を所定の電圧レベルに駆動するとともに、前記クロック導体を第1の時間間隔の間、前記所定の電圧レベルに駆動するステップと、
ハンドオーバ・コマンドの実行開始に続く第2の時間間隔の後、第2の時間間隔に続く第3の時間間隔が経過するまで、クロック導体を前記駆動回路によって所定の電圧レベルに駆動し、その後、前記第2の回路の前記クロック回路の制御下で、前記クロック導体を駆動するステップと、
を具え、
前記第1の時間間隔は、前記第1の回路の第1のクロック信号の周期を第1の整数P1個含み、前記第2および第3の時間間隔は、前記第2の回路の第2のクロック信号の周期を第2および第3の整数P2、P3個含み、
前記第2の整数P2に対応する持続時間は、前記第1のクロック信号のパルス持続時間に少なくとも等しく、前記第1の整数P1に対応する持続時間は、前記第2の整数P2+1に対応する持続時間に少なくとも等しく、前記第2の整数P2+前記第3の整数P3に対応する持続時間は、前記第1の整数P1+1に対応する持続時間に少なくとも等しい、
ことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05108725 | 2005-09-21 | ||
PCT/IB2006/053249 WO2007034368A2 (en) | 2005-09-21 | 2006-09-13 | Bus circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009509226A true JP2009509226A (ja) | 2009-03-05 |
Family
ID=37889193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008530706A Pending JP2009509226A (ja) | 2005-09-21 | 2006-09-13 | バス回路 |
Country Status (8)
Country | Link |
---|---|
US (2) | US7683692B2 (ja) |
EP (1) | EP1932288B1 (ja) |
JP (1) | JP2009509226A (ja) |
CN (1) | CN101356517B (ja) |
AT (1) | ATE459923T1 (ja) |
DE (1) | DE602006012703D1 (ja) |
TW (1) | TWI407314B (ja) |
WO (1) | WO2007034368A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE459923T1 (de) * | 2005-09-21 | 2010-03-15 | Nxp Bv | Bus-schaltung |
US8520835B2 (en) * | 2006-04-18 | 2013-08-27 | 2Wire, Inc. | Method and apparatus for providing power to a network interface device via telephone lines |
US8332572B2 (en) | 2008-02-05 | 2012-12-11 | Spansion Llc | Wear leveling mechanism using a DRAM buffer |
US8327052B2 (en) | 2009-12-23 | 2012-12-04 | Spansion Llc | Variable read latency on a serial memory bus |
US20120327942A1 (en) * | 2011-06-27 | 2012-12-27 | Denso Corporation | Communication network system |
EP2749136B1 (en) * | 2011-08-23 | 2018-01-24 | Philips Lighting Holding B.V. | Lighting system comprising a master unit and slave units wherein the master unit may move to a sleep mode with a slave unit taking over as master |
US9571155B2 (en) * | 2014-08-25 | 2017-02-14 | Samsung Display Co., Ltd. | Method of startup sequence for a panel interface |
CN106559160A (zh) * | 2015-09-30 | 2017-04-05 | 阿尔卡特朗讯 | 具有传播延迟校准功能的时钟接口 |
US9501439B1 (en) * | 2016-01-19 | 2016-11-22 | International Business Machines Corporation | Communicating in an integrated circuit using hardware-managed virtual channels |
US10652032B2 (en) * | 2017-06-20 | 2020-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device signature generation |
US11030142B2 (en) * | 2017-06-28 | 2021-06-08 | Intel Corporation | Method, apparatus and system for dynamic control of clock signaling on a bus |
US11327922B2 (en) * | 2020-08-19 | 2022-05-10 | Qualcomm Incorporated | Bus ownership for a system power management interface (SPMI) bus |
US11354266B2 (en) * | 2020-08-19 | 2022-06-07 | Qualcomm Incorporated | Hang correction in a power management interface bus |
CN117093526B (zh) * | 2023-10-16 | 2024-01-30 | 浙江地芯引力科技有限公司 | 下拉电阻控制系统、芯片和电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04151755A (ja) * | 1990-10-16 | 1992-05-25 | Fujitsu Ltd | バス制御システム |
JPH06214950A (ja) * | 1993-01-21 | 1994-08-05 | Hitachi Ltd | 情報処理装置用バス |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8005976A (nl) | 1980-10-31 | 1982-05-17 | Philips Nv | Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations. |
EP0260392A3 (en) * | 1986-09-19 | 1992-03-11 | International Business Machines Corporation | An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses |
US5377189A (en) * | 1989-06-02 | 1994-12-27 | British Telecommunications Public Limited Company | Hybrid data communications systems |
US5191657A (en) * | 1989-11-09 | 1993-03-02 | Ast Research, Inc. | Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus |
US5317693A (en) * | 1991-04-04 | 1994-05-31 | Digital Equipment Corporation | Computer peripheral device network with peripheral address resetting capabilities |
DE69515147T2 (de) * | 1994-07-15 | 2000-09-21 | Thomson Consumer Electronics | Mehrfachprotokoll-Datenbussystem |
JPH09130289A (ja) * | 1995-10-31 | 1997-05-16 | Mitsubishi Electric Corp | アナログ携帯通信機 |
US5732225A (en) * | 1995-11-13 | 1998-03-24 | Motorola Inc. | Integrated circuit timer system having a global bus for transferring information between local buses |
WO1999030240A1 (en) * | 1997-12-05 | 1999-06-17 | Intel Corporation | Memory system including a memory module having a memory module controller |
US6427096B1 (en) * | 1999-02-12 | 2002-07-30 | Honeywell International Inc. | Processing tool interface apparatus for use in manufacturing environment |
JP2000354267A (ja) * | 1999-04-07 | 2000-12-19 | Toshiba Corp | ハンドオーバ要求機能を備えた移動通信端末装置、ハンドオーバ制御装置、ハンドオーバ制御方法及びハンドオーバ制御方法を記憶した記憶媒体 |
BRPI0010601B1 (pt) * | 1999-04-29 | 2016-01-19 | Siemens Ag | "processo para a sincronização de uma estação de rádio base com uma estação de rádio móvel, estação de rádio base e estação de rádio móvel". |
US6839393B1 (en) * | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
US6597197B1 (en) * | 1999-08-27 | 2003-07-22 | Intel Corporation | I2C repeater with voltage translation |
EP1569731A1 (en) * | 2002-12-10 | 2005-09-07 | Nokia Corporation | Method and device for continuing an electronic multi-player game, in case of an absence of a player of said game |
JP4196801B2 (ja) * | 2003-10-01 | 2008-12-17 | 株式会社日立製作所 | 無線システムおよび移動局 |
GB0402952D0 (en) * | 2004-02-11 | 2004-03-17 | Koninkl Philips Electronics Nv | Remote control system and related method and apparatus |
WO2005078933A1 (ja) * | 2004-02-12 | 2005-08-25 | Matsushita Electric Industrial Co., Ltd. | プログラマブル論理回路 |
JP2005276165A (ja) * | 2004-02-27 | 2005-10-06 | Sony Corp | 情報処理装置、ネットワークシステム状況呈示方法およびコンピュータプログラム |
ATE459923T1 (de) * | 2005-09-21 | 2010-03-15 | Nxp Bv | Bus-schaltung |
TW200825705A (en) * | 2006-04-26 | 2008-06-16 | Nxp Bv | Method and system for power-state transition controllers |
US7447588B1 (en) * | 2007-07-16 | 2008-11-04 | Wenshine Technology Ltd. | Method and system for partitioning a continental roadway network for an intelligent vehicle highway system |
US7982335B2 (en) * | 2008-03-19 | 2011-07-19 | Liebert Corporation | Adaptive power strip |
JP2010074372A (ja) * | 2008-09-17 | 2010-04-02 | Fujitsu Ltd | 基地局装置、移動局装置、および報知情報の送受信方法 |
-
2006
- 2006-09-13 AT AT06796012T patent/ATE459923T1/de not_active IP Right Cessation
- 2006-09-13 CN CN2006800346959A patent/CN101356517B/zh active Active
- 2006-09-13 EP EP06796012A patent/EP1932288B1/en active Active
- 2006-09-13 JP JP2008530706A patent/JP2009509226A/ja active Pending
- 2006-09-13 WO PCT/IB2006/053249 patent/WO2007034368A2/en active Application Filing
- 2006-09-13 DE DE602006012703T patent/DE602006012703D1/de active Active
- 2006-09-18 TW TW095134452A patent/TWI407314B/zh active
- 2006-09-21 US US12/067,485 patent/US7683692B2/en active Active
-
2010
- 2010-03-22 US US12/661,675 patent/US7872517B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04151755A (ja) * | 1990-10-16 | 1992-05-25 | Fujitsu Ltd | バス制御システム |
JPH06214950A (ja) * | 1993-01-21 | 1994-08-05 | Hitachi Ltd | 情報処理装置用バス |
Also Published As
Publication number | Publication date |
---|---|
US7683692B2 (en) | 2010-03-23 |
US20090085631A1 (en) | 2009-04-02 |
WO2007034368A2 (en) | 2007-03-29 |
US20100189287A1 (en) | 2010-07-29 |
EP1932288A2 (en) | 2008-06-18 |
DE602006012703D1 (de) | 2010-04-15 |
ATE459923T1 (de) | 2010-03-15 |
CN101356517B (zh) | 2010-06-23 |
WO2007034368A3 (en) | 2008-08-14 |
EP1932288B1 (en) | 2010-03-03 |
TW200811661A (en) | 2008-03-01 |
TWI407314B (zh) | 2013-09-01 |
CN101356517A (zh) | 2009-01-28 |
US7872517B2 (en) | 2011-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009509226A (ja) | バス回路 | |
JP6612885B2 (ja) | シリアルバスのための受信クロック較正 | |
EP1213657A2 (en) | Dual interface serial bus | |
JP2017510006A (ja) | インバンド割込みを用いたカメラ制御インターフェース拡張 | |
KR20090120449A (ko) | 시리얼 i/o 버스트 게이팅을 이용한 저전력 serdes 아키텍처 | |
US9935786B2 (en) | Low power bidirectional bus | |
US6292044B1 (en) | Low power glitch-free clock switch | |
KR100641744B1 (ko) | 고속 데이터 버스 드라이버 | |
US10027514B2 (en) | Transmitting signals between modules | |
KR20190055876A (ko) | 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치 | |
US10003456B2 (en) | Soundwire XL turnaround signaling | |
JPH1185304A (ja) | クロック入力制御回路 | |
TWI792841B (zh) | 電路系統 | |
JP2007011753A (ja) | 情報処理装置およびその制御方法 | |
JP2004029947A (ja) | クロック生成装置及びオーディオデータ処理装置 | |
KR100210856B1 (ko) | 음성 신호 인터페이스 회로 | |
JP4750505B2 (ja) | クロック切り換え回路 | |
CN114201440A (zh) | 时钟检测方法、电路、串口通信系统、介质和设备 | |
JP4799707B1 (ja) | データ同期化回路、通信インタフェース回路及び通信装置 | |
JP2532405Y2 (ja) | データ伝送回路 | |
JPS6091822A (ja) | 電源制御回路 | |
JP2001028545A (ja) | 受信回路及び受信回路の消費電力低減方法 | |
KR20170088751A (ko) | 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법 | |
JPS61109125A (ja) | 論理回路 | |
JPH1168726A (ja) | クロック切替え回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110307 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110314 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |