JPH06214950A - 情報処理装置用バス - Google Patents

情報処理装置用バス

Info

Publication number
JPH06214950A
JPH06214950A JP813393A JP813393A JPH06214950A JP H06214950 A JPH06214950 A JP H06214950A JP 813393 A JP813393 A JP 813393A JP 813393 A JP813393 A JP 813393A JP H06214950 A JPH06214950 A JP H06214950A
Authority
JP
Japan
Prior art keywords
bus
transfer
output
data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP813393A
Other languages
English (en)
Inventor
Koichi Okazawa
宏一 岡澤
Nobukazu Kondo
伸和 近藤
Kazuko Iwatsuki
和子 岩月
Masatsugu Shinozaki
雅継 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP813393A priority Critical patent/JPH06214950A/ja
Publication of JPH06214950A publication Critical patent/JPH06214950A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】データ転送のみでなくアドレス転送及び転送ス
テータス報告にもソース同期転送の手法を導入し、バス
に接続するデバイスのハードウェア量を最小化すると共
に、ソース同期転送に最適化したバスを与えること。 【構成】バス線としてアドレス転送とデータ転送に共通
のソースクロック信号線を設け、アドレス,データ及び
転送ステータスの各々の出力元が同一の信号線に出力す
るソースクロックに同期したタイミングで信号を出力す
るようにし、また、転送ステータス報告についても上記
ソースクロック信号線を利用して、ソースクロックに同
期したタイミングで報告するか、またはソース同期転送
によるデータ転送の一種として報告することができるよ
うにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ,ワークステーション,オフィスコンピュータ等の情
報処理装置に用いられるバスに関する。
【0002】
【従来の技術】従来情報処理装置用バスであって、アド
レスとデータとを多重化する方式であり、バストランザ
クションを各々独立に完結するアドレス転送フェーズ及
びデータ転送フェーズに分割して行なう、いわゆるスプ
リット転送の手段と、データ転送時に出力元が供給する
ソースクロックに同期したタイミングで転送を行う、い
わゆるソース同期転送の手段を有するバスとしては、例
えばアイ・イー・イー・イー、ドラフトスタンダード
P896.1R/D8.5:フューチャーバスプラス
ロジカル レイヤ スペシフィケーションズ(1991
年)第63頁から第104頁(IEEE Draft
Standard P896.1R/D8.5:Fut
urebus+ Logical Layer Spe
cifications、IEEE Computer
Society Press(1991)PP63−
104)に記載されているフューチャーバスプラスが知
られている。
【0003】
【発明が解決しようとする課題】近年CPUの性能とL
SIの集積度の飛躍的向上に伴い、情報処理装置用バス
においてはデータ転送速度の向上が大きな課題となって
いる。この課題に応えるための手法の一つに、データ転
送をデータ出力元が供給するクロック信号に同期したタ
イミングで行う、いわゆるソース同期転送がある。ソー
ス同期転送には転送中はハンドシェークが不要である、
クロック分配スキューが小さい等の利点がある。
【0004】上記従来技術はアドレスとデータとを多重
化する方式であり、アドレス転送及び転送ステータス報
告はハンドシェークによる非同期インタフェースで行
い、データ転送のみをソース同期転送で行えるようにな
っている。これは従来からある非同期バスインタフェー
スにソース同期転送の手法を追加したもので、バスに接
続するデバイスはアドレス転送及び転送ステータス報告
用の非同期インタフェースとデータ転送用のソース同期
インタフェースの両方を持つ必要があり、ハードウェア
量が大きくなるという問題がある。
【0005】本発明の目的は、データ転送のみでなくア
ドレス転送及び転送ステータス報告にもソース同期転送
の手法を導入し、バスに接続するデバイスのハードウェ
ア量を最小化すると共に、ソース同期転送に最適化した
バスを与えることにある。
【0006】
【課題を解決するための手段】本発明では上記の目的を
達成するため、バス線としてアドレス転送とデータ転送
に共通のソースクロック信号線を設け、アドレス,デー
タ及び転送ステータスの各々の出力元が同一の信号線に
出力するソースクロックに同期したタイミングで信号を
出力するようにした。
【0007】また、転送ステータス報告についても上記
ソースクロック信号線を利用して、ソースクロックに同
期したタイミングで報告するか、またはソース同期転送
によるデータ転送の一種として報告することができるよ
うにした。
【0008】
【作用】本発明によれば、アービトレーションを除く全
てのバス動作が、単一のソースクロック信号線上に出力
されるソースクロックに同期したタイミングで行われる
ので、バスに接続するデバイスはアドレス転送、データ
転送及び転送ステータス報告の全てに共通のソース同期
インタフェースのみを持てば良い。これにより、バスに
接続するデバイスのハードウェア量を最小化することが
できる。
【0009】またアドレス,データ及び転送ステータス
の全てが同一の信号線上に出力されるソースクロックに
同期するので、ソース同期転送に最適化したバスを構成
することができる。
【0010】
【実施例】以下本発明の一実施例を図1から図4によっ
て説明する。図1は本発明によるバスシステムの構成例
を示すシステム構成図、図2及び図3は本発明によるト
ランザクションのタイミング仕様の例を示すタイミング
チャート、図4は本発明によるバスのバスインタフェー
ス回路の例を示す回路構成図である。
【0011】図1において、11は本実施例のバスのア
ービトレーション制御を行うバスアービタ、12は本実
施例のバスに接続されるプロセッサ,メモリ,各種入出
力システム等の複数の接続デバイス、101(SCL
K)は接続デバイス12からソースクロックが出力され
るソースクロック信号線、102(A/D)はアドレス
信号とデータ信号が多重化して出力されるnビットのア
ドレス/データバス、103(CMD)は転送コマンド
信号及び転送ステータス信号が出力されるmビットのコ
マンドバス、104(BUSY)はバス使用中を示す信
号が出力されるビジー信号線、105は接続デバイス1
2からバスアービタ11への個別のバスリクエスト信号
が出力されるリクエスト線、106はバスアービタ11
から接続デバイス12への個別のバスグラント信号が出
力されるグラント線である。
【0012】図1は本発明によるバスシステムの構成例
を示すシステム構成図である。バスシステムは一般にプ
ロセッサ,メモリ,各種入出力システム等の複数の接続
デバイス12を共通バスによって接続することに構成さ
れる。本実施例では共通バス線として、ソースクロック
信号線101、アドレス/データ多重化バス102、コ
マンドバス103及びビジー信号線104を定義してい
る。これらの共通バス線のうち本発明の構成上の特徴と
なるのはソースクロック信号線101であり、他のバス
信号線について本実施例と異なる構成を採る、例えばア
ドレス/データ分離型バスについても、本発明は適用可
能である。
【0013】また本実施例ではアービトレーション制御
を行うバスアービタ11が、複数の接続デバイス12と
は独立に定義されており、接続デバイス12からバスア
ービタ11への個別のリクエスト線105と、バスアー
ビタ11から接続デバイス12への個別のグラント線1
06が定義されているが、バスアービタ11は複数の接
続デバイス12のうちの1つに内蔵されていてもよい。
【0014】図1において複数の接続デバイス12は、
バスの使用要求が生じた時に個別のリクエスト線105
にバスリクエスト信号を出力し、バスアービタ11はア
ービトレーション制御を行って、バスの使用権を与える
接続デバイスに対して、個別のグラント線106を用い
てバスグラント信号を出力する。バスグラント信号を受
けた接続デバイスは共通バス線を用いてアドレス・デー
タ等の転送であるトランザクションを行うことが出来
る。
【0015】以下図2及び図3のタイミングチャートを
用いて、本実施例におけるトランザクションの動作につ
いて説明する。(1)−(39)はタイミングチャート
上での特定時点を示している。
【0016】図2及び図3において、REQ#1−#3
及びACK#1−#3は各々図1におけるリクエスト線
105上の個別のバスリクエスト信号及びグラント線1
06上の個別のバスグラント信号であり、#1−#3は
複数の接続デバイス12の説明上の番号であり、バスリ
クエスト信号及びバスグラント信号は負極性で示されて
いる。また、SCLKはソースクロック信号線101上
に出力されるソースクロック信号、A/Dはアドレス/
データバス102上のアドレス/データ多重化信号、C
MDはコマンドバス103上のコマンド信号、BUSY
はビジー信号線104上に出力されるビジー信号であ
る。これらの信号はスリーステートまたはオープンコレ
クタ等によるマルチソース信号であり、本実施例ではス
リーステート信号として示されている。またSCLK及
びBUSYは負極性で示されており、さらに弱抵抗によ
りプルアップされているものとする。
【0017】本実施例のバスでは、mビットのコマンド
信号CMDの内容として、リード/ライト/ステータス
及びワード/ブロック等のトランザクションの種別と、
スプリット転送時の応答先を示すトランザクション番号
を定義する。これらの定義は従来知られているものと同
様のものである。
【0018】図2では、接続デバイス#1から接続デバ
イス#3に対するスプリット転送による4語のブロック
リードトランザクションと、接続デバイス#2から接続
デバイス#1に対するワードライトトランザクション、
及び独立した転送として行われる接続デバイス#1から
接続デバイス#2に対するステータス報告が例示されて
いる。
【0019】まず(1)で接続デバイス#1が接続デバ
イス#3に対するリードを行うためにREQ#1によっ
てバス使用権を要求し、アービトレーションの結果
(2)でACK#1によってバス使用権が与えられる。
バス使用権が与えられると接続デバイス#1は(3)で
REQ#1を立上げ、同時にSCLK,A/D,CMD
及びBUSYを出力してトランザクションを開始してい
る。この時A/Dには接続デバイス#3が応答すべきア
ドレスA1が出力され、CMDにはスプリット転送によ
る4語のブロックリード要求とトランザクション番号を
示すコマンドC1が出力される。本実施例のバスではト
ランザクションの全ての動作がソースクロック同期なの
で、(4)のSCLKの立上りで#1以外の全ての接続
デバイスがA/D及びCMDを取り込んでデコードす
る。この結果接続デバイス#3がリード要求を理解し、
応答の準備に入る。スプリット転送ではこの時点で一旦
トランザクションが終了するので、接続デバイス#1は
(5)でSCLK,A/D及びCMDの出力を止め、ま
たBUSYを立上げてから出力を止めてバスを放棄す
る。この場合、SCLK及びBUSYは弱抵抗によりプ
ルアップされているのでHighに保たれる。
【0020】バスアービタ11は、(5)でBUSYの
立上がりによってバスが放棄されたことを検知し、アー
ビトレーションを行う。この結果REQ#2が受付けら
れ、(6)でACK#1が立上げられ、同時にACK#
2が立下げられて接続デバイス#2にバス使用権が与え
られる。バス使用権を得た接続デバイス#2は、(7)
でREQ#2を立上げ、同時にSCLK,A/D,CM
D及びBUSYを出力してトランザクションを開始して
いる。この時A/Dには接続デバイス#1が応答すべき
アドレスA2が出力され、CMDにはワードライト要
求、転送ステータス報告要求とトランザクション番号を
示すコマンドC2が出力される。(8)のSCLKの立
上りで#2以外の全ての接続デバイスがA/D及びCM
Dを取り込んでデコードし、接続デバイス#1がライト
要求を理解する。接続デバイス#2はワードライトトラ
ンザクションを行っているので引き続いてバスを使用
し、SCLKを立下げ、A/Dの出力をライトデータD
2に切り替え、(9)でSCLKを再び立上げる。この
時ライト要求を理解した接続デバイス#1のみがライト
データD2を取り込み、他の接続デバイスは取り込まな
いか、あるいは受け捨てる。ワードライト転送ではこの
時点でトランザクションが終了するので、接続デバイス
#2は(10)でSCLK,A/D及びCMDの出力を
止め、またBUSYを立上げてから出力を止めてバスを
放棄する。バスアービタ11はBUSYの立上がりによ
ってアービトレーションを行うが、この時点ではバスリ
クエストがないので、(11)ではACK#2が立上げ
られバスはアイドル状態になる。
【0021】(11)の時点で接続デバイス#3は接続
デバイス#1からのリード要求への応答の準備を終え、
REQ#3によってバス使用権を要求している。バスが
アイドル状態なのでバスアービタ11は常にアービトレ
ーションを行い、その結果(12)でACK#3が立下
げられて接続デバイス#3にバス使用権が与えられる。
バス使用権を得た接続デバイス#3は、(13)でRE
Q#3を立上げ、同時にSCLK,A/D,CMD及び
BUSYを出力してトランザクションを開始している。
この時A/Dには接続デバイス#1への応答データの先
頭語D30が出力され、CMDにはスプリットリード応
答とトランザクション番号を示すコマンドC3が出力さ
れる。ここでトランザクション番号は接続デバイス#1
がコマンドC1で出力したものと同じであり、スプリッ
ト転送時の応答先を示すものになっている。(14)の
SCLKの立上りで#3以外の全ての接続デバイスがA
/D及びCMDを取り込んでデコードし、接続デバイス
#1がスプリットリード転送の応答であることを理解す
る。接続デバイス#1は(14)−(17)で、接続デ
バイス#3が出力するデータD30−D33を要求した
4語のブロックリードデータとして取り込み、他の接続
デバイスは取り込まないか、あるいは受け捨てる。この
時点でトランザクションが終了するので、接続デバイス
#3は(18)でSCLK,A/D及びCMDの出力を
止め、またBUSYを立上げてから出力を止めてバスを
放棄する。
【0022】バスアービタ11はBUSYの立上がりに
よってアービトレーションを行う。この結果REQ#1
が受付けられ、(19)でACK#3が立上げられ、同
時にACK#1が立下げられて接続デバイス#1にバス
使用権が与えられる。接続デバイス#1は接続デバイス
#2への転送ステータス報告を行うために、(12)の
時点からバス使用権を要求していたものである。
【0023】バス使用権を得た接続デバイス#1は、
(20)でREQ#1を立上げ、同時にSCLK,A/
D,CMD及びBUSYを出力してトランザクションを
開始している。この時A/Dには接続デバイス#2への
転送ステータスデータD4が出力され、CMDには転送
ステータス報告とトランザクション番号を示すコマンド
C4が出力される。ここでトランザクション番号は接続
デバイス#2がコマンドC2で出力したものと同じであ
り、転送ステータスの報告先を示すものになっている。
(21)のSCLKの立上りで#1以外の全ての接続デ
バイスがA/D及びCMDを取り込んでデコードし、接
続デバイス#2がワードライト転送に対する転送ステー
タス報告であることを理解する。接続デバイス#2は
(21)で、接続デバイス#1が出力する転送ステータ
スデータD4を取り込み、他の接続デバイスは取り込ま
ないか、あるいは受け捨てる。この時点でトランザクシ
ョンが終了するので、接続デバイス#1は(22)でS
CLK,A/D及びCMDの出力を止め、またBUSY
を立上げてから出力を止めてバスを放棄する。バスアー
ビタ11はBUSYの立上がりによってアービトレーシ
ョンを行うが、この時点ではバスリクエストがないの
で、(23)ではACK#1が立上げられバスはアイド
ル状態になる。
【0024】図3では、接続デバイス#1によるステー
タス報告付きのワードライトトランザクションが例示さ
れている。まず(31)で接続デバイス#1がREQ#
1によってバス使用権を要求し、アービトレーションの
結果(32)でACK#1によってバス使用権が与えら
れる。バス使用権が与えられると接続デバイス#1は
(33)でREQ#1を立上げ、同時にSCLK,A/
D,CMD及びBUSYを出力してトランザクションを
開始している。この時A/DにはアドレスA5が出力さ
れ、CMDにはステータス報告付きのワードライト要求
とトランザクション番号を示すコマンドC5が出力され
る。(34)のSCLKの立上りで#1以外の全ての接
続デバイスがA/D及びCMDを取り込んでデコード
し、アドレスA5で指示された接続デバイスが転送ステ
ータス付きのワードライト転送であることを理解する。
接続デバイス#1はワードライトトランザクションを行
っているので引き続いてバスを使用し、SCLKを立下
げ、A/Dの出力をライトデータD5に切り替え、(3
5)でSCLKを再び立上げる。この時ライト要求を理
解した接続デバイスのみがライトデータD5を取り込
み、他の接続デバイスは取り込まないか、あるいは受け
捨てる。ステータス報告付きのワードライトトランザク
ションなので接続デバイス#1はSCLK,A/D及び
CMDの出力を止め、BUSYのみを出力したまま転送
ステータス報告を待つ。ライトデータD5を取り込んだ
接続デバイスは転送ステータス報告の準備が出来次第S
CLK,A/D及びCMDを出力して転送ステータス報
告を行う。この時A/Dには接続デバイス#1への転送
ステータスデータD6が出力され、CMDには転送ステ
ータス報告とトランザクション番号を示すコマンドC6
が出力される。ここでトランザクション番号は接続デバ
イス#1がコマンドC5で出力したものと同じであり、
転送ステータスの報告先を示すものになっている。(3
7)のSCLKの立上りで接続デバイス#1は転送ステ
ータスデータD4を取り込み、他の接続デバイスは取り
込まないか、あるいは受け捨てる。この時点でトランザ
クションが終了するので、転送ステータス報告を行った
接続デバイスは(38)でSCLK,A/D及びCMD
の出力を止め、また接続デバイス#1はBUSYを立上
げてから出力を止めてバスを放棄する。バスアービタ1
1はBUSYの立上がりによってアービトレーションを
行うが、この時点ではバスリクエストがないので、(3
9)ではACK#1が立上げられバスはアイドル状態に
なる。この転送では接続デバイス#1はライトデータ転
送の直後に転送ステータス報告を受け取れることが保証
されており、これによりバスロッキング等の動作を行う
ことが出来る。
【0025】図4に、接続デバイス12中のバスインタ
フェース回路の例を示す。本発明によるバスにおいて、
接続デバイス12のバスインタフェース回路を除いた部
分及びのバスアービタ11の回路構成は従来知られてい
るものと同様のものである。
【0026】図4において41は信号出力ドライバ、4
2は信号入力ドライバ、43はスリーステート信号出力
ドライバ、44はエッジトリガフリップフロップ、45
はアービトレーションユニット、46はバス出力ユニッ
ト、47はバス入力ユニットである。アービトレーショ
ンユニット45,バス出力ユニット46及びバス入力ユ
ニット47は接続デバイス12のバスインタフェース回
路を除いた部分を示しており、従来知られているものと
同様のものである。
【0027】アービトレーションユニット45は、バス
出力ユニット46からバスの使用要求を受けた時に個別
のリクエスト線105にバスリクエスト信号を出力し、
バスアービタ11から個別のグラント線106を通じて
バスグラント信号を受け取る。また、バスグラント信号
を受けてバス使用権を得たらバス出力ユニット46に通
知し、ビジー信号線104上にビジー信号BUSYを出
力する。バス出力ユニット46からトランザクションの
終了を通知されたら、BUSYを立上げてから出力を止
めてバスを放棄する。これらのアービトレーションユニ
ットの動作は、従来知られているものと同様のものであ
る。
【0028】バス出力ユニット46は接続デバイス12
においてバスの使用要求が生じた時、これをアービトレ
ーションユニット45に通知し、同時に出力するアドレ
ス,データ,コマンドを接続デバイス12の内部動作ク
ロックに同期させて準備する。次に、アービトレーショ
ンユニット45からバス使用権を得たという通知を受け
たら、信号線401によりSCLK,A/D及びCMD
を出力してトランザクションを発生する。この時SCL
Kには接続デバイス12の内部動作クロックが出力さ
れ、これによりA/D及びCMDがSCLKに同期す
る。CMDの出力値はバス入力ユニット46に通知され
る。トランザクションが終了したら、トランザクション
の終了をアービトレーションユニット45に通知しSC
LK,A/D及びCMDの出力を止める。これらのバス
出力ユニットの動作は、SCLKの出力を除いて従来知
られているものと同様のものである。SCLKについて
は上述のように、接続デバイス12の内部動作クロック
を出力すればよい。
【0029】エッジトリガフリップフロップ44はSC
LKの立上りによってA/D及びCMDをラッチする。
ラッチされたA/D及びCMDはバス入力ユニット46
に取り込まれ、デコードされ、その結果に基づいて内部
処理が行われる。デコードにおいてはバス出力ユニット
45から通知されたCMDの出力値が参照され、これに
よりスプリット転送の応答及び転送ステータス報告の理
解が行われる。また内部処理の結果、スプリット転送の
応答及び転送ステータス報告を行うことが必要な場合
は、CMDの値が出力準備のためバス出力ユニット46
に通知される。これらのバス入力ユニットの動作は、エ
ッジトリガフリップフロップ44の動作を除いて、従来
知られているものと同様のものである。エッジトリガフ
リップフロップ44の動作により、A/D及びCMD
は、バス入力ユニット46の内部動作クロックに無関係
に、外部から入力されるSCLKに同期してバス入力ユ
ニット46に取り込まれる。
【0030】以上のように本実施例ではバス上で、デー
タ転送のみでなくアドレス転送及び転送ステータス報告
もソース同期転送で行うことができる。また本実施例で
は、バス接続デバイスのバスインタフェース回路として
ソース同期インタフェース回路のみを持てばよいことが
わかる。
【0031】
【発明の効果】本発明によれば、データ転送のみでなく
アドレス転送及び転送ステータス報告もソース同期転送
で行うことができ、バスに接続するデバイスのハードウ
ェア量を最小化してソース同期転送に最適化したバスを
与えることができる。
【図面の簡単な説明】
【図1】本発明によるバスシステムの構成例を示すシス
テム構成図である。
【図2】本発明によるトランザクションのタイミング仕
様の例を示すタイミングチャートである。
【図3】本発明によるステータス報告付きトランザクシ
ョンのタイミング仕様の例を示すタイミングチャートで
ある。
【図4】本発明によるバスのバスインタフェース回路の
例を示す回路構成図である。
【符号の説明】
101…ソースクロック信号線、102…アドレス/デ
ータ多重化バス、103…コマンドバス、104…ビジ
ー信号線、11…バスアービタ、12…バス接続デバイ
ス、45…アービトレーションユニット、46…バス出
力ユニット、47…バス入力ユニット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩月 和子 横浜市戸塚区吉田町292番地株式会社日立 製作所マイクロエレクトロニクス機器開発 研究所内 (72)発明者 篠崎 雅継 神奈川県 海老名市 下今泉810番地株式 会社日立製作所オフィスシステム設計開発 センタ内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】情報処理装置用バスであって、アドレス及
    びデータが、各々の出力元が同一の信号線にアドレス及
    びデータ各々の出力時に出力するクロック信号に同期し
    たタイミングで出力されることを特徴とする情報処理装
    置用バス。
  2. 【請求項2】アドレス・データ多重化方式のバスで、リ
    ード転送をアドレス転送とデータ転送に分割するスプリ
    ット転送方式によって行なう手段を有することを特徴と
    する請求項1の情報処理装置用バス。
  3. 【請求項3】アドレス転送及びデータ転送に対する転送
    ステータス報告を、独立した転送として行なう手段を有
    することを特徴とする請求項1または2の情報処理装置
    用バス。
  4. 【請求項4】アドレス転送及びデータ転送に対する転送
    ステータス報告を、アドレス及びデータの出力時に出力
    されるクロックと同一の信号線に転送ステータス報告元
    が出力するクロック信号に、同期したタイミングで行う
    手段を有することを特徴とする請求項1または2の情報
    処理装置用バス。
  5. 【請求項5】請求項1,2,3または4のバスを単数ま
    たは複数有することを特徴とする情報処理装置。
JP813393A 1993-01-21 1993-01-21 情報処理装置用バス Pending JPH06214950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP813393A JPH06214950A (ja) 1993-01-21 1993-01-21 情報処理装置用バス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP813393A JPH06214950A (ja) 1993-01-21 1993-01-21 情報処理装置用バス

Publications (1)

Publication Number Publication Date
JPH06214950A true JPH06214950A (ja) 1994-08-05

Family

ID=11684796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP813393A Pending JPH06214950A (ja) 1993-01-21 1993-01-21 情報処理装置用バス

Country Status (1)

Country Link
JP (1) JPH06214950A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096724A (ja) * 1995-06-23 1997-01-10 Nec Corp データ転送方式
US6810454B2 (en) 1998-09-04 2004-10-26 Renesas Technology Corp. Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system
JP2009509226A (ja) * 2005-09-21 2009-03-05 エヌエックスピー ビー ヴィ バス回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096724A (ja) * 1995-06-23 1997-01-10 Nec Corp データ転送方式
US6810454B2 (en) 1998-09-04 2004-10-26 Renesas Technology Corp. Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system
JP2009509226A (ja) * 2005-09-21 2009-03-05 エヌエックスピー ビー ヴィ バス回路

Similar Documents

Publication Publication Date Title
US6108738A (en) Multi-master PCI bus system within a single integrated circuit
EP1021756B1 (en) Direct memory access (dma) transactions on a low pin count bus
US6449677B1 (en) Method and apparatus for multiplexing and demultiplexing addresses of registered peripheral interconnect apparatus
US5507002A (en) Peripheral component interconnect special cycle protocol using soft message IDS
US6598104B1 (en) Smart retry system that reduces wasted bus transactions associated with master retries
WO2005078594A1 (en) Scalable bus structure
EP1476817B1 (en) Hublink read return streaming
JPH09160866A (ja) バス・インタフェース論理システム及び同期方法
US6748505B1 (en) Efficient system bus architecture for memory and register transfers
JPH06214950A (ja) 情報処理装置用バス
JPS6290742A (ja) 中央処理装置の性能を向上させる方法および装置
JP3698324B2 (ja) 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション
JPH08314854A (ja) データ転送システムおよびこれに関連する装置
JP4928683B2 (ja) データ処理装置
JPH09153009A (ja) 階層構成バスのアービトレーション方法
WO1995020193A1 (en) Improved bus protocol using separate clocks for arbitration and data transfer
JPH07182274A (ja) 情報処理装置用バス
JP2000347989A (ja) データ転送方式
JPH08180027A (ja) 調停回路
JP3460640B2 (ja) バス変換装置
JPH0895899A (ja) Dma転送制御装置
JP2713204B2 (ja) 情報処理システム
WO2003014948A1 (en) System architecture of a high bit rate switch module between functional units in a system on a chip
JPH05204841A (ja) 情報処理装置用バス
TW521184B (en) Multi-delay read transaction apparatus and its operation method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Effective date: 20040308

Free format text: JAPANESE INTERMEDIATE CODE: A7422