CN106559160A - 具有传播延迟校准功能的时钟接口 - Google Patents

具有传播延迟校准功能的时钟接口 Download PDF

Info

Publication number
CN106559160A
CN106559160A CN201510642268.XA CN201510642268A CN106559160A CN 106559160 A CN106559160 A CN 106559160A CN 201510642268 A CN201510642268 A CN 201510642268A CN 106559160 A CN106559160 A CN 106559160A
Authority
CN
China
Prior art keywords
1pps
propagation delay
transceiver
switch
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510642268.XA
Other languages
English (en)
Inventor
朱浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Optical Networks Israel Ltd
Original Assignee
Alcatel Optical Networks Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Optical Networks Israel Ltd filed Critical Alcatel Optical Networks Israel Ltd
Priority to CN201510642268.XA priority Critical patent/CN106559160A/zh
Priority to US15/265,037 priority patent/US20170093512A1/en
Publication of CN106559160A publication Critical patent/CN106559160A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H04B3/462—Testing group delay or phase shift, e.g. timing jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Electric Clocks (AREA)

Abstract

本发明提供了一种具有传播延迟校准功能的时钟接口，包括：电流隔离的收发机，其用于接收来自上游定时主时钟设备的1PPS输入信号并且向下游定时从时钟设备输出1PPS输出信号；传播延迟测量单元，其用于接收来自收发机的1PPS输入信号，并且在传播延迟测量周期期间，测量1PPS输入信号和1PPS输出信号之间的传播延迟；以及本地PTP引擎，其用于接收来自收发机的1PPS输入信号，并且利用传播延迟测量单元所测量的传播延迟对1PPS输入信号进行补偿，并输出补偿后的1PPS输出信号，其中，当在传播延迟测量周期开始之后，在时钟接口内，依次执行：将本地PTP引擎的1PPS输入端上拉为高电平，并且通过三级开关操作将时钟接口的机框部分和数字部分进行电流隔离。

Description

具有传播延迟校准功能的时钟接口
技术领域
本发明概括而言涉及通信传输领域，更具体而言，涉及一种具有传播延迟校准功能的时钟接口。
背景技术
国际电信联盟标准化组织(ITU-T)中的精确时间协议(PrecisionTime Protocol，PTP)项目的标准化一直处于演进过程中，并在2014年5月发布了G.8273.2的第一版，其规范了PTP相位和时间同步的性能。因此，许多电信运营商(如法国电信)都要求PTP性能满足G.8273.2规范。在G.8273.2中，恒定相位/时间误差在类别A中被指定为在+/-50纳秒(ns)内，在类别B中被指定为+/-20ns。某些设备中的秒脉冲(1 Pulse Per Second，1PPS)接口的现有实现使用电流隔离(galvanic isolated)的RS-422收发机，该类收发机沿发射机方向的典型固有传播延迟是大约60ns，沿接收机方向的典型固有传播延迟是大约90ns。并且，该固有传播延迟对不同芯片以及在不同温度下也各不相同。如果没有有效的传播延迟校准方法，现有的PTP实施不可能以电流隔离方式实现哪怕类型A的恒定相位/时间误差要求。因此，以电流隔离方式实现有效的传播延迟校准可能面临以下三个方面的技术问题：
1.信号和电源被电流隔离的RS-422收发机分为数字和机框部分，而校准电路通常工作在数字部分。工作在数字部分和机框部分的电路在测试/校准期间如何相互协作并且在正常操作期间(即不在测量/校准期间)如何彼此隔离？
2.为了测量/校准接收机方向的传播延迟，本地PTP引擎会暂时收不到来自上游定时主时钟设备的1PPS输入。为了测量/校准发射机方向的传播延迟，下游定时从时钟设备可能暂时收不到来自本地PTP引擎的1PPS输入。测量/校准对于本地PTP引擎的1PPS输入(来自上游定时主时钟设备)或输出(到下游定时从时钟设备)是否能是定时无中断的以使得其能够用在任何时间任何应用？
3. 1PPS信号每秒一个脉冲。当前的测量/校准每秒执行一次传播延迟测量并等待几秒来对结果进行平均，因此存在着如何加快测量/校准的问题。
发明内容
针对上述问题中的至少一个，本发明提供了一种具有传播延迟校准功能的时钟接口。
根据本发明的一个方面，一种具有传播延迟校准功能的时钟接口，包括：电流隔离的收发机，其用于接收来自上游定时主时钟设备的1PPS输入信号并且向下游定时从时钟设备输出1PPS输出信号；传播延迟测量单元，其用于接收来自所述收发机的1PPS输入信号，并且在传播延迟测量周期期间，测量所述1PPS输入信号和/或所述1PPS输出信号的传播延迟；以及本地PTP引擎，其用于接收来自所述收发机的1PPS输入信号，并且利用所述传播延迟测量单元所测量的传播延迟对所述1PPS输入信号进行补偿，并输出补偿后的1PPS输出信号，其中，当在所述传播延迟测量周期开始之后，在所述时钟接口内，依次执行：将所述本地PTP引擎的1PPS输入端上拉为高电平，将所述收发机的1PPS输入端和1PPS输出端分别与所述上游定时主时钟设备和所述下游定时从时钟设备断开，将所述收发机的机框侧地与机框地断开并连接到所述时钟接口内部的数字地，并且将所述收发机的1PPS输入端和1PPS输出端分别连接到所述传播延迟测量单元。
通过这种方式，以三级开关的形式保证了时钟接口的机框部分和数字部分的电流隔离，并且保证了传播延迟测量和校准期间的定时无中断。
根据一种优选实现，该时钟接口还包括：欺骗电路，其包括第一缓冲器、第二缓冲器和钳位电阻，其中所述第一缓冲器用于缓存来自所述收发机的1PPS输入信号并将其传送给所述传播延迟测量单元，所述第二缓冲器用于缓存来自所述收发机的1PPS输入信号并将其传送给所述本地PTP引擎，并且所述钳位电阻位于所述第二缓冲器和所述本地PTP引擎的1PPS输入端之间，用于在所述传播延迟测量期间，将所述本地PTP引擎的1PPS输入端上拉为高电平。
根据一种优选实现，所述第一缓冲器和所述第二缓冲器是相同的缓冲器。
根据一种优选实现，该时钟接口还包括：加速时钟发生器，用于在所述传播延迟测量周期期间产生比1PPS信号的频率更高的时钟信号，所述时钟信号或者所述本地PTP引擎输出的1PPS输出信号被选择并输入所述传播延迟测量单元。
根据一种优选实现，所述下游定时从时钟设备具有输入开路保护特征。
根据一种优选实现，所述下游定时从时钟设备不具有输入开路保护特征，所述时钟接口还包括：并联电路，用于在所述传播延迟测量周期的前期，在所述收发机的机框侧地与所述机框地断开并且所述收发机的1PPS输入端和1PPS输出端分别连接到所述传播延迟测量单元之前，将所述收发机的1PPS输出信号上拉为高电平。
此外，所述并联电路还用于在所述传播延迟测量周期的后期，在所述收发机的机框侧地与所述机框地连接并且所述收发机的1PPS输入端和1PPS输出端分别与所述传播延迟测量单元断开之前，将所述收发机的1PPS输出信号下拉为低电平。
根据一种优选实现，该时钟接口还包括：开关组，其包括第一开关、第二开关、第三开关、第四开关以及第五开关，其中，所述第一开关的固定端与所述收发机的1PPS输入端相连，所述第一开关的第一转换端与所述上游定时主时钟设备相连，所述第一开关的第二转换端与所述第三开关的固定端相连，所述第二开关的固定端与所述收发机的1PPS输出端相连，所述第二开关的第一转换端与所述下游定时从时钟设备相连，所述第二开关的第二转换端与所述第四开关的第一转换端相连，所述第三开关的固定端与所述第一开关的第二转换端相连，所述第三开关的第一转换端浮动，所述第三开关的第二转换端与所述本地PTP引擎的1PPS输出端相连，所述第四开关的固定端与所述传播延迟测量单元相连，所述第四开关的第一转换端与所述第二开关的第二转换端相连，所述第四开关的第二转换端浮动，所述第五开关的固定端与所述收发机的机框侧地相连，所述第五开关的第一转换端与机框地相连，所述第五开关的第二转换端与数字地相连。
根据一种优选实现，所述收发机是RS-422收发机。
附图说明
通过以下参考下列附图所给出的本发明的具体实施方式的描述之后，将更好地理解本发明，并且本发明的其他目的、细节、特点和优点将变得更加显而易见。在附图中：
图1示出了一种使用非隔离的RS-422收发机的具有固有传播延迟校准功能的时钟接口的示意图；
图2示出了根据本发明的优选实施方式的具有固有传播延迟校准功能的时钟接口的示意图；
图3示出了根据本发明的具有传播延迟校准功能的时钟接口执行传播延迟测量和校准操作的示意性时序图；
图4示出了根据本发明的具有传播延迟校准功能的时钟接口执行传播延迟测量和校准之后并执行另一轮延迟测量和校准的示意性时序图。
可以理解，在本说明书中，相同或相似的标号指示相同或相似的元素。
具体实施方式
下面将参照附图更详细地描述本发明的优选实施方式。虽然附图中显示了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本发明更加透彻和完整，并且能够将本发明的范围完整的传达给本领域的技术人员。
图1示出了一种使用非隔离的RS-422收发机的具有固有传播延迟校准功能的时钟接口100的示意图。如图1中所示，时钟接口100包括非隔离的RS-422收发机110(其包括接收机1101和发射机1102)、本地PTP引擎120、传播延迟测量单元130、输入和输出接口转换器1701和1702以及输入屏蔽连接器1801和输出屏蔽连接器1802。
在时钟接口100中，传播延迟测量单元130每秒钟测量一次发射机1102和接收机1101处的1PPS信号的延迟(假设由接口转换器1701和1702引入的延迟相对于由RS-422收发机110引入的延迟来说可以忽略不计)。重复若干次相同的测量，在本地PTP引擎120中对RS-422收发机110的平均传播延迟进行补偿之后，可以满足G.8273.2规定的恒定频率/时间误差。
图1中所示的这种方案通过利用某些机械设计将机框地和数字地相连，使用非隔离的RS-422收发机而不是电流隔离的收发机。这简化了接口电路设计，但是在某些复杂的电磁环境中，必须使用电流隔离的时钟接口。
此外，为了测量/校准接收机方向的传播延迟，本地PTP引擎120会暂时收不到来自上游定时主时钟设备的1PPS输入信号。虽然本地PTP引擎120可以进入PTP时间保持状态，但是严格来说，由于本地PTP引擎120的相位/时间与上游定时主时钟设备有所偏移，所以传播延迟测量并不是定时无损的。并且在测量期间，来自上游定时主时钟设备的输入1PPS信号的丢失将产生相关的软件告警，除非使用软件阻止这种告警。
传播延迟测量的持续时间相对较长。由于传播延迟测量单元每秒钟只可以得到一个结果，因此它需要花费几秒钟才能得到平均结果。这使得本地PTP引擎120与上游定时主时钟设备的相位/时间偏移更大。
本发明提供了一种具有传播延迟校准功能的时钟接口。由于使用了电流隔离的收发机，这种时钟接口更加适合于复杂的电磁环境。本发明的时钟接口通过三级开关方式保证了操作期间的电流隔离。此外，根据本发明的一些方面的时钟接口提供了定时无中断的传播延迟测量和校准功能。此外，根据本发明的另一些方面的时钟接口实现了更加快速的传播延迟测量和校准。
图2示出了根据本发明的优选实施方式的具有固有传播延迟校准功能的时钟接口200的示意图。
如图2中所示，时钟接口200包括电流隔离的收发机210，其用于接收来自上游定时主时钟设备的1PPS输入信号以及向下游定时从时钟设备输出1PPS输出信号。
在一种实现中，收发机210可以是电流隔离的RS-422收发机。
时钟接口200还包括本地PTP引擎220，其用于接收来自收发机210的1PPS输入信号，和传播延迟测量单元230，其用于接收来自收发机210的1PPS输入信号，并且在传播延迟测量周期期间，测量1PPS输入信号和/或1PPS输出信号的传播延迟。
根据实际情况，传播延迟测量单元230可以仅测量1PPS输入信号的传播延迟，可以仅测量1PPS输出信号的传播延迟和/或测量这二者的传播延迟。
传播延迟测量单元230所测量的传播延迟还被输入给本地PTP引擎220，用于对本地PTP引擎220接收的1PPS输入信号进行补偿，并输出经过补偿的1PPS输出信号。
时钟接口200的特征在于，当在传播延迟测量周期开始之后，依次执行：将本地PTP引擎220的1PPS输入端(1PPS_IN)上拉为高电平，将收发机210的1PPS输入端和1PPS输出端分别与上游定时主时钟设备和下游定时从时钟设备断开，将收发机210的机框侧地与机框地断开并连接到时钟接口200内部的数字地，并且将收发机210的1PPS输入端和1PPS输出端分别连接到传播延迟测量单元230。并且，当在传播延迟测量周期结束之前，在时钟接口200内，依次执行：将本地PTP引擎220的1PPS输入端下拉为低电平，将收发机210的1PPS输入端和1PPS输出端分别与传播延迟测量单元230断开，将收发机210的机框侧地与机框地连接并与时钟接口200内部的数字地断开，并且将收发机210的1PPS输入端和1PPS输出端分别连接到上游定时主时钟设备和下游定时从时钟设备。
由于任何两个开关并不能保证在完全相同的时间切换，因此通过三级开关的有序切换来实现收发机210的机框侧地和机框地的断开以及1PPS输入和输出与外部断开并连接到时钟接口200内部的测量电路。并且在延迟测量周期的后期，可以通过对相同的三级开关按照相反顺序执行有序切换来实现收发机210的机框侧地和机框地的连接以及1PPS输入和输出与外部连接和与时钟接口200内部的测量电路的断开。通过在传播延迟测量周期期间将本地PTP引擎220的1PPS输入端上拉为高电平或者下拉为低电平并且以上述三级开关的形式执行时钟接口的机框部分和数字部分的电隔离，不仅保证了时钟接口200正常操作和传播延迟测量和校准期间的电流隔离，而且保证了传播延迟测量和校准期间的定时无中断。
在一种实现中，上述三级开关由开关组250实现，开关组250包括第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4以及第五开关SW5。
如图2中所示，第一开关SW1的固定端1与收发机210的1PPS输入端相连，第一开关SW1的第一转换端2与上游定时主时钟设备相连，第一开关SW1的第二转换端3与第三开关SW3的固定端1相连，第二开关SW2的固定端1与收发机210的1PPS输出端相连，第二开关SW2的第一转换端2与下游定时从时钟设备相连，第二开关SW2的第二转换端3与第四开关SW4的第一转换端2相连，第三开关SW3的固定端1与第一开关SW1的第二转换端3相连，第三开关SW3的第一转换端2浮动，第三开关SW3的第二转换端3与本地PTP引擎220的1PPS输出端(1PPS_OUT)相连，第四开关SW4的固定端1与传播延迟测量单元230相连，第四开关SW4的第一转换端2与第二开关SW2的第二转换端3相连，第四开关SW4的第二转换端3浮动，第五开关SW5的固定端1与收发机210的机框侧地相连，第五开关SW5的第一转换端2与机框地相连，第五开关SW5的第二转换端3与数字地相连。
在传播延迟测量周期期间，第一和第二开关SW1和SW2同时操作，以将收发机210的1PPS输入端和1PPS输出端分别与上游定时主时钟设备和下游定时从时钟设备断开，接着第五开关SW5将收发机210的机框侧地与机框地断开并连接到时钟接口200内部的数字地，最后第三和第四开关SW3和SW4同时操作，以将收发机210的1PPS输入端和1PPS输出端分别连接到传播延迟测量单元230。
本领域技术人员可以理解，开关组240的上述组成和连接关系只是实现电流隔离的三级开关形式的一种示例性形式，开关组240还可以包括更多或更少开关，或者可以利用与图中所示的开关SW1-SW5不同类型的开关或者实现这些开关之间的不同连接关系。
例如，虽然图2中将开关SW1-SW4显示为使用双通道开关来实现，但是本领域技术人员可以理解，开关SW1-SW4中的一个或多个可以使用两个单通道开关来组合实现。
进一步的，根据本发明的一些方面，时钟接口200还可以包括欺骗电路240，其包括第一缓冲器2401、第二缓冲器2402和钳位电阻2403。第一缓冲器2401用于缓存来自收发机210的1PPS输入信号并将其传送给传播延迟测量单元230，第二缓冲器2402用于缓存来自收发机210的1PPS输入信号并将其传送给本地PTP引擎220，钳位电阻2403位于第二缓冲器2402和本地PTP引擎220的1PPS输入端之间，用于在传播延迟测量期间，将本地PTP引擎220的1PPS输入端上拉为高电平。
在一种实现中，第一缓冲器2401和第二缓冲器2402是相同的缓冲器，从而它们引入的传播延迟相同，这便于传播延迟测量单元230中的测量操作和本地PTP引擎220中的校准操作保持定时一致。然而，本领域技术人员可以理解，本发明并不局限于此，第一缓冲器2401和第二缓冲器2402也可以是不同的缓冲器，只要这二者引入的传播延迟是确定的即可。
进一步的，根据本发明的一些方面，时钟接口200还可以包括加速时钟发生器260，用于在传播延迟测量周期期间产生比1PPS信号的频率更高的时钟信号，该时钟信号或者本地PTP引擎220输出的1PPS输出信号被选择(例如被传播延迟测量单元230的控制信号CNT_EN选择)并输入传播延迟测量单元230。
通过利用加速时钟发生器260产生加速的时钟信号，能够在一个传播延迟测量周期内执行多次测量，并对测量结果求平均以得到平均延迟。与现有技术中每秒测量一次，需要若干秒钟才能执行校准相比，这显然提高了传播延迟测量和校准操作的速度。
此外，在一些实现中，下游定时从时钟设备具有输入开路保护特征。输入开路保护特征是指当下游定时从时钟设备的接收机输入为开时，其接收机输出为高电平。
在这种情况下，在电流隔离的收发机210的机框侧地与机框地断开以及1PPS输入端和输出端与外部断开并连接到内部测量电路之前，收发机210的1PPS输出信号由于收发机210的输入开路保护特征而被固定为高电平。从而，在传播延迟测量完成之后，在电流隔离的收发机210的机框侧地连接回机框地并且1PPS输入端和输出端与内部传播延迟测量单元断开并且连接回外部之后，并且在1PPS输入和输出信号的相应的下降沿之前，本地PTP引擎220和下游定时从时钟设备不会注意到它们输入的变化。因此对于本地PTP引擎220和下游定时从时钟设备，测量期间不会有定时中断也不会有1PPS信号丢失的相关告警。
在另一些实现中，下游定时从时钟设备不具有输入开路保护特征。在这种情况下，时钟接口200还包括如图2中左下方虚线方块内所示的并联电路290。
并联电路290用于在传播延迟测量周期期间，在收发机210的机框侧地与机框地断开并且收发机210的1PPS输入端和1PPS输出端分别连接到传播延迟测量单元230之前，将收发机210的1PPS输出信号上拉为高电平。
如图2中所示，并联电路290包括第二发射机2901，用于在控制信号OUTPUT_CTL和OUTPUT_EN的控制下将收发机210的1PPS信号输出端锁定到高电平或低电平。
这里，第二发射机2901可以是电流隔离的也可以是非隔离的RS-422发射机。
此外，如图2中所示，时钟接口200还包括接口转换器270(包括输入接口转换器2701和输出接口转换器2702)，用于将输入的模拟电平(如TTL电平或CMOS电平或LVDS电平等)转换为收发机210适用的电平以输入收发机210，或者将收发机210适用的电平转换为输出的模拟电平，以输出到外部。
此外，虽然图2中并未具体示出，时钟接口200内或者时钟接口200外还应当包括控制逻辑，用于产生用于对时钟接口200的各个部分进行控制的控制信号，如CTRL1、CTRL2、CTRL3、INPUT_DIS、INPUT_CTL、CNT_CLR、CNT_EN、OUTPUT_CTL、OUTPUT_EN等，如下面所详述的。
本领域技术人员可以理解，虽然本文中以秒脉冲1PPS为例进行了描述，但是本发明的构思可以等同地适用于具有其他周期的脉冲信号或者已有的或将来出现的1PPS信号的各种等同形式或演进。
图3示出了根据本发明的具有传播延迟校准功能的时钟接口200执行传播延迟测量和校准操作的示意性时序图。下面结合图3更具体地描述图2中的时钟接口200的传播延迟测量和校准操作。
为了辅助说明，描绘了时钟接口200中的测试点TP1-TP7处以及各个控制信号的信号波形。
其中，测试点TP1指示收发机210的1PPS输入信号的波形，测试点TP2指示来自收发机210的1PPS输入信号经过第一缓冲器2401之后输入到传播延迟测量单元230的信号波形，测试点TP3指示来自收发机210的1PPS输入信号经过第二缓冲器2402和钳位电阻2403之后输入到本地PTP引擎220的信号波形，测试点TP4指示从本地PTP引擎220的1PPS信号输出端输出的信号波形，测试点TP5指示加速时钟发生器260产生的加速时钟信号的示例性波形，测试点TP6指示测试点TP4和测试点TP5的信号选择之后的波形，测试点TP7指示收发机210的1PPS输出信号的波形。
此外，控制信号CTRL1用于同时控制第一开关SW1和第二开关SW2，控制信号CTRL2用于控制第五开关SW5，控制信号CTRL3用于同时控制第三开关SW3和第四开关SW4。
在图3中，假设在周期n执行固有传播延迟测量和校准，并且假设周期n之前从未对收发机210的固有传播延迟进行测量和校准。
1.在周期n之前的正常周期，如周期n-1，测试点TP1-TP3处的1PPS信号波形如图所示。可以看出，由于收发机210的接收机延迟和第一和第二缓冲器2401和2402的传播延迟，测试点TP2和TP3处的波形相对于测试点TP1延迟D1。注意，此处假设第一缓冲器2401和第二缓冲器2402类型相同，因此，可以认为这两个缓冲器具有几乎相同的传播延迟，从而测试点TP2和TP3的波形几乎相同。由于本地PTP引擎220锁定到TP3波形，因此TP4和TP6将具有与TP3几乎相同的相位锁定的波形。TP7的波形由于收发机210的发射机的传播延迟而进一步延迟D2。因此收发机210的发射机延迟和接收机延迟以及缓冲器2401和2402的传播延迟构成了1PPS输入(TP1波形)和输出(TP7波形)信号之间的总的时间差，即D1+D2。
2.在周期n中，在波形TP2的上升沿后，控制信号INPUT_CTL变高以将钳位电阻2403上拉到高电平，然后控制信号INPUT_DIS变低以使得第二缓冲器2402的输出变为高阻态，本地PTP引擎220的1PPS输入信号被上拉。这样，在传播延迟测量期间，本地PTP引擎220不会注意到有其1PPS输入信号有任何改变(即定时无中断)。
3.在周期n中，在TP7波形的上升沿之后，用于并联电路290的控制信号OUTPUT_CTL变低，然后OUTPUT_EN变高，这使得并联电路290开始工作，以将收发机210的1PPS信号输出端锁定到高电平。本领域技术人员可以理解，这是针对不具有输入开路保护特征的下游定时从时钟设备来说的，对于具有输入开路保护特征的下游定时从时钟设备，可以不需要并联电路290，从而不需要控制信号OUTPUT_CTL和OUTPUT_EN。
在控制信号OUTPUT_CTL变低并且OUTPUT_EN变高之后，朝向下游定时从时钟设备的1PPS输出信号的幅度和直流分量变为正常RS-422时钟接口的两倍，但是仍然在下游定时从时钟设备的接收机输入的绝对最大额定值范围内。
在第二缓冲器2402输出被禁用并且第二发射机2901输出被启用之后很短时间，第一开关SW1和第二开关2被控制信号CTRL1同时控制切换，从而收发机210的输入和输出1PPS信号与外部断开并且变为浮动(此时尚未连接到内部测量电路)。但是本地PTP引擎220和下游定时从时钟设备将不会注意到它们的1PPS输入有任何改变。
4.在第一开关SW1和第二开关SW2被完全切换之后，第五开关SW5被控制信号CTRL2切换，以使得收发机210的机框侧地与机框地断开，并连接到内部数字地。在第五开关SW5被完全切换之后，第三开关SW3和第四开关SW4被控制信号CTRL3同时切换以使得收发机210的1PPS输入和输出信号连接到内部测量电路。这种三级开关电路和顺序操作不仅在延迟测量周期期间而且在开关切换期间都可以提供完全的隔离保护。
5.在电流隔离的收发机210的机框侧地与机框地断开并且1PPS输入端和输出端与外部断开并且连接到内部的传播延迟测量单元230之后，传播延迟测量单元230和加速时钟发生器260开始根据CNT_EN的控制进行工作。加速时钟发生器260产生比1PPS的频率(1Hz)更高的加速的时钟信号。
通过这种方式，传播延迟测量单元230可以在一秒钟内获取多个采样并且计算平均结果。这加快了传播延迟测量和校准。
加速时钟发生器260通过对本地PTP引擎220所使用的高频(如125MHZ或25MHZ)时钟进行分频来得到加速的时钟信号。加速的时钟信号的最大频率受收发机210的最大传播延迟限制。原则上，接收机或发射机的最大传播延迟应当小于加速的时钟信号的一个周期。
可以看出，在周期n能够获得的测量采样的最大数目受到上述步骤2-4和6-8所需的处理时间和加速的时钟信号的最大频率的限制。
在一种实现中，可以将传播延迟测量单元230在周期n期间测量的采样的最大数目向下取整到2m(m＝0，1，2……)，这样使得采样的平均值可以通过移位寄存器电路实现。
6.在传播延迟测量单元230执行测量的同时，为了保证1PPS输出的正脉冲宽度在标准所规定的最大限制内(中国通信行业标准协会(CCSA)的YD/T 2375-2011规范限制1PPS信号的最大正脉冲宽度为200ms，ITU-T G.703 Amendment 1规范限制1PPS信号的最大正脉冲宽度为500ms)，并联电路290将收发机210的1PPS信号输出端拉到低电位。例如，第二发射机2901的输出被控制信号OUTPUT_CTL控制为低电平。
7.在传播延迟测量单元230的测量完成之前(例如在测量完成之前很短时间处)，收发机210的1PPS信号输出端仍然被并联电路290固定为低，并且本地PTP引擎220的1PPS输入端被第二缓冲器2402的输出和钳位电阻2403下拉为低电位(第二缓冲器2402输出被禁用)。
在传播延迟测量完成之后，并且在电流隔离的收发机210的机框侧地连接回机框地并且1PPS信号输入端和输出端连接回外部之前，为了保证开元组250在开关切换期间的完全隔离保护，对开关组250的三级开关按照与上述步骤3-4中相反的顺序进行切换。因此在测量期间和开关切换期间，本地PTP引擎220和下游PTP从设备都不会有定时中断，从而也不会有IPPS信号丢失的相关告警。
这种方案对于1PPS输入信号的占空比不敏感，并且即使总的处理的时间相当长(但是必须在1PPS信号的一个周期内)，例如使用了慢速开关，也能够将1PPS输出信号的占空比控制到标准规定的最大限制内。
8.在电流隔离的收发机210的机框侧地连接回机框地并且1PPS信号输入端和输出端连接回外部之后，第二发射机2901的输出被禁用，第二缓冲器2402的输出被启用。
应当注意，图3中仅仅示出了一种示例性情况，即，测量时间超过标准所规定的最大限制(200ms或500ms)并且下游定时从时钟设备不具有输入开路保护特征。在这种情况下，需要并联电路290在测量完成时将收发机210的1PPS输出信号下拉为低电平。
另一方面，如果测量时间(即上述处理2-8所需的总时间)能够在1PPS输入和输出信号的重叠的正脉冲内完成并且如果下游定时从时钟设备具有输入开路保护特征，则并联电路290可以省略。在这种情况下，在1PPS输入和输出信号的第n个上升沿之后，并且在电隔离的收发机210的机框侧地与机框地断开并且1PPS输入端和输出端与外部断开并连接到内部传播延迟测量单元230之前，1PPS输出被输入开路保护特征固定为高，并且本地PTP引擎220的1PPS输入端被第二缓冲器2402的输出上拉为高(第二缓冲器2402输出被禁用)。在电隔离的收发机210的机框侧地与机框地断开并且1PPS输入端和输出端与外部断开并且连接到内部传播延迟测量单元230之后，本地PTP引擎220和下游定时从时钟设备不会注意到它们输入的变化。在传播延迟测量完成之前很短时间，1PPS输出仍然被输入开路保护特征固定为高，并且本地PTP引擎220的1PPS输入被固定为高。在传播延迟测量完成之后，在电隔离的收发机210连接回机框地并且1PPS输入端和输出端与内部传播延迟测量单元230断开并连接回外部之后，并且在1PPS输入和输出信号的第n个下降沿之前，本地PTP引擎220和下游定时从时钟设备不会注意到它们输入的变化。因此对于本地PTP引擎220和下游定时从时钟设备，测量期间不会有定时中断也不会有IPPS信号丢失的相关告警。
再一方面，如果上述处理2-8能够在1PPS输入和输出信号的重叠的正脉冲内完成并且如果下游定时从时钟设备不具有输入开路保护特征，则并联电路290不可以省略。此时，通过并联电路290而不是通过输入开路保护特征来实现1PPS输出为高。
9.步骤8在1PPS输入和输出信号的第n+1个周期中的上升沿之前完成。
此外，从图3中可以看出，在周期n中，TP2波形的第一个下降沿相对于TP6波形的下降沿延迟D3，其中D3由收发机210的接收机延迟和接口转换器的传播延迟产生。
本地PTP引擎220利用测量的收发机210的平均固有传播延迟来补偿输入和/或输出的传播延迟。这样，电流隔离的时钟接口200的固有传播延迟被校准。
利用本发明的方案，在本地PTP引擎220和下游定时从时钟设备分别从本地输入和输出的1PPS信号的上升沿获取精确的定时信息之后，能够充分利用输入1PPS信号的相邻两个上升沿之间和输出1PPS信号的相邻两个上升沿之间的重叠的时间段来进行测量和补偿。
图4示出了根据本发明的具有传播延迟校准功能的时钟接口200执行传播延迟测量和校准之后并执行另一轮延迟测量和校准的示意性时序图。
图4的周期n’-1中示出了校准之后的正常时序图(即不执行延迟测量)。此外，还在图4的周期n’中示出了在另一轮延迟测量期间时钟接口200的各个测试点以及各个控制信号的信号波形和时序图。
1.在正常周期，如周期n’-1中，TP2和TP3的波形由于收发机210的接收机延迟和第一和第二缓冲器2401和2402的传播延迟而相对于测试点TP1延迟D1’。由于本地PTP引擎220锁定到TP3波形并且收发机210的传播延迟被校准，因此TP6波形超前TP3波形一个由收发机210的发射机引起的传播延迟D2’。校准之后的波形TP7与TP1处的波形相位完全相同。
2.在周期n’中执行另一轮延迟测量，其时序图与图3中类似。
传播延迟测量单元230被实现为数字相位检测器，并且每次对TP6和TP2处的波形之间的相位差计数(以RS-422接收机的延迟为例)并且计算平均传播延迟。在每次测量之后，传播延迟测量单元230被控制信号CNT_CLR清空。
在一个或多个示例性设计中，可以用硬件、软件、固件或它们的任意组合来实现本申请所述的功能。
可以用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件或用于执行本文所述的功能的任意组合来实现或执行结合本公开所描述的各种示例性的逻辑块、模块和电路。
例如，根据本发明的一种或多种实现形式，传播延迟测量单元230和加速时钟发生器260可以通过FPGA来实现，本地PTP引擎220可以通过FPGA和锁相环(PLL)电路来实现，和/或收发机210和第二发射机2901可以实现为单独的IC芯片。
本领域普通技术人员还应当理解，结合本申请的实施例描述的各种示例性的逻辑块、模块、电路和算法步骤可以实现成电子硬件、计算机软件或二者的组合。为了清楚地表示硬件和软件之间的这种可互换性，上文对各种示例性的部件、块、模块、电路和步骤均围绕其功能进行了一般性描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和施加在整个系统上的设计约束条件。本领域技术人员可以针对每种特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为背离本发明的保护范围。
本公开的以上描述用于使本领域的任何普通技术人员能够实现或使用本发明。对于本领域普通技术人员来说，本公开的各种修改都是显而易见的，并且本文定义的一般性原理也可以在不脱离本发明的精神和保护范围的情况下应用于其它变形。因此，本发明并不限于本文所述的实例和设计，而是与本文公开的原理和新颖性特性的最广范围相一致。

Claims (10)

1.一种具有传播延迟校准功能的时钟接口，包括：
电流隔离的收发机(210)，其用于接收来自上游定时主时钟设备的1PPS输入信号并且向下游定时从时钟设备输出1PPS输出信号；
传播延迟测量单元(230)，其用于接收来自所述收发机的1PPS输入信号，并且在传播延迟测量周期期间，测量所述1PPS输入信号和/或所述1PPS输出信号的传播延迟；以及
本地PTP引擎(220)，其用于接收来自所述收发机的1PPS输入信号，并且利用所述传播延迟测量单元所测量的传播延迟对所述1PPS输入信号进行补偿，并输出补偿后的1PPS输出信号，
其中，当在所述传播延迟测量周期开始之后，在所述时钟接口内，依次执行：将所述本地PTP引擎的1PPS输入端上拉为高电平，将所述收发机的1PPS输入端和1PPS输出端分别与所述上游定时主时钟设备和所述下游定时从时钟设备断开，将所述收发机的机框侧地与机框地断开并连接到所述时钟接口内部的数字地，并且将所述收发机的1PPS输入端和1PPS输出端分别连接到所述传播延迟测量单元。
2.如权利要求1所述的时钟接口，还包括：
欺骗电路(240)，其包括第一缓冲器(2401)、第二缓冲器(2402)和钳位电阻(2403)，其中所述第一缓冲器用于缓存来自所述收发机的1PPS输入信号并将其传送给所述传播延迟测量单元，所述第二缓冲器用于缓存来自所述收发机的1PPS输入信号并将其传送给所述本地PTP引擎，并且所述钳位电阻位于所述第二缓冲器和所述本地PTP引擎的1PPS输入端之间，用于在所述传播延迟测量期间，将所述本地PTP引擎的1PPS输入端上拉为高电平。
3.如权利要求2所述的时钟接口，其中所述第一缓冲器和所述第二缓冲器是相同的缓冲器。
4.如权利要求1所述的时钟接口，还包括：
加速时钟发生器(260)，用于在所述传播延迟测量周期期间产生比1PPS信号的频率更高的时钟信号，所述时钟信号或者所述本地PTP引擎输出的1PPS输出信号被选择并输入所述传播延迟测量单元。
5.如权利要求1所述的时钟接口，其中所述下游定时从时钟设备具有输入开路保护特征。
6.如权利要求1所述的时钟接口，其中所述下游定时从时钟设备不具有输入开路保护特征，所述时钟接口还包括：
并联电路(290)，用于在所述传播延迟测量周期的前期，在所述收发机的机框侧地与所述机框地断开并且所述收发机的1PPS输入端和1PPS输出端分别连接到所述传播延迟测量单元之前，将所述收发机的1PPS输出信号上拉为高电平。
7.如权利要求6所述的时钟接口，其中所述并联电路还用于在所述传播延迟测量周期的后期，在所述收发机的机框侧地与所述机框地连接并且所述收发机的1PPS输入端和1PPS输出端分别与所述传播延迟测量单元断开之前，将所述收发机的1PPS输出信号下拉为低电平。
8.如权利要求1所述的时钟接口，其中，当在所述传播延迟测量周期结束之前，在所述时钟接口内，依次执行：将所述本地PTP引擎的1PPS输入端下拉为低电平，将所述收发机的1PPS输入端和1PPS输出端分别与所述传播延迟测量单元断开，将所述收发机的机框侧地与机框地连接并与所述时钟接口内部的数字地断开，并且将所述收发机的1PPS输入端和1PPS输出端分别连接到所述上游定时主时钟设备和所述下游定时从时钟设备。
9.如权利要求1或8所述的时钟接口，还包括：
开关组(240)，其包括第一开关、第二开关、第三开关、第四开关以及第五开关，
其中，所述第一开关的固定端与所述收发机的1PPS输入端相连，所述第一开关的第一转换端与所述上游定时主时钟设备相连，所述第一开关的第二转换端与所述第三开关的固定端相连，所述第二开关的固定端与所述收发机的1PPS输出端相连，所述第二开关的第一转换端与所述下游定时从时钟设备相连，所述第二开关的第二转换端与所述第四开关的第一转换端相连，所述第三开关的固定端与所述第一开关的第二转换端相连，所述第三开关的第一转换端浮动，所述第三开关的第二转换端与所述本地PTP引擎的1PPS输出端相连，所述第四开关的固定端与所述传播延迟测量单元相连，所述第四开关的第一转换端与所述第二开关的第二转换端相连，所述第四开关的第二转换端浮动，所述第五开关的固定端与所述收发机的机框侧地相连，所述第五开关的第一转换端与机框地相连，所述第五开关的第二转换端与数字地相连。
10.如权利要求1所述的时钟接口，其中所述收发机是RS-422收发机。
CN201510642268.XA 2015-09-30 2015-09-30 具有传播延迟校准功能的时钟接口 Pending CN106559160A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510642268.XA CN106559160A (zh) 2015-09-30 2015-09-30 具有传播延迟校准功能的时钟接口
US15/265,037 US20170093512A1 (en) 2015-09-30 2016-09-14 Clock interface with propagation delay calibration function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510642268.XA CN106559160A (zh) 2015-09-30 2015-09-30 具有传播延迟校准功能的时钟接口

Publications (1)

Publication Number Publication Date
CN106559160A true CN106559160A (zh) 2017-04-05

Family

ID=58407474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510642268.XA Pending CN106559160A (zh) 2015-09-30 2015-09-30 具有传播延迟校准功能的时钟接口

Country Status (2)

Country Link
US (1) US20170093512A1 (zh)
CN (1) CN106559160A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108255053A (zh) * 2018-03-15 2018-07-06 福建师范大学 一种计算机高精度授时装置
CN110417503A (zh) * 2019-07-31 2019-11-05 锐捷网络股份有限公司 一种用于测试时钟网络延时的方法及数字通信设备
CN115280690A (zh) * 2020-03-10 2022-11-01 哲库科技有限公司 基于延迟线的收发器校准

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10560609B2 (en) * 2016-11-04 2020-02-11 Karl Storz Endoscopy-America, Inc. System and related method for synchronized capture of data by multiple network-connected capture devices
US10868664B2 (en) * 2018-07-20 2020-12-15 Integrated Device Technology, Inc. Minimizing timestamp error in PTP systems
CN109640013B (zh) * 2018-12-20 2021-04-02 苏州华兴源创科技股份有限公司 一种时序校准方法及芯片测试机
CN113015175B (zh) * 2021-02-24 2022-05-03 湖北中南鹏力海洋探测系统工程有限公司 一种高频地波雷达的任意工作周期同步组网方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107951A1 (en) * 2001-12-12 2003-06-12 Sartschev Ronald A. Compact ate with time stamp system
US20100189287A1 (en) * 2005-09-21 2010-07-29 Xavier Lambrecht Bus circuit
CN104753750A (zh) * 2013-12-27 2015-07-01 英飞凌科技股份有限公司 数据信号的同步

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107951A1 (en) * 2001-12-12 2003-06-12 Sartschev Ronald A. Compact ate with time stamp system
US20100189287A1 (en) * 2005-09-21 2010-07-29 Xavier Lambrecht Bus circuit
CN104753750A (zh) * 2013-12-27 2015-07-01 英飞凌科技股份有限公司 数据信号的同步

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108255053A (zh) * 2018-03-15 2018-07-06 福建师范大学 一种计算机高精度授时装置
CN108255053B (zh) * 2018-03-15 2023-04-18 福建师范大学 一种计算机高精度授时装置
CN110417503A (zh) * 2019-07-31 2019-11-05 锐捷网络股份有限公司 一种用于测试时钟网络延时的方法及数字通信设备
CN115280690A (zh) * 2020-03-10 2022-11-01 哲库科技有限公司 基于延迟线的收发器校准
US11799509B2 (en) 2020-03-10 2023-10-24 Zeku Technology (Shanghai) Corp., Ltd. Delay-line based transceiver calibration
CN115280690B (zh) * 2020-03-10 2024-03-19 哲库科技(上海)有限公司 用于基于延迟线的收发器校准的方法、装置、系统和介质

Also Published As

Publication number Publication date
US20170093512A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
CN106559160A (zh) 具有传播延迟校准功能的时钟接口
US10116432B1 (en) Real-time phase synchronization of a remote receiver with a measuring instrument
US7398411B2 (en) Self-calibrating time code generator
CN104297738B (zh) 多通道接收机同步校准装置及同步校准与误差补偿方法
US20060038598A1 (en) Generation and measurement of timing delays by digital phase error compensation
CA2017579C (en) Communication circuit fault detector
EP1431770A1 (en) Measuring apparatus and measuring method for pattern dependent jitter
CN111431655B (zh) 一种高精度xpps时延一致性实现方法
CN109387716A (zh) 基于数字隔离器的共模瞬态抗扰度测试
US20210364617A1 (en) Target ranging with subsampled noise correlation
CN109361393A (zh) 一种模数转换器及模数转换方法
Chen et al. MuTRiG: a mixed signal Silicon Photomultiplier readout ASIC with high timing resolution and gigabit data link
CN102510327A (zh) 提高远程双向时间比对调制解调器同步精度的方法及装置
CN104980147A (zh) 一种连续时差测量的方法及装置
EP2045617B1 (en) A pulse radar system
CA2834338A1 (en) Galvanically isolated voltage measurement
US7406101B1 (en) System and method for providing on-chip delay measurements in serializer / deserializer systems
Haselman et al. Simulation of algorithms for pulse timing in FPGAs
US6795959B1 (en) Integrated delay discriminator for use with a field-programmable gate array and a method of determining a time delay thereof
CN105353370A (zh) 用于近海流探测的全数字超高频雷达系统及其数据处理方法
CN104917497A (zh) 一种基于逻辑延时锁定的抗干扰电路及方法
US7457387B2 (en) Method for generating transmitter clock
EP4414723A1 (en) A method and ethernet physical layer device for detecting, classifying and localizing cable faults of an ethernet physical cable, particularly an automotive ethernet phy, using a time domain reflectometry algorithm
Svensson et al. A PMU calibration system
Pinsard et al. High resolution time synchronization over spacewire links

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170405