TWI407314B - 具有通信匯流排之裝置及操作此裝置之方法 - Google Patents

具有通信匯流排之裝置及操作此裝置之方法 Download PDF

Info

Publication number
TWI407314B
TWI407314B TW095134452A TW95134452A TWI407314B TW I407314 B TWI407314 B TW I407314B TW 095134452 A TW095134452 A TW 095134452A TW 95134452 A TW95134452 A TW 95134452A TW I407314 B TWI407314 B TW I407314B
Authority
TW
Taiwan
Prior art keywords
clock
circuit
integer
conductor
time interval
Prior art date
Application number
TW095134452A
Other languages
English (en)
Other versions
TW200811661A (en
Inventor
Xavier Lambrecht
Vlimmeren Bernardus Adrianus Cornelis Van
Original Assignee
St Ericsson Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Ericsson Sa filed Critical St Ericsson Sa
Publication of TW200811661A publication Critical patent/TW200811661A/zh
Application granted granted Critical
Publication of TWI407314B publication Critical patent/TWI407314B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Traffic Control Systems (AREA)
  • Small-Scale Networks (AREA)
  • Platform Screen Doors And Railroad Systems (AREA)
  • Amplifiers (AREA)

Description

具有通信匯流排之裝置及操作此裝置之方法
本發明係關於具有通信匯流排之裝置，且係關於用於操作此種裝置之設備及方法。
在攜帶型設備中，需要盡可能降低功率消耗。實務上，此意謂，若裝置包含多個並非始終同時需要之電路，則應可能切斷盡可能多的電路，而僅使最小數量之必要電路繼續工作。
舉例而言，在具有不同聲音資料源電路(MP3聲音資料源、電話聲音資料源、合成聲音資料源)之攜帶型聲音重現設備中，應可能較佳地切斷除主動源及揚聲器控制電路之外的所有電路。
裝置中的不同電路可經由一通信匯流排互相耦接。通信匯流排通常包括時脈導體，其載運時脈信號以同步與資料傳輸相關的動作。共用時脈電路可用於所有匯流排電路。在該情況下，該時脈電路通常具有一耦接至該時脈導體之推挽驅動器電路。然而，為複數個不同應用提供共用時脈之需求可顯著增大功率消耗。需要不同時脈信號之不同匯流排電路需經調適以使用共用時脈信號。各匯流排電路較佳地將能驅動時脈信號，但在該情況下，時脈導體上不同的匯流排電路之間可能發生驅動衝突。
歐洲專利申請案第EP0051332號描述了該所謂I2C匯流排，其中時脈信號係由不同主動匯流排電路共同產生。使 用了線或電路，其中複數個匯流排電路均能拉低匯流排電位，若無匯流排電路將其拉低，則該匯流排電位由一共用電阻推高。因而，至少該等匯流排電路中之一者將電位拉低時，該時脈導體之電位將變低，且無匯流排電路將其拉低時，則會變高。因此，時脈信號之獲得，獨立於耦接至匯流排之主動匯流排電路之數量。然而，布線邏輯之使用使電路變慢，且增大電源消耗。
除了其他，本發明之一目標係提供具有複數個由通信匯流排連接之匯流排電路之裝置，其中匯流排之時脈導體上的匯流排時脈信號可由不同匯流排電路產生。
本發明提供如請求項1之裝置。該裝置提供耦接至匯流排之不同電路之間的時脈控制遞交。在持續相應的預定數量個其相應的時脈週期的時間間隔期間，不同時脈源之驅動器電路將匯流排之時脈導體驅動至預定電壓位準。時脈週期之數量係經選擇以使得該時脈導體在任何時間不會變為浮動，且不發生驅動衝突。因此，可使用推挽驅動電路(不僅布線邏輯電路)。無偽時脈脈衝或遺失時脈脈衝發生，其可中斷該裝置的操作。
該裝置在使用具有等時通道之匯流排週期(訊框)以傳送樣本值流的情況下，尤其具有優勢。在該情況下，將更大週期中之時脈週期之所選部分，配置給樣本值至如同數位揚聲器之設備的傳送。為不定數量之週期配置的等時通道確保資料傳送中不會由於仲裁遺失而發生呃逆。該時脈遞 交機制確保可繼續使用所配置之通道，以使用簡單機制來提供樣本值而不會發生中斷。或者，在使用更複雜的機制之情況下，可在遞交之後或之前配置新通道，但同樣在此情況下，不存在偽時脈脈衝或未發生時脈脈衝遺失，此亦確保了無中斷發生。
具有時脈控制之電路較佳地亦提供資料(例如音訊樣本值)，並在一不同電路開始提供資料時，彼不同電路接管時脈控制。在一實施例中，自新電路之資料提供之開始與時脈控制遞交至該新電路同時發生(或至少在同一訊框中)。或者，資料提供之開始，相對於時脈控制遞交超前幾個訊框或滯後幾個訊框而發生，以便由不同電路臨時來提供資料與時脈信號。
在一實施例中，(舉例而言，自可能在遞交中涉及之電路的不同組合的表)確定了不同電路之時脈信號週期之間的比率。在此情況下，在不同時間間隔中之時脈週期的數量係按照該比率而調整。因此，可實現於時脈頻率之不同組合間的遞交。
在一實施例中，電路支援睡眠模式及工作模式。在此情況下，已遞交時脈控制之電路可在遞交後經切換至其睡眠模式以節省電。
圖1展示一具有通信匯流排10a、10b之裝置。通信匯流排10a、10b包含一時脈導體10a及至少一個資料導體10b。舉例而言，該裝置包含一耦接至匯流排10a、10b之數位揚 聲器設備12(包括諸如匯流排介面、DAC、放大器及被動揚聲器)及複數個耦接至匯流排10a、10b之聲音資料源14，諸如MP3解碼器、電話接收電路等。另外，除聲音資料源之外的設備可耦接至匯流排10a、10b。至少該等耦接至匯流排10a、10b的設備14之一部分為電路，其各包含其自身之時脈源電路140，而時脈源電路140具有一耦接至時脈驅動器電路142之輸出，而該時脈驅動器電路142具有一耦接至時脈導體10a之輸出。另外，在該等設備中，時脈驅動器控制電路144具有耦接至時脈驅動器電路142之輸出。時脈導體10a及資料導體10b耦接至資料處理電路146，該資料處理電路146在時脈導體10a之時序控制下，經由資料導體10b以提供或接收資料。
具有時脈電路之設備14較佳地經配置以由各自的設備或同一設備來產生不同的時脈頻率。該等不同時脈頻率可由諸如音訊源之不同樣本頻率來確定。可用於相同系統中之不同時脈頻率之實例為12.288 Mhz、11.2896 MHz及其分頻。在一實施例中，該等設備經配置以在包含複數個時脈脈衝之連續的週期(訊框)中工作。
圖2展示了重複週期(訊框)20及週期20內之等時通道22a至22c。各等時通道22a至22c包含具有各自相對於週期20之開始的偏移之一或多個時脈週期。每個不同偏移為各自通道所特有(較佳情況下，在每個週期中每個特定通道之偏移相同)。等時通道22a至22c經提供以通過各自的即時資料流。舉例而言，一個等時通道可用於為揚聲器12提供 音訊樣本值流。其他等時通道係可選的，但可包括一用來通過來自例如外部串列介面設備14之資料流之通道。該等樣本值較佳地係在無需任何封裝情況下提供，資料在週期中的位置表明該資料意欲用於與該等時通道關聯的設備(例如揚聲器12)之樣本值。
通常，一等時通道配置給一流。配置可為永久性的(例如，在流導向揚聲器設備12的情況下)，或其可在回應等時通道配置之請求指令時建立。等時通道較佳地與目標設備關聯，例如揚聲器12。在此情況下，在不改變等時通道的情況下，可改變提供資料作為等時通道中之流的一部分的源設備。因此，一個設備15可自一個週期至下一個週期無中斷地自另一設備接管在一等時通道中為揚聲器設備而提供之流樣本的提供。或者，接管需要解除通道之配置，且配置新通道，但此需更加謹慎以防流之紊亂。
耦接至具有其自身的時脈源之匯流排10a、10b之設備14，均可接管時脈導體10a之推挽驅動。在等時通道中為流源之設備較佳地亦為時脈信號源。在一個設備自另一設備接管流源時，其較佳地亦接管時脈源功能。此使得當該等設備不作為流源時，將其切換至睡眠模式成為可能。
圖3展示了耦接至時脈導體10a之推挽驅動器電路之實例。該推挽驅動器電路自具有不同供給電壓(例如，相對於地之接地電壓及正電壓)之電源連接Vss、Vdd接收電力。驅動器電晶體30a、30b具有耦接在時脈導體10a分別與電源連接Vss、Vdd之間的主電流通道。驅動器電晶體 30a、30b之控制電極(閘極)耦接至用於接收時脈信號之輸入32。在電源連接Vss、Vdd分別與時脈導體10a之間，賦能電晶體34a、34b具有與該等驅動器電晶體30a、30b之主電流通道串聯耦接之主電流通道。賦能電晶體30a、30b之控制電極(閘極)耦接至用於接收賦能信號之輸入36。此外，過渡下拉電晶體38具有一耦接在一個電源連接與時脈導體10a之間的主電流通道，且該下拉電晶體與驅動器電晶體30a及賦能電晶體30b中之一者的串聯排列並聯耦接。過渡下拉電晶體38具有一耦接至過渡控制輸入39之控制電極，該控制輸入39耦接至驅動器控制電路(未圖示)。應強調的係該電路僅為實例。作為替代，舉例而言，僅單晶體電流通道可在時脈信號導體10a與電源之間具有一邏輯電路，該邏輯電路耦接至其閘極以使得該電晶體視時脈信號、賦能信號及過渡控制信號而導電。
舉例而言，在遞交指令自充當中央控制器之設備14中之一者或自已接收到變成主動之指令之設備，經由匯流排10傳送時，將發生時脈遞交。舉例而言，該遞交指令係在未配置給等時通道之週期的一部分中傳送，或在專門傳輸指令之等時通道中傳送。為回應該遞交指令，先前驅動匯流排上時脈信號之第一設備14切換至去能狀態，且作為關聯於該遞交指令之新時脈主控器之第二設備14開始驅動時脈信號。較佳情況下，在週期的預定點上(例如在緊接接收到該遞交指令之週期後的週期開始時)之時脈導體10a上時脈信號的時脈週期之開始時開始遞交。該週期之起始較佳 地由等時資料樣式來表示，該等時資料樣式由匯流排主設備(可為任何設備14，例如，第一設備、第二設備14或任何其他設備)經資料導體10b傳送。一旦第一及第二設備偵測到該等時資料樣式，則遞交開始。
圖4展示了在時脈頻率至少大致相等但時脈信號可具有不同相位時，時脈遞交期間之信號。展示了第一及第二設備之內部時脈信號40a、40b及賦能信號42a、42b及過渡控制信號44a、44b。最後展示的是時脈導體10a上所產生之時脈信號46。
在緊隨遞交指令執行開始之最後時脈週期後，該第一設備之驅動器電路將時脈導體驅動至一預定電壓位準，且在第一時間間隔內繼續驅動該時脈導體至該預定電壓位準。在緊隨遞交指令執行開始之第二時間間隔後，該第二設備開始驅動該時脈導體至該預定電壓位準，直至緊隨該第二時間間隔末尾之第三時間間隔消逝，隨後在第二設備之時脈電路的控制下驅動該時脈導體。第一時間間隔包含第一整數P1個第一設備之第一時脈信號週期，且第二及第三時間間隔包含第二及第三整數P2、P3個第二設備之第二時脈信號週期，與第二整數P2相應的持續時間至少等於第一時脈信號之脈衝持續時間，與第一整數P1相應的持續時間至少等於相應於第二整數P2加一(P2+1)的持續時間，與第二整數P2加第三整數P3(P2+P3)相應的持續時間至少等於相應於第一整數P1加一(P1+1)的持續時間。
遞交開始的時間點係由A所表示(例如，週期開始，或等 時樣式完成)。時間點A之後，在該第一設備13之第一時脈週期之高相位之後，第一設備14將賦能信號42a設定為低(使其驅動器電路去能)，並提高其過渡控制信號44a以使得其過渡下拉電晶體導電。第一設備14在第一時脈週期的餘下部分及其時脈週期之兩個額外週期內將過渡控制信號44a保持為高。此後，該過渡控制信號44a又返回低。
該第二設備14偵測遞交之時間點A(例如，藉由偵測等時樣式)。隨後，第二設備14在時間點A後，等待自身之一完整時脈週期。在該時脈週期後，第二設備14將其過渡控制信號44b設定為高以使得其過渡下拉電晶體在其三個時脈週期內導通。隨後，第二設備14提高其賦能信號以為其驅動器電路賦能，而該過渡控制信號係經降低。以此方式，避免了時脈導體10a上驅動情況之衝突。
時脈信號導體始終係主動驅動，但在遞交期間，其部分地由於遞交中所涉及之兩個設備驅動為低。在第一設備停止拉低時脈導體10a之前，時脈週期數P1=2(加上剩餘之第一時脈週期)，在第二設備開始拉低時脈導體10a之前，時脈週期數P2=1，且在第二設備在時脈導體10a上開始高脈衝之前，時脈週期數P3=3，該等時脈週期數係經選擇以使得存在時間週期之重疊，在該時間週期之重疊中時脈導體10a被拉低，且確保將不產生衝突的驅動情況。在一替代實施例中，未觀測到延遲，以確保拉低重疊。其缺點為在匯流排上可能臨時產生高阻抗態且具有潛在的偽時脈脈衝。
該裝置支援具有複數個頻率之設備時，遞交較佳地視時脈週期之間的比率而包含因子N以倍增時脈週期數P1，及因子M以倍增時脈週期數P2、P3。在第一實施例中，在給出各對設備14之標稱頻率(或該等設備所設定的標稱時脈頻率)的情況下，匯流排管理器設備14維護用於各對設備14之間遞交之預定因子N、M的表。表示該等因子之資訊較佳地在遞交指令中係提供至該第一與第二設備，且在遞交中由該等設備使用以控制P1、P2、P3週期。或者，每一設備14自身可具有用於至及自其他設備14(或設定為各自頻率之設備)的遞交之因子N、M表，且該設備可經配置以設定相應的週期。在又一實施例中，各設備14或匯流排管理器量測匯流排上使用之實際頻率，並選擇相應的因子。
圖5展示在該第一設備14具有顯著低於第二設備14之時脈頻率時之遞交。除在將其過渡控制信號44b設定為高以使得其過渡下拉電晶體導電之前，該第二設備等待N個其時脈週期，且隨後在3N個時脈週期內保持該過渡控制信號44b為高之外，該遞交類似於圖4之遞交。N經選擇以使得在第一設備停止降低時脈導體10a之前，該第二設備14將時脈導體10a驅動為低，亦即N＊ Thigh<3 Tlow(此處Thigh與Tlow分別為快、慢時脈之時脈週期)。另外，N應經選擇以使得在時間點A後自該第一設備之高脈衝結束前，第二設備不會開始拉低時脈導體10a：N＊ Thigh>Tlow/2
最後，N應經選擇以使得在第一設備停止拉低時脈導體10a之前，第二設備14不會開始推高時脈導體10a：4＊ N＊ Thigh>3 Tlow
若以下關係成立，則該等條件得到滿足¾ Tlow/Thigh+1<N<3 Tlow/Thigh-1
圖6展示在第一設備14具有顯著高於第二設備14之時脈頻率時之遞交。除在時間點A後其初始高脈衝之後，該第一設備等待2＊ M個時脈週期外，該遞交類似於圖4之遞交。為確保遞交不存在衝突的驅動情況且不存在時脈導體為浮動之時間週期，必須強加與前述圖相類似的條件。M必須滿足以下條件：(2M+1)＊ Thigh>2＊ Tlow及(2＊ M+1)＊ Thigh<3＊ Tlow
正如所瞭解，該裝置在未引起遺失或偽時脈脈衝的情況下，提供不同設備之間時脈驅動之遞交。此意謂在遞交後，所有設備無須重啟動或重置，可繼續接收資料。以此方式，可在等時通道中提供連續的樣本值流。避免了呃逆或偽信號，使得即便在遞交期間，舉例而言，揚聲器12產生流暢的聲音。
一旦已遞交該時脈控制，則可將已遞交時脈驅動之設備14切換至睡眠模式，例如，在該模式中無時脈信號在內部產生及/或無時脈信號被提供至其內部電路之至少一部分。為此目的，在該設備中可使用內部時脈賦能電路。遞 交後，切換至睡眠模式指令較佳地提供至該設備，或該遞交指令可為作如此行為之隱含指令。如此可降低功率消耗。
類似地，接管時脈驅動之設備可自其睡眠模式切換至工作模式，在遞交前啟動並提供其時脈至內部電路。
雖然已展示具有單資料導體10b之匯流排10，但應瞭解，或者，可並聯使用更多資料導體。作為另一替代，可使用資料或時脈導體之差分線對。雖然已展示簡單推挽驅動電路，但應瞭解可使用更複雜之驅動電路。作為替代，在使用時脈導體之差分時脈線對時，可使用差分驅動電路。作為另一替代，雖然應瞭解電路較佳一直驅動該時脈導體，可使用布線邏輯驅動電路，其具有連接至驅動電路之提昇電阻。
該控制電路可作為例如專用電路實現，其包含例如用於計算實現時間間隔所需之時脈脈衝之數量的計數器。或者，時脈控制可經由可程式電路實現，該電路執行程式以實現時脈電路。
雖然本發明已描述各包含其自身時脈控制信號之設備，但應瞭解，或者，可使用一中央時脈控制電路以觸發不同設備之計數器(未圖示)來為所需週期計數。另外，雖然已展示在過渡期間拉低時脈導體10a之實施例，但應瞭解，還可推高該時脈信號。
10a‧‧‧時脈導體
10b‧‧‧資料導體
12‧‧‧數位揚聲器設備
14‧‧‧聲音資料源、設備
20‧‧‧訊框、週期
22a,22b,22c‧‧‧等時通道
30a‧‧‧驅動器電晶體
30b‧‧‧賦能電晶體
32,36‧‧‧輸入
38‧‧‧過渡下拉電晶體
39‧‧‧過渡控制輸入
40a,40b‧‧‧時脈信號
42a,42b‧‧‧賦能信號
44a,44b‧‧‧過渡控制信號
46‧‧‧時脈信號
140‧‧‧時脈源電路
142‧‧‧時脈驅動器電路
144‧‧‧時脈驅動器控制電路
146‧‧‧資料處理電路
圖1展示具有通信匯流排之裝置。
圖2展示具有等時通道之時間週期。
圖3展示推挽驅動器電路。
圖4至6展示匯流排-傳遞時序圖。
10a‧‧‧時脈導體
10b‧‧‧資料導體
12‧‧‧數位揚聲器設備
14‧‧‧聲音資料源、設備
140‧‧‧時脈源電路
142‧‧‧時脈驅動器電路
144‧‧‧時脈驅動器控制電路
146‧‧‧資料處理電路

Claims (12)

  1. 一種具有通信匯流排之裝置，其包含：一通信匯流排(10a、10b)，其包含一時脈導體(10a)；一第一及第二電路(14)，其耦接至該匯流排，各包含一時脈電路(140)及一驅動器電路(142)，該驅動器電路(142)具有一耦接至該時脈電路(140)之輸入及一耦接至該時脈導體(10a)之輸出；至少一個控制電路(144)，其經配置以回應一來自該通信匯流排之遞交指令，以自該第一電路(14)遞交時脈控制至該第二電路(14)，該或該等控制電路(144)經配置以在緊隨該遞交指令執行開始之一最後時脈週期後，使得該第一電路(14)之該驅動器電路(142)將該時脈導體(10a)驅動至一預定電壓位準，且在一第一時間間隔內繼續驅動該時脈導體(10a)至該預定電壓位準；在緊隨該遞交指令執行開始之一第二時間間隔後，使得該第二電路(12)開始驅動該時脈導體(10a)至該預定電壓位準，直至緊隨該第二時間間隔末尾之一第三時間間隔消逝，且隨後在該第二電路(14)之該時脈電路(140)的控制下驅動該時脈導體(10a)；其中該第一時間間隔包含一第一整數P1個該第一電路之一第一時脈信號週期，且該第二與第三時間間隔包含一第二與第三整數P2、P3個該第二電路之一第二時脈信號 週期，與該第二整數P2相應的一持續時間至少等於該第一時脈信號之一脈衝持續時間，與該第一整數P1相應的一持續時間至少等於一相應於該第二整數P2加一的持續時間，與該第二整數P2加該第三整數P3相應的一持續時間至少等於一相應於該第一整數P1加一的持續時間。
  2. 如請求項1之裝置，其中該至少一個控制電路(144)經配置以確定該第一與第二時脈信號週期之間的一比率，並在該比率小於一或大於一時，根據該比率分別調整該第一整數P1或該第二及第三整數P2、P3。
  3. 如請求項2之裝置，其中該至少一個控制電路(144)經配置以在該比率大於一時將該第二整數設定為至少該比率的三倍，且將該第一整數設定為一且將該第三整數設定為該第二整數的三倍。
  4. 如請求項2之裝置，其中該至少一個控制電路(144)經配置以在該比率小於一時將該第一整數設定為至少該比率的倒數，且將該第二整數及該第三整數分別設定為一及三。
  5. 如請求項1之裝置，其中該第一及第二時脈信號之該等週期相等，且該第一、第二及第三整數P1、P2、P3分別為二、一及三。
  6. 如請求項1之裝置，其包含一接收設備(12)，該設備(12)經耦接至該通信匯流排(10a、10b)，且經配置以自傳送於等時時槽(22)中之資料中獲取樣本值，各等時時槽(22)在緊隨該時脈導體(10a)上各複數個時脈週期的訊框 (20)之開始點之一預定數量的時脈脈衝之後開始。
  7. 如請求項6之裝置，其中該接收設備(12)為一揚聲器單元，且該等樣本值係由該揚聲器單元重現之音訊值。
  8. 如請求項7之裝置，其中該第一及第二電路(14)均為音訊源，經配置以在該等等時時槽(22)內為該揚聲器單元提供樣本值。
  9. 如請求項1之裝置，其中該第二電路(14)支援一睡眠模式及一工作模式，該裝置經配置以在該遞交指令執行後或開始執行時，將該第二電路自其睡眠模式切換至該工作模式。
  10. 如請求項1之裝置，其包含一耦接至該通信匯流排(10a、10b)之第三電路(12)，該第三電路經配置以經由該通信匯流排(10a、10b)自該第一及第二電路(14)連續接收資料。
  11. 如請求項1之裝置，其中該至少一個控制電路(144)經配置以基於在遞交指令之後自該通信匯流排(10a、10b)偵測到一訊框等時信號時，觸發該遞交指令執行之開始。
  12. 一種操作具有通信匯流排(10a、10b)之裝置之方法，該通信匯流排包含一時脈導體(10a)，該方法包含自一第一電路(14)向一第二電路(12)遞交時脈控制，該方法包含：在緊隨該遞交指令執行開始的一最後時脈週期之後，使用該第一電路之一驅動器電路將該時脈導體(10a)驅動至一預定電壓位準，且在一第一時間間隔內繼續驅 動該時脈導體(10a)至該預定電壓位準；在緊隨該遞交指令執行開始的一第二時間間隔後，使用該第二電路之一驅動器電路將該時脈導體(10a)驅動至該預定電壓位準，直至緊隨該第二時間間隔末尾之一第三時間間隔消逝；隨後，在該第二電路(14)之該時脈電路(140)的控制下驅動該時脈導體(10a)，其中該第一時間間隔包含一第一整數P1個該第一電路之一第一時脈信號週期，且該第二與第三時間間隔包含一第二與第三整數P2、P3個該第二電路之一第二時脈信號週期，與該第二整數P2相應的一持續時間至少等於該第一時脈信號之一脈衝持續時間，與該第一整數P1相應的一持續時間至少等於一相應於該第二整數P2加一的持續時間，與該第二整數P2加該第三整數P3相應的一持續時間至少等於一相應於該第一整數P1加一的持續時間。
TW095134452A 2005-09-21 2006-09-18 具有通信匯流排之裝置及操作此裝置之方法 TWI407314B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP05108725 2005-09-21

Publications (2)

Publication Number Publication Date
TW200811661A TW200811661A (en) 2008-03-01
TWI407314B true TWI407314B (zh) 2013-09-01

Family

ID=37889193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095134452A TWI407314B (zh) 2005-09-21 2006-09-18 具有通信匯流排之裝置及操作此裝置之方法

Country Status (8)

Country Link
US (2) US7683692B2 (zh)
EP (1) EP1932288B1 (zh)
JP (1) JP2009509226A (zh)
CN (1) CN101356517B (zh)
AT (1) ATE459923T1 (zh)
DE (1) DE602006012703D1 (zh)
TW (1) TWI407314B (zh)
WO (1) WO2007034368A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007034368A2 (en) * 2005-09-21 2007-03-29 Nxp B.V. Bus circuit
US8520835B2 (en) * 2006-04-18 2013-08-27 2Wire, Inc. Method and apparatus for providing power to a network interface device via telephone lines
US8332572B2 (en) 2008-02-05 2012-12-11 Spansion Llc Wear leveling mechanism using a DRAM buffer
US8327052B2 (en) 2009-12-23 2012-12-04 Spansion Llc Variable read latency on a serial memory bus
US20120327942A1 (en) * 2011-06-27 2012-12-27 Denso Corporation Communication network system
WO2013027163A1 (en) * 2011-08-23 2013-02-28 Koninklijke Philips Electronics N.V. Lighting system comprising a master unit and slave units wherein the master unit may move to a sleep mode with a slave unit taking over as master
US9571155B2 (en) * 2014-08-25 2017-02-14 Samsung Display Co., Ltd. Method of startup sequence for a panel interface
CN106559160A (zh) * 2015-09-30 2017-04-05 阿尔卡特朗讯 具有传播延迟校准功能的时钟接口
US9501439B1 (en) * 2016-01-19 2016-11-22 International Business Machines Corporation Communicating in an integrated circuit using hardware-managed virtual channels
US10652032B2 (en) * 2017-06-20 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Device signature generation
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
US11327922B2 (en) * 2020-08-19 2022-05-10 Qualcomm Incorporated Bus ownership for a system power management interface (SPMI) bus
US11354266B2 (en) * 2020-08-19 2022-06-07 Qualcomm Incorporated Hang correction in a power management interface bus
CN117093526B (zh) * 2023-10-16 2024-01-30 浙江地芯引力科技有限公司 下拉电阻控制系统、芯片和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
US20050057292A1 (en) * 1999-07-14 2005-03-17 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
TW200530826A (en) * 2004-02-27 2005-09-16 Sony Corp Information processor, network system state presentation method, and computer program

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8005976A (nl) 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
EP0606102A1 (en) * 1986-09-19 1994-07-13 International Business Machines Corporation An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses
US5377189A (en) * 1989-06-02 1994-12-27 British Telecommunications Public Limited Company Hybrid data communications systems
US5191657A (en) * 1989-11-09 1993-03-02 Ast Research, Inc. Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
JPH04151755A (ja) * 1990-10-16 1992-05-25 Fujitsu Ltd バス制御システム
JPH06214950A (ja) * 1993-01-21 1994-08-05 Hitachi Ltd 情報処理装置用バス
DE69515147T2 (de) * 1994-07-15 2000-09-21 Thomson Consumer Electronics, Inc. Mehrfachprotokoll-Datenbussystem
JPH09130289A (ja) * 1995-10-31 1997-05-16 Mitsubishi Electric Corp アナログ携帯通信機
US5732225A (en) * 1995-11-13 1998-03-24 Motorola Inc. Integrated circuit timer system having a global bus for transferring information between local buses
AU1798999A (en) * 1997-12-05 1999-06-28 Intel Corporation Memory system including a memory module having a memory module controller
US6427096B1 (en) * 1999-02-12 2002-07-30 Honeywell International Inc. Processing tool interface apparatus for use in manufacturing environment
JP2000354267A (ja) * 1999-04-07 2000-12-19 Toshiba Corp ハンドオーバ要求機能を備えた移動通信端末装置、ハンドオーバ制御装置、ハンドオーバ制御方法及びハンドオーバ制御方法を記憶した記憶媒体
WO2000067404A1 (de) * 1999-04-29 2000-11-09 Siemens Aktiengesellschaft Verfahren zur bildung bzw. ermittlung einer signalfolge, verfahren zur synchronisation, sendeeinheit und empfangseinheit
US6597197B1 (en) * 1999-08-27 2003-07-22 Intel Corporation I2C repeater with voltage translation
EP1569731A1 (en) * 2002-12-10 2005-09-07 Nokia Corporation Method and device for continuing an electronic multi-player game, in case of an absence of a player of said game
JP4196801B2 (ja) * 2003-10-01 2008-12-17 株式会社日立製作所 無線システムおよび移動局
GB0402952D0 (en) * 2004-02-11 2004-03-17 Koninkl Philips Electronics Nv Remote control system and related method and apparatus
WO2005078933A1 (ja) * 2004-02-12 2005-08-25 Matsushita Electric Industrial Co., Ltd. プログラマブル論理回路
WO2007034368A2 (en) * 2005-09-21 2007-03-29 Nxp B.V. Bus circuit
TW200825705A (en) * 2006-04-26 2008-06-16 Nxp Bv Method and system for power-state transition controllers
US7447588B1 (en) * 2007-07-16 2008-11-04 Wenshine Technology Ltd. Method and system for partitioning a continental roadway network for an intelligent vehicle highway system
DE112009000697B4 (de) * 2008-03-19 2021-08-12 Vertiv Corporation Anpassbare Steckdosenleiste
JP2010074372A (ja) * 2008-09-17 2010-04-02 Fujitsu Ltd 基地局装置、移動局装置、および報知情報の送受信方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
US20050057292A1 (en) * 1999-07-14 2005-03-17 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
TW200530826A (en) * 2004-02-27 2005-09-16 Sony Corp Information processor, network system state presentation method, and computer program

Also Published As

Publication number Publication date
EP1932288A2 (en) 2008-06-18
US20100189287A1 (en) 2010-07-29
US7683692B2 (en) 2010-03-23
WO2007034368A3 (en) 2008-08-14
JP2009509226A (ja) 2009-03-05
TW200811661A (en) 2008-03-01
WO2007034368A2 (en) 2007-03-29
US20090085631A1 (en) 2009-04-02
US7872517B2 (en) 2011-01-18
ATE459923T1 (de) 2010-03-15
EP1932288B1 (en) 2010-03-03
CN101356517A (zh) 2009-01-28
DE602006012703D1 (de) 2010-04-15
CN101356517B (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
TWI407314B (zh) 具有通信匯流排之裝置及操作此裝置之方法
US10134353B2 (en) Gate driving circuit, display panel and display apparatus having the same, and driving method thereof
KR101407740B1 (ko) 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
US9105347B2 (en) Shift register and driving method thereof
US9619007B2 (en) Driver IC of a display panel waiting a predetermined time before supplying vertical synchronization signal (VSYNC) after sleep-out command is received
JPH08129360A (ja) エレクトロルミネセンス表示装置
US5767701A (en) Synchronous contention prevention logic for bi-directional signals
TW200926103A (en) Circuit for data synchronization of I2C time controller in display device and method thereof
US10186227B2 (en) Corner cut circuit in liquid crystal panel driving system
KR20100064851A (ko) 지연라인
JPH09160690A (ja) バスドライバ故障検出方式
JP2008535305A (ja) 非同期遅延を実現する電子回路
KR101960376B1 (ko) 게이트 구동회로
WO2022248822A1 (en) Timing signal synchronisation
JPS5856549A (ja) バス駆動回路
JPH05129936A (ja) プログラマブルカウンタ
TWI429316B (zh) 多光源控制電路
KR20200042324A (ko) 레벨쉬프터 및 이를 포함하는 표시장치
JPH02243015A (ja) 制御回路
JP2005108368A (ja) シフトレジスタ回路
KR19990021579A (ko) 주파수 분주 장치
JPH0540183A (ja) リアルタイムクロツク
JP2000035773A (ja) 制御回路及びこれを用いた表示装置
JPH11225134A (ja) 無瞬断切り替えシステム
JP2004157178A (ja) 非重畳サンプリングパルス信号発生器とその信号生成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees