KR19990021579A

KR19990021579A - 주파수 분주 장치

Info

Publication number: KR19990021579A
Application number: KR1019970045151A
Authority: KR
Inventors: 윤철수
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-08-30
Filing date: 1997-08-30
Publication date: 1999-03-25

Abstract

본 발명은 높은 주파수를 분주시켜 낮은 주파수로 만들 수 있는 주파수 분주 장치에 관한 것으로서, 제 1 입력단을 통해 입력된 클럭 고주파신호와 제 2 입력단을 통해 입력된 반전 클럭 고주파신호에 의해 주파수 분주수단으로부터 궤환된 신호를 반전시켜 출력하는 제 1 인버터; 클럭 고주파신호와 반전 클럭 고주파신호에 의해 제 1 인버터로부터 출력된 신호를 반전시켜 출력하는 제 2 인버터; 제 1 인버터로부터 출력된 신호에 의해 클럭 주파수를 반전시켜 출력하는 제 3 인버터; 제 2 및 제 3 인버터로부터 각각 출력된 신호에 의해 클럭 주파수를 분주시키기 위한 주파수 분주수단; 및 주파수 분주수단으로부터 분주되어 출력된 클럭 고주파신호를 반전시켜 출력단을 통해 출력하기 위한 제 4 인버터를 포함한다.

Description

주파수 분주 장치

본 발명은 주파수 분주 장치에 관한 것으로서, 특히 높은 주파수를 분주시켜 낮은 주파수로 만들 수 있는 주파수 분주 장치에 관한 것이다.

도 1을 참조하여 종래의 주파수 분주 장치를 설명한다.

도 1을 참조하면, 종래의 주파수 분주 장치는 클럭 주파수가 입력되는 입력단(IN1)에 클럭단자가 연결되며, 반전 출력단자(/Q)가 입력단자(D)로 궤환되고, 출력단자(Q)가 출력단(OUT1)에 연결된 D-플립플롭(10)으로 구성된다.

도 2를 참조하여 종래의 주파수 분주 장치의 동작을 설명하면 다음과 같다.

도 2를 참조하면, (a1)은 입력단(IN1)을 통해 D-플립플롭(10)의 클럭단자로 입력되는 고주파 클럭신호, (a2)는 D-플립플롭(10)의 출력단자(Q)를 통해 출력단(OUT1)으로 출력되는 저주파 클럭신호이다.

(a1)의 고주파 클럭신호가 D-플립플롭(10)의 클럭단자로 입력되면, D-플립플롭(10)은 비반전 출력단자(/Q)로 출력되는 신호를 입력단자(D)로 궤환시키므로써, 분주된 (a2)의 저주파 클럭신호 출력단자(Q)를 통해 출력단(OUT2)으로 출력한다.

그러나, 상기와 같은 종래의 주파수 분주 장치는 보다 높은 주파수가 입력되면, 그 분주능력이 저하되어 출력의 파형이 심하게 왜곡되는 현상이 발생되었고, 또한 기가급의 고주파는 분주를 하지 못하는 문제점이 존재하였다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 다수의 MOS 트랜지터를 이용하므로써, 기가급의 고주파도 분주시켜 저주파를 만들 수 있는 주파수 분주 장치를 제공하는데 그 목적이 있다.

도 1은 종래의 주파수 분주 장치의 회로도.

도 2는 종래의 주파수 분주 장치의 특성도.

도 3은 본 발명의 실시예에 따른 주파수 분주 장치의 회로도.

도 4는 본 발명의 실시예에 따른 주파수 분주 장치의 특성도.

도면의 주요 부분에 대한 부호의 설명

100, 200, 300, 500 : 제 1내지 제 4 인버터

400 : 주파수 분주수단

이와 같은 목적을 달성하기 위한 본 발명의 주파수 분주 장치는 제 1 입력단을 통해 입력된 클럭 고주파신호와 제 2 입력단을 통해 입력된 반전 클럭 고주파신호에 의해 주파수 분주수단으로부터 궤환된 신호를 반전시켜 출력하는 제 1 인버터; 클럭 고주파신호와 반전 클럭 고주파신호에 의해 제 1 인버터로부터 출력된 신호를 반전시켜 출력하는 제 2 인버터; 제 1 인버터로부터 출력된 신호에 의해 클럭 주파수를 반전시켜 출력하는 제 3 인버터; 제 2 및 제 3 인버터로부터 각각 출력된 신호에 의해 클럭 주파수를 분주시키기 위한 주파수 분주수단; 및 주파수 분주수단으로부터 분주되어 출력된 클럭 고주파신호를 반전시켜 출력단을 통해 출력하기 위한 제 4 인버터를 포함한다.

이하, 도 3 및 도 4를 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 3을 참조하면, 입력단(IN10)을 통해 입력된 클럭 고주파신호(CLK)와 입력단(IN20)을 통해 입력된 반전 클럭 고주파신호(/CLK)에 의해 주파수 분주수단(500)으로부터 궤환된 신호를 반전시켜 출력하는 제 1 인버터(100)와, 클럭 고주파신호(CLK)와 반전 클럭 고주파신호(/CLK)에 의해 제 1 인버터(100)로부터 출력된 신호를 반전시켜 출력하는 제 2 인버터(200)와, 제 1 인버터(100)로부터 출력된 신호에 의해 클럭 고주파신호(CLK)를 반전시켜 출력하는 제 3 인버터(300)와, 제 2 및 제 3 인버터(200, 300)로부터 각각 출력된 신호에 의해 클럭 고주파신호(CLK)를 분주시키기 위한 주파수 분주수단(400)과, 주파수 분주수단(400)으로부터 분주되어 출력된 클럭 고주파신호를 반전시켜 출력단(OUT10)을 통해 출력하기 위한 제 4 인버터(500)를 구비한다.

제 1 인버터(100)는 전원전압과 접지 사이에 순차적으로 직렬 연결된, 입력단(IN20)이 게이트에 연결된 PMOS 트랜지스터(PM1), 주파수 분주수단(400)의 출력단이 각각 게이트에 연결된 PMOS 트랜지스터(PM2)와 NMOS 트랜지스터(NM1) 및 입력단(IN10)이 게이트에 연결된 NMOS 트랜지스터(NM2)로 구성된다.

제 2 인버터(200)는 전원전압과 접지 사이에 순차적으로 직렬 연결된, 입력단(IN10)이 게이트에 연결된 PMOS 트랜지스터(PM3), 제 1 인버터(100)의 출력단이 각각 게이트에 연결된 PMOS 트랜지스터(PM4)와 NMOS 트랜지스터(NM3) 및 입력단(IN20)이 게이트에 연결된 NMOS 트랜지스터(NM4)로 이루어진다.

제 3 인버터(300)는 전원전압과 접지 사이에 순차적으로 직렬 연결된, 입력단(IN10)이 게이트에 연결된 PMOS 트랜지스터(PM5), 제 1 인버터(100)의 출력단이 게이트에 연결된 NMOS 트랜지스터(NM5) 및 입력단(IN10)이 게이트에 연결된 NMOS 트랜지스터(NM6)를 구비한다.

주파수 분주수단(400)은 전원전압과 접지 사이에 순차적으로 직렬 연결된, 제 3 인버터(300)의 출력단이 게이트에 연결된 PMOS 트랜지스터(PM6), 입력단(IN10)이 게이트에 연결된 NMOS 트랜지스터(NM7) 및 제 2 인버터(200)의 출력단이 게이트에 연결된 NMOS 트랜지스터(NM8)로 구성된다.

제 4 인버터(500)는 전원전압과 접지 사이에 순차적으로 직렬 연결된, 주파수 분주수단(400)의 출력단이 각각 게이트에 연결된 PMOS 트랜지스터(PM7) 및 NMOS 트랜지스터(NM9)로 구비된다.

상기와 같은 구조를 갖는 본 발명의 주파수 분주 장치의 동작을 설명하면 다음과 같다.

제 1 인버터(100)는, 입력단(IN10)을 통해 입력된 클럭 고주파신호(CLK)의 하이신호가 NMOS 트랜지스터(NM2)의 게이트에 인가되어 NMOS 트랜지스터(NM2)가 턴온되고, 또한 입력단(IN20)을 통해 입력된 반전 클럭 고주파신호(/CLK)의 로우신호가 PMOS 트랜지스터(PM1)의 게이트에 인가되어 PMOS 트랜지스터(PM1)가 턴온되면, 주파수 분주수단(400)으로부터 궤환된 신호를 반전시켜 제 2 및 제 3 인버터(200, 300)로 출력한다.

제 2 인버터(200)는, 입력단(IN20)을 통해 입력된 반전 클럭 고주파신호(/CLK)의 하이신호가 NMOS 트랜지스터(NM4)의 게이트에 인가되어 NMOS 트랜지스터(NM4)가 턴온되고, 또한 입력단(IN10)을 통해 입력된 클럭 고주파신호(CLK)의 로우신호가 PMOS 트랜지스터(PM3)의 게이트에 인가되어 PMOS 트랜지스터(PM3)가 턴온되면, 제 1 인버터(100)로부터 출력된 신호를 반전시켜 주파수 분주수단(400)으로 출력한다.

제 3 인버터(300)는, 제 1 인버터(100)로부터 출력된 하이신호가 NMOS 트랜지스터(NM5)의 게이트에 인가되어 NMOS 트랜지스터(NM5)가 턴온되면, 입력단(IN10)을 통해 입력된 클럭 고주파신호(CLK)를 반전시켜 주파수 분주수단(400)으로 출력한다.

주파수 분주수단(400)은, 제 2 인버터(200)로부터 출력된 하이신호가 NMOS 트랜지스터(NM8)의 게이트에 인가되어 NMOS 트랜지스터(NM8)가 턴온되고, 또한 제 3 인버터(300)로부터 출력된 로우신호가 PMOS 트랜지스터(PM6)의 게이트에 인가되어 PMOS 트랜지스터(PM6)가 턴온되면, 입력단(IN10)을 통해 입력된 클럭 고주파신호(CLK)를 분주시켜 클럭 저주파신호를 제 4 인버터(500)로 출력하고, 이어서 제 4 인버터(500)는 주파수 분주수단(400)에 의해 분주되어 출력된 클럭 저주파신호를 반저시켜 출력단(OUT10)을 통해 출력한다.

도 4를 참조하여 본 발명의 주파수 분주장치의 특성을 설명한다.

도 4를 참조하면, (a4)의 파형신호는 주파수 분주수단(400)의 출력신호, (b4)의 파형신호는 제 3 인버터(300)의 출력신호, (c4)의 파형신호는 제 2 인버터(200)의 출력신호, (d4)의 파형신호는 제 1 인버터(100)의 출력신호, (e4)의 클럭신호는 입력단(IN20)을 통해 입력된 반전 클럭 고주파신호, (f4)의 클럭신호는 입력단(IN10)을 통해 입력된 클럭 고주파신호, (h4)의 펄스신호는 제 4 인버터(500)의 출력신호이다.

(f4)의 클럭신호의 하이신호가 NMOS 트랜지스터(NM2)의 게이트에 인가되어 NMOS 트랜지스터(NM2)가 턴온시키고, 또한 (e4)의 클럭신호의 로우신호가 PMOS 트랜지스터(PM1)의 게이트에 인가되어 PMOS 트랜지스터(PM1)를 턴온시키면, 제 1 인버터(100)는 (a4)의 파형신호를 반전시켜 (d4)의 파형신호를 제 2 및 제 3 인버터(200, 300)로 출력한다.

클럭신호의 하이신호가 NMOS 트랜지스터(NM4)의 게이트에 인가되어 NMOS 트랜지스터(NM4)를 턴온시키고, 또한 (f4)의 클럭신호의 로우신호가 PMOS 트랜지스터(PM3)의 게이트에 인가되어 PMOS 트랜지스터(PM3)를 턴온시키면, 제 2 인버터(200)는 제 1 인버터(100)로부터 입력된 (d4)의 파형신호를 반전시켜 (c4)의 파형신호를 주파수 분주수단(400)으로 출력한다.

제 1 인버터(100)로부터 (d4)의 파형신호의 하이신호가 NMOS 트랜지스터(NM5)의 게이트에 인가되어 NMOS 트랜지스터(NM5)를 턴온시키면, 제 3 인버터(300)는 입력단(IN10)을 통해 입력된 (f4)의 클럭신호를 반전시켜 (b4)의 파형신호를 주파수 분주수단(400)으로 출력한다.

이때, (d4)의 파형신호와 (c4)의 파형신호 사이에는 위상차가 발생된다.

제 2 인버터(200)로부터 출력된 (c4)의 파형신호의 하이신호가 NMOS 트랜지스터(NM8)의 게이트에 인가되어 NMOS 트랜지스터(NM8)를 턴온시키고, 또한 제 3 인버터(300)로부터 출력된 (b4)의 파형신호의 로우신호가 PMOS 트랜지스터(PM6)의 게이트에 인가되어 PMOS 트랜지스터(PM6)를 턴온시키면, 주파수 분주수단(400)은 입력단(IN10)을 통해 입력된 (f4)의 클럭신호를 분주시켜 (a4)의 파형신호를 제 1 인버터(100)로 궤환시키고, 또한 제 4 인버터(500)로 출력한다. 이어서 제 4 인버터(500)는 주파수 분주수단(400)로부터 출력된 (a4)를 반전시켜(h4)의 펄스신호를 출력한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

이상에서 설명한 바와 같이 본 발명의 주파수 분주 장치는, MOS 트랜지스터를 이용하여 인버터 및 주파수 분주수단을 각각 구성하므로써, 기가급의 고주파를 분주하여 저주파를 만들 수 있으며, 입력에 저주파를 사용하지 않아도 되므로 주파수 분주 장치를 구비하는 칩의 면적을 감소시킬 수 있는 효과를 제공한다.

Claims

제 1 입력단을 통해 입력된 클럭 고주파신호와 제 2 입력단을 통해 입력된 반전 클럭 고주파신호에 의해 주파수 분주수단으로부터 궤환된 신호를 반전시켜 출력하는 제 1 인버터;

상기 클럭 고주파신호와 상기 반전 클럭 고주파신호에 의해 상기 제 1 인버터로부터 출력된 신호를 반전시켜 출력하는 제 2 인버터;

상기 제 1 인버터로부터 출력된 신호에 의해 상기 클럭 주파수를 반전시켜 출력하는 제 3 인버터;

상기 제 2 및 제 3 인버터로부터 각각 출력된 신호에 의해 상기 클럭 주파수를 분주시키는 주파수 분주수단; 및

상기 주파수 분주수단으로부터 분주되어 출력된 클럭 고주파신호를 반전시켜 출력단을 통해 출력하기 위한 제 4 인버터를 구비한 주파수 분주 장치.
제 1 항에 있어서, 상기 제 1 인버터는

전원전압과 접지 사이에 순차적으로 직렬 연결된, 상기 제 2 입력단이 게이트에 연결된 제 1 PMOS 트랜지스터, 상기 주파수 분주수단의 출력단이 각각 게이트에 연결된 제 2 PMOS 트랜지스터와 제 1 NMOS 트랜지스터 및 상기 제 1 입력단이 게이트에 연결된 제 2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 주파수 분주 장치.
제 1 항에 있어서, 상기 제 2 인버터는

전원전압과 접지 사이에 순차적으로 직렬 연결된, 상기 제 1 입력단이 게이트에 연결된 제 1 PMOS 트랜지스터, 상기 제 1 인버터의 출력단이 각각 게이트에 연결된 제 2 PMOS 트랜지스터와 제 1 NMOS 트랜지스터 및 상기 제 2 입력단이 게이트에 연결된 제 2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 주파수 분주 장치.
제 1 항에 있어서, 상기 제 3 인버터는

전원전압과 접지 사이에 순차적으로 직렬 연결된, 상기 제 1 입력단이 게이트에 연결된 PMOS 트랜지스터, 상기 제 1 인버터의 출력단이 게이트에 연결된 제 1 NMOS 트랜지스터 및 상기 제 1 입력단이 게이트에 연결된 제 2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 주파수 분주 장치.
제 1 항에 있어서, 상기 주파수 분주수단은

전원전압과 접지 사이에 순차적으로 직렬 연결된, 상기 제 3 인버터의 출력단이 게이트에 연결된 PMOS 트랜지스터, 상기 제 1 입력단이 게이트에 연결된 제 1 NMOS 트랜지스터 및 상기 제 2 인버터의 출력단이 게이트에 연결된 제 2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 주파수 분주 장치.
제 1 항에 있어서, 상기 제 4 인버터는

전원전압과 접지 사이에 순차적으로 직렬 연결된, 상기 주파수 분주수단의 출력단이 각각 게이트에 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 주파수 분주 장치.