KR200296045Y1 - 링오실레이터 - Google Patents

Abstract

본 고안은 인버터의 상승 지연 시간을 줄임으로써 클럭 신호의 지연 시간을 줄이고, 고주파 클럭 신호를 생성하는 링 오실레이터를 제공하기 위한 것으로, 이를 위해 본 고안은 차례로 직렬 연결되되, 최종단의 출력 신호가 최초단의 입력 신호로 인가되도록 구성되는 N(N은 3이상 홀수의 자연수)개의 인버터를 포함하는 링 오실레이터에 있어서, 상기 N개의 인버터 각각은, 전원전압단 및 접지전원단 사이에 직렬 연결되며, 그 다음단에서 출력되는 제1 출력 신호에 응답하여 자신의 출력단을 풀-업 또는 풀-다운 구동하는 제1 피모스트랜지스터 및 앤모스트랜지스터; 및 상기 피모스트랜지스터와 병렬 접속되며, 이전단에서 출력되는 제2 출력 신호에 응답하여 상기 출력단을 풀-업 구동하는 제2 피모스트랜지스터를 구비하는 것을 특징으로 하는 링 오실레이터를 제공한다.

Description

링 오실레이터{A ring oscillator}

본 고안은 회로 설계에 관한 것으로서, 특히 다중 클럭을 생성하는 링 오실레이터(ring oscillator)에 관한 것이다.

일반적으로, 링 오실레이터는 소수개 인버터(inverter)의 입출력단을 서로 연결하여 체인(chain) 형식으로 구성하며, 시스템 동기화 및 데이터 샘플링(sampling) 시 사용되는 고주파 클럭을 생성한다.

도 1은 종래의 링 오실레이터에 대한 회로도로서, 인버터의 입출력단을 서로 맞물리도록 연결하여 구성한 것이고, 도 2는 상기 도 1의 인버터 체인을 구성하고 있는 인버터의 입력 신호 및 출력 신호에 대한 파형도이다.

도 1에 도시된 바와 같이 단순히 인버터 체인만으로 구성된 종래의 링 오실레이터는, 도 2의 신호 파형도에 도시된 것과 같이 인버터의 자체 지연 으로 인해 입력 신호 및 출력 신호 사이에 소정 시간의 지연 시간이 존재한다. 따라서, 이러한 인버터 자체 지연 시간이 클럭 주파수에 결정적 영향을 미치게 되어 고주파 클럭 생성이 어렵다.

본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 인버터의 상승 지연 시간을 줄임으로써 클럭 신호의 지연 시간을 줄이고, 고주파 클럭 신호를 생성하는 링 오실레이터를 제공하는데 그 목적이 있다.

도 1은 종래의 링 오실레이터 회로도.

도 2는 인버터 체인을 구성하고 있는 인버터의 입력 신호 및 출력 신호의 파형도.

도 3은 본 고안의 일실시예인 5개의 인버터로 구성된 링 오실레이터 회로도.

도 4는 인버터단으로 입력되는 신호들의 파형도.

도 5는 링 오실레이터 출력 신호에 대한 종래 기술과 본 고안의 시뮬레이션 결과 파형도.

* 도면의 주요 부분에 대한 설명

INV1 : 제1 인버터단 INV2 : 제2 인버터단

INV3 : 제3 인버터단 INV4 : 제4 인버터단

INV5 : 제5 인버터단

상기 목적을 달성하기 위한 본 고안은 차례로 직렬 연결되되, 최종단의 출력신호가 최초단의 입력 신호로 인가되도록 구성되는 N(N은 3이상 홀수의 자연수)개의 인버터를 포함하는 링 오실레이터에 있어서, 상기 N개의 인버터 각각은, 전원전압단 및 접지전원단 사이에 직렬 연결되며, 그 다음단에서 출력되는 제1 출력 신호에 응답하여 자신의 출력단을 풀-업 또는 풀-다운 구동하는 제1 피모스트랜지스터 및 앤모스트랜지스터; 및 상기 피모스트랜지스터와 병렬 접속되며, 이전단에서 출력되는 제2 출력 신호에 응답하여 상기 출력단을 풀-업 구동하는 제2 피모스트랜지스터를 구비하는 것을 특징으로 하는 링 오실레이터를 제공한다.

이하, 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자가 본 고안의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 고안의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

본 고안은 피모스트랜지스터의 정공 이동도가 엔모스트랜지스터의 전자 이동도에 비해 2-3배 느려, 인버터의 상승 지연 시간이 하강 지연 시간보다 늦어지는 것에 착안하여, 인버터 회로의 피모스트랜지스터 및 엔모스트랜지스터 외에 하나의 피모스트랜지스터를 추가하고, 인버터 회로의 입력 신호와 추가된 피모스트랜지스터의 게이트로 입력되는 신호의 지연을 다르게 제어하여 인버터의 상승 지연 시간을 줄이고, 주파수를 높인다.

도 3은 본 고안의 일실시예인 링 오실레이터 회로도이다.

도 3을 참조하면, 본 고안의 링 오실레이터는 제1 내지 제5 인버터단(INV1 내지 INV5)으로 이루어지되, 제1 인버터단(INV1)은 전원전압단과 접지전원단 사이에 직렬 연결되며, 자신의 게이트로 제2 인버터단(INV2)의 출력 신호(30)를 각각 입력받는 피모스트랜지스터(P1) 및 엔모스트랜지스터(N1)와, 피모스트랜지스터(P1)와 병렬연결되며 자신의 게이트로 제5 인버터단(INV5)의 출력 신호(31)를 입력받는 피모스트랜지스터(P2)로 이루어진다. 제2, 제3, 제4 및 제5 인버터단(INV2, INV3,INV4 및 INV5)은 제1 인버터단(INV1)과 동일한 구조를 가진다.

여기서, 제1 인버터단(INV1)의 트랜지스터의 게이트로 입력되는 신호는 도 4와 같은 특성을 가진다.

도 4를 참조하면, 피모스트랜지스터(P1)와 엔모스트랜지스터(N1)의 게이트로 각각 입력되는 제2 인버터단(INV2)의 출력 신호(30)는 두 인버터단(INV1, INV2)을 통해 지연된 신호로서, 피모스트랜지스터(P2)의 게이트로 인가되는 제5 인버터단(INV5)의 출력 신호(31)보다 소정 시간 더 지연됨을 알 수 있다.

보다 구체적으로, 피모스트랜지스터(P2)의 게이트로 입력되는 신호가 논리 레벨 "1"로 입력되고, 인버터(P1, N1)의 입력 신호가 논리 레벨 "0"으로 입력되는 제1 구간에서는, 피모스트랜지스터(P1)가 턴-온(turn-on)되어 제2 인버터단(INV2)으로 논리 레벨 "1"을 출력한다.

그리고, 피모스트랜지스터(P2)의 게이트로 입력되는 신호가 논리 레벨 "1"로 입력되고, 인버터(P1,N1)의 입력 신호가 논리 레벨 "1"로 입력되는 제2 구간에서는, 엔모스트랜지스터(N1)가 턴-온(turn-on)되어 제2 인버터단(INV2)으로 논리 레벨 "0"을 출력한다.

다음으로, 피모스트랜지스터(P2)의 게이트로 입력되는 신호가 논리 레벨 "0"으로 입력되고, 인버터(P1,N1)의 입력 신호가 논리 레벨 "1"로 입력되는 제3 구간에서는, 엔모스트랜지스터(N1) 및 피모스트랜지스터(P2)가 동시에 턴-온(turn-on)되어 결정되어지지 않는 값을 제2 인버터단(INV2)으로 출력한다.

다음으로, 피모스트랜지스터(P2)의 게이트로 입력되는 신호가 논리 레벨 "0"으로 입력되고, 인버터(P1,N1)의 입력 신호가 논리 레벨 "0"으로 입력되는 제4 구간에서는, 피모스트랜지스터(P1) 및 피모스트랜지스터(P2)가 동시에 턴-온(turn-on)되어 이전의 결정되어지지 않는 값을 빠르게 논리 레벨 "1"로 구동하여 제2 인버터단(INV2)으로 출력한다. 따라서, 제3 구간 및 제4 구간을 통해 인버터단의 논리 레벨 "0"에서 논리 레벨 "1"로의 상승 지연 시간을 줄일 수 있다.

다시말해, 엔모스트랜지스터에 의한 전자 이동도보다 피모스트랜지스터의 정공 이동도가 느리기 때문에 피모스트랜지스터(P2)와 엔모스트랜지스터(N1)의 게이트로 서로 다른 지연 시간을 가지는 신호를 인가함으로써 입력의 지연 시간에 해당하는 만큼의 구간에서 피모스트랜지스터(P2)와 엔모스트랜지스터(N1)가 동시에 턴-온 되어 피모스트랜지스터에 의한 인버터단의 상승 시간을 줄일 수 있어 주파수를 높일 수 있다.

그리고, 제5 구간 및 제6 구간은 일반적인 인버터단을 사용할 경우의 각 트랜지스터 상태를 가진다.

도 5는 링 오실레이터 출력 신호에 대한 종래 기술과 본 고안의 시뮬레이션 결과 파형도로서, 본 고안의 출력 신호가 종래의 출력 신호에 비해 상승 지연 시간이 줄어 고주파가 생성되는 것을 알 수 있다.

이상에서 설명한 본 고안은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 고안의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 고안은, 링 오실레이터를 구성하는 인버터 체인의 지연 시간을 줄이기 위해 피모스트랜지스터를 추가로 구성하고, 인버터 입력 신호와 추가한 피모스트랜지스터의 입력 신호를 다르게 지연하여 인버터단의 상승 지연 시간을 줄임으로써 고주파 클럭 신호를 생성할 수 있고, 또한 본 고안의 링 오실레이터를 고주파의 다중 클럭을 사용하는 칩에 적용하여, 복잡한 로직의 첨가 없이 고주파 클럭을 사용할 수 있다.

Claims (1)

1. 차례로 직렬 연결되되, 최종단의 출력 신호가 최초단의 입력 신호로 인가되도록 구성되는 N(N은 3이상 홀수의 자연수)개의 인버터를 포함하는 링 오실레이터에 있어서,

   상기 N개의 인버터 각각은,

   전원전압단 및 접지전원단 사이에 직렬 연결되며, 그 다음단에서 출력되는 제1 출력 신호에 응답하여 자신의 출력단을 풀-업 또는 풀-다운 구동하는 제1 피모스트랜지스터 및 앤모스트랜지스터; 및

   상기 피모스트랜지스터와 병렬 접속되며, 이전단에서 출력되는 제2 출력 신호에 응답하여 상기 출력단을 풀-업 구동하는 제2 피모스트랜지스터

   를 구비하는 것을 특징으로 하는 링 오실레이터.