JPS6091822A - 電源制御回路 - Google Patents
電源制御回路Info
- Publication number
- JPS6091822A JPS6091822A JP58198642A JP19864283A JPS6091822A JP S6091822 A JPS6091822 A JP S6091822A JP 58198642 A JP58198642 A JP 58198642A JP 19864283 A JP19864283 A JP 19864283A JP S6091822 A JPS6091822 A JP S6091822A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply unit
- sequence
- power
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｔｅｌ 発明の技術分野
本発明は、電源制御回路に係り、特に本体電源ユニット
と、入出力装置電源ユニットの各電源ユニットに対する
投入シーケンスと切断シーケンスとを個別に設定できる
ようにする電源ユニットシーケンス制御方式に関する。
と、入出力装置電源ユニットの各電源ユニットに対する
投入シーケンスと切断シーケンスとを個別に設定できる
ようにする電源ユニットシーケンス制御方式に関する。
山） 技術の背景
最近のデータ処理システムの大型化に伴い、該データ処
理システムに接続される入出力装置の数も多くなる動向
にある。
理システムに接続される入出力装置の数も多くなる動向
にある。
一方、上記データ処理システムに対する電源制御回路に
おいては、該データ処理システムの各電源ユニットに対
する電源投入、切断のシーケンス制御は１本体装置、入
出力装置の順序で行われるのが一般的である。
おいては、該データ処理システムの各電源ユニットに対
する電源投入、切断のシーケンス制御は１本体装置、入
出力装置の順序で行われるのが一般的である。
従って、上記のようにデータ処理システムに接続される
入出力装置の数が増加してくると、入出力装置全体に対
する電源投入、切断のシーケンス制御に要する時間が増
加してくる為、再度同じ入出力装置の電源を投入するの
に多くの時間が必要となる問題があり、任意の入出力装
置に対して、電源を切断後−速やかに再投入できる電源
投入。
入出力装置の数が増加してくると、入出力装置全体に対
する電源投入、切断のシーケンス制御に要する時間が増
加してくる為、再度同じ入出力装置の電源を投入するの
に多くの時間が必要となる問題があり、任意の入出力装
置に対して、電源を切断後−速やかに再投入できる電源
投入。
切断のシーケンス制御方式が要望されていた。
（ｃ） 従来技術と問題点
第１図は従来方式における電源制御回路をブロック図で
示したものであり、１は電源オン／オフインタフェース
部（ＯＮｌｏＦＦ ＩＮＦ ）で、電源投入、切断スイ
ッチ（図示せず）からの信号（例えば、地気信号）を受
信して、該スイッチのチャタを吸収する回路（例えば、
コンデンサー、抵抗器によるフィルタによる）からなっ
ている。２は電源オン／オフ受は付はゲート部（ＯＮｌ
ｏＦＦ ＧＡＴＥ）で、上記オン／オフ信号を論理信号
に変換する。
示したものであり、１は電源オン／オフインタフェース
部（ＯＮｌｏＦＦ ＩＮＦ ）で、電源投入、切断スイ
ッチ（図示せず）からの信号（例えば、地気信号）を受
信して、該スイッチのチャタを吸収する回路（例えば、
コンデンサー、抵抗器によるフィルタによる）からなっ
ている。２は電源オン／オフ受は付はゲート部（ＯＮｌ
ｏＦＦ ＧＡＴＥ）で、上記オン／オフ信号を論理信号
に変換する。
３はモードフリップフロップ（ＭＯＤＥ ＦＦ ）で、
上記オン／オン信号に対応したパルス信号をラッチし、
シフトレジスタ（ＳＩＩＩＰＴ ＲＥＧ ）４の昇順シ
フト／降順シフトの制御を行う。４はそのシフトレジス
タ（ＳＩＩＩＦＴ ＲＥＧ ）で、カウンタ（ＣＯＵＮ
ＴＥＩ？ ＞６から一定時間（例えば、ＴＩ）毎にクロ
ック（ＣＰ）を受信し、上記昇順シフトの場合は、シー
ケンス信号１〜ｎ、ｌ°〜ｎ’の順に投入信号を送出し
、降順シフトの場合はシーケンス信号ｎ′〜１１ 、ｎ
−１の順に切断信号を送出する。５は本電源制御回路の
基本クロックを発生する基本クロック発生部（ＣＬＫ
） 、 ６はカウンタ（ＣＯＵＮＴＥＲ＞で、基本クロ
ック発生部（ＣＬＫ ） ５からの基本クロックを分周
し、一定時間Ｔ１毎にクロック（ＣＰ）を出力する。７
は本体電源ユニットインタフェース部（本体ＰＷＲＩＮ
Ｎ ＞で、本体電源ユニットに対してシーケンス信号１
〜ｎを送出する。８は入出力装置電源ユニットインタフ
ェース部（１１０ＰＷＲＩＮＦ）で、各入出力装置の電
源ユニットに対してシーケンス信号１°〜ｎ°を送、出
する。
上記オン／オン信号に対応したパルス信号をラッチし、
シフトレジスタ（ＳＩＩＩＰＴ ＲＥＧ ）４の昇順シ
フト／降順シフトの制御を行う。４はそのシフトレジス
タ（ＳＩＩＩＦＴ ＲＥＧ ）で、カウンタ（ＣＯＵＮ
ＴＥＩ？ ＞６から一定時間（例えば、ＴＩ）毎にクロ
ック（ＣＰ）を受信し、上記昇順シフトの場合は、シー
ケンス信号１〜ｎ、ｌ°〜ｎ’の順に投入信号を送出し
、降順シフトの場合はシーケンス信号ｎ′〜１１ 、ｎ
−１の順に切断信号を送出する。５は本電源制御回路の
基本クロックを発生する基本クロック発生部（ＣＬＫ
） 、 ６はカウンタ（ＣＯＵＮＴＥＲ＞で、基本クロ
ック発生部（ＣＬＫ ） ５からの基本クロックを分周
し、一定時間Ｔ１毎にクロック（ＣＰ）を出力する。７
は本体電源ユニットインタフェース部（本体ＰＷＲＩＮ
Ｎ ＞で、本体電源ユニットに対してシーケンス信号１
〜ｎを送出する。８は入出力装置電源ユニットインタフ
ェース部（１１０ＰＷＲＩＮＦ）で、各入出力装置の電
源ユニットに対してシーケンス信号１°〜ｎ°を送、出
する。
今、電源オン／オアインタフェース部（ＯＮｌｏＦＦ
ＩＮＦ ） １が電源投入指示を受けると、電源オン／
オフ受は付はゲート部（ＯＮｌｏＦＦ ＧＡＴＥ） ２
で電源投入を指示する論理信号となり、モードフリップ
プロップ（ＭＯＤＥ ＦＦ ）３を電源投入モードにセ
ットし、シフトレジスタ（ＳＨＩＦＴ ＲＥＧ”） ４
にモー ２ド切り替え信号として送出される。
ＩＮＦ ） １が電源投入指示を受けると、電源オン／
オフ受は付はゲート部（ＯＮｌｏＦＦ ＧＡＴＥ） ２
で電源投入を指示する論理信号となり、モードフリップ
プロップ（ＭＯＤＥ ＦＦ ）３を電源投入モードにセ
ットし、シフトレジスタ（ＳＨＩＦＴ ＲＥＧ”） ４
にモー ２ド切り替え信号として送出される。
一方、基本クロック発生部（ＣＬＫ ）５からの基本ク
ロックをカウンタ（ＣＯＵＮＴＥＲ） ６が分周し、一
定時間Ｔ１毎にクロック（ＣＰ）をシフトレジスタ（Ｓ
ＨＩＦＴ ＲＥＧ ） ４に供給する。
ロックをカウンタ（ＣＯＵＮＴＥＲ） ６が分周し、一
定時間Ｔ１毎にクロック（ＣＰ）をシフトレジスタ（Ｓ
ＨＩＦＴ ＲＥＧ ） ４に供給する。
シフトレジスタ（ＳＩＩＩＦＴ ＲＥＧ ） ４におい
ては、上記の電源投入モード信号（昇順シフト指定）と
、１１間隔のクロック（ＣＰ）とによって、電源ユニッ
トに対する投入シーケンスを制御するシーケンス信号１
〜ｎｉｌ°〜ｎ°を出力し、１〜ｎは本体電源ユニット
インタフェース部（本体ＰＷＲＩＮＦ ）７へ、続いて
１′〜ｎ°を入出力装置電源ユニットインタフェース部
（１１０ＰＷＲＩＮＦ ） ８ ヘ送出するように動作
する。
ては、上記の電源投入モード信号（昇順シフト指定）と
、１１間隔のクロック（ＣＰ）とによって、電源ユニッ
トに対する投入シーケンスを制御するシーケンス信号１
〜ｎｉｌ°〜ｎ°を出力し、１〜ｎは本体電源ユニット
インタフェース部（本体ＰＷＲＩＮＦ ）７へ、続いて
１′〜ｎ°を入出力装置電源ユニットインタフェース部
（１１０ＰＷＲＩＮＦ ） ８ ヘ送出するように動作
する。
次に電源オン／オフインタフェース部（ＯＮｌｏＦＦ
ＩＮＦ ） １が電源切断指示を受けると、電源ｉン／
オフ受は付はゲート部（ＯＮｌｏＦＦ ＧＡＴＥ） ２
テ電源切断を指示する論理信号となり、モードフリッ
プフロップ（ＭＯＤＥ ＦＦ ） ３を電源切断モード
にセットし、シフトレジスタ（Ｓ旧ＦＴ ＲＥＧ ）
４にモード切り替え信号として送出される。
ＩＮＦ ） １が電源切断指示を受けると、電源ｉン／
オフ受は付はゲート部（ＯＮｌｏＦＦ ＧＡＴＥ） ２
テ電源切断を指示する論理信号となり、モードフリッ
プフロップ（ＭＯＤＥ ＦＦ ） ３を電源切断モード
にセットし、シフトレジスタ（Ｓ旧ＦＴ ＲＥＧ ）
４にモード切り替え信号として送出される。
シフトレジスタ（Ｓ旧ＦＴ ＲＵＧ ） ４においては
、上記の電源切断モード信号（降順シフト指定）と、ｉ
１間隔のクロック（ＣＰ）とによって、電源ユニットに
対する切断シーケンスを制御するシーケンス信号ｎ′〜
１１．ｎ〜１を出力し、ｎ′〜１°は入出力装置電源ユ
ニットインタフェース部＜ｌ１０ＰＷＲＩＮＦ ）８へ
、続いてｎ−１を本体電源ユニットインタフェース部（
本体ＰＷＲＩＮＦ ） ７送出するように動作する。
、上記の電源切断モード信号（降順シフト指定）と、ｉ
１間隔のクロック（ＣＰ）とによって、電源ユニットに
対する切断シーケンスを制御するシーケンス信号ｎ′〜
１１．ｎ〜１を出力し、ｎ′〜１°は入出力装置電源ユ
ニットインタフェース部＜ｌ１０ＰＷＲＩＮＦ ）８へ
、続いてｎ−１を本体電源ユニットインタフェース部（
本体ＰＷＲＩＮＦ ） ７送出するように動作する。
以上、詳細に説明したように、従来の電源制御方法は、
電源投入指示を受けると、ある一定間隔（即ち、Ｔ１の
間隔）で本体電源ユニソ）−＞入出力装置電源ユニット
へとシーケンスをとって投入され、切断指示を受けると
、投入時と同じ間隔で、入出力装置電源ユニット→本体
電源ユニットへとシーケンスをとって切断されていた。
電源投入指示を受けると、ある一定間隔（即ち、Ｔ１の
間隔）で本体電源ユニソ）−＞入出力装置電源ユニット
へとシーケンスをとって投入され、切断指示を受けると
、投入時と同じ間隔で、入出力装置電源ユニット→本体
電源ユニットへとシーケンスをとって切断されていた。
従って、投入時と切断時のシーケンスの間隔が同一の為
、投入完了と切断完了に同一の時間を必要とし、ある電
源ユニットを切断後すぐに投入しようとしても、ある時
間を待って投入する必要があった。
、投入完了と切断完了に同一の時間を必要とし、ある電
源ユニットを切断後すぐに投入しようとしても、ある時
間を待って投入する必要があった。
以上、従来方式において、電源ユニットに対する投入、
切断のシーケンスをタイムチャートで示すと第３図の通
りとなり、シーケンスの間隔が投入、切断、装置種別に
関係なく、一定値Ｔ１であることが良く示されている。
切断のシーケンスをタイムチャートで示すと第３図の通
りとなり、シーケンスの間隔が投入、切断、装置種別に
関係なく、一定値Ｔ１であることが良く示されている。
＋ｄ） 発明の目的
本発明は上記従来の欠点に鑑み、電源投入時は、電源装
置に対する影響を少なくする為に充分な時間をとって投
入するが、切断時は投入時よりも短い時間で切断する方
法を提供することを目的とするものである。
置に対する影響を少なくする為に充分な時間をとって投
入するが、切断時は投入時よりも短い時間で切断する方
法を提供することを目的とするものである。
（ｅｌ 発明の構成
そしてこの目的は、本発明によれば、本体電源ユニット
と入出力装置電源ユニ、トとを制御する電源制御回路に
おいて、各電源ユニットを制御するシーケンス部を、本
体電源ユニットに対するシーケンス部と、入出力装置電
源ユニットに対するシーケンス部とに分離し、各シーケ
ンス部に対して、該シーケンス部を制御するクロックを
切り替える回路を設け、該クロック切り替え回路がら各
シーケンス部に対応したクロックを供給して、上記各電
源ユニットにたいするシーケンス部を制御し、各電源ユ
ニットの投入時間と、切断時間のシーケンスを個別に設
定できる方法を提供することによって達成され、電源ユ
ニット対応に、投入。
と入出力装置電源ユニ、トとを制御する電源制御回路に
おいて、各電源ユニットを制御するシーケンス部を、本
体電源ユニットに対するシーケンス部と、入出力装置電
源ユニットに対するシーケンス部とに分離し、各シーケ
ンス部に対して、該シーケンス部を制御するクロックを
切り替える回路を設け、該クロック切り替え回路がら各
シーケンス部に対応したクロックを供給して、上記各電
源ユニットにたいするシーケンス部を制御し、各電源ユ
ニットの投入時間と、切断時間のシーケンスを個別に設
定できる方法を提供することによって達成され、電源ユ
ニット対応に、投入。
切断時間を自由に設定でき、各種の電源ユニットを効率
良く、投入、切断できる利点がある。 ・（ｆ） 発明
の実施例 以下本発明の実施例を図面によって詳述する。
良く、投入、切断できる利点がある。 ・（ｆ） 発明
の実施例 以下本発明の実施例を図面によって詳述する。
第２図が本発明の一実施例をブロック図で示した図であ
り、第４図は本発明を実施した場合の、電源投入、切断
のシーケンスをタイムチャートで示した図である。
り、第４図は本発明を実施した場合の、電源投入、切断
のシーケンスをタイムチャートで示した図である。
第２図において、１，２．３．５〜８は第１図で説明し
たものと同じものであり、４１．４２は本発明を実施す
る為に、第１図において４で説明したシフトレジスタ（
ｓｎｔｐＴＩＩＥＧ ＞を、本体電源ユニットと入出力
装置電源ユニット別に分けて設けたもので、４１が本体
電源ユニットに対するシフトレジスタ（本体Ｐ畦５ＨＩ
ＦＴ ＲＥＧ ）であり、４２は入出力装置電源ユニッ
トに対するシフトレジスタ（Ｉ１０ＰＷＲ５ＨＩＦＴ
ＲＥＧ ）である。９が本発明を実施するのに必要なり
ロック切り替え回路であって、カウンタ（ＣＯＵＮＴＥ
Ｒ）６からの一定間隔のクロック（ＣＰＩ。
たものと同じものであり、４１．４２は本発明を実施す
る為に、第１図において４で説明したシフトレジスタ（
ｓｎｔｐＴＩＩＥＧ ＞を、本体電源ユニットと入出力
装置電源ユニット別に分けて設けたもので、４１が本体
電源ユニットに対するシフトレジスタ（本体Ｐ畦５ＨＩ
ＦＴ ＲＥＧ ）であり、４２は入出力装置電源ユニッ
トに対するシフトレジスタ（Ｉ１０ＰＷＲ５ＨＩＦＴ
ＲＥＧ ）である。９が本発明を実施するのに必要なり
ロック切り替え回路であって、カウンタ（ＣＯＵＮＴＥ
Ｒ）６からの一定間隔のクロック（ＣＰＩ。
ＣＰ２等）を、モードフリップフロップ（ＭＯＤＥ Ｆ
Ｆ）３からのモード信号に従って、切り替えてシフトレ
ジスタ（Ｓ旧ＦＴ ＲＥＧ ） ４１．４２に供給する
ものである。
Ｆ）３からのモード信号に従って、切り替えてシフトレ
ジスタ（Ｓ旧ＦＴ ＲＥＧ ） ４１．４２に供給する
ものである。
本電源制御回路においても、カウンタ（ＣＯＵＮＴＥＲ
）６の動作とか、モードフリップフロップ（ＭＯＤＥ
ＦＦ ） ３が電源投入、切断モードに設定される迄の
動作は、従来方式と同じであるので省略し、従来方式と
異なる部分を中心に、本発明の詳細な説明する。
）６の動作とか、モードフリップフロップ（ＭＯＤＥ
ＦＦ ） ３が電源投入、切断モードに設定される迄の
動作は、従来方式と同じであるので省略し、従来方式と
異なる部分を中心に、本発明の詳細な説明する。
今、モードフリップフロップ（ＭＯＤＥ ＦＦ ） ３
が電源投入モードとなっている場合を考えると、クロッ
ク切り替え回路９において、該モード信号を受信すると
、カウンタ（ＣＯＩＮＴＥＲ）６から、一定時間Ｔ１毎
に出力されるクロックＣＰ１を選択して、シフトレジス
タ（本体四Ｒ５ＩＩＩＦＴ ｌ？ＥＧ ） ４１に供給
する。
が電源投入モードとなっている場合を考えると、クロッ
ク切り替え回路９において、該モード信号を受信すると
、カウンタ（ＣＯＩＮＴＥＲ）６から、一定時間Ｔ１毎
に出力されるクロックＣＰ１を選択して、シフトレジス
タ（本体四Ｒ５ＩＩＩＦＴ ｌ？ＥＧ ） ４１に供給
する。
一方、モードフリップフロップ（ＭＯＤＥ ＦＦ ）
３は同じ電源投入モード信号を、シフトレジスタ（本体
四Ｒ５ＨＩＦＴ ＲＵＧ ’） ４１とシフトレジスタ
（１１０ＰＩＩＲ５ＨＩＦＴ ＲＥＧ ）４２に供給す
る。
３は同じ電源投入モード信号を、シフトレジスタ（本体
四Ｒ５ＨＩＦＴ ＲＵＧ ’） ４１とシフトレジスタ
（１１０ＰＩＩＲ５ＨＩＦＴ ＲＥＧ ）４２に供給す
る。
シフトレジスタ（本体ＰＷＲ５ＨＩＦＴ ＲＥＧ ）
４１においては、上記の電源投入モード信号（昇順シフ
ト指定）と、１１間隔のクロックＣＰ１とによって、本
体電源ユニットに対する投入シーケンスを制御するシー
ケンス信号１〜ｎを出力し、本体電源ユニットインタフ
ェース部（本体ＰＷＲＩＮＦ ） ７へ送出するように
動作する。
４１においては、上記の電源投入モード信号（昇順シフ
ト指定）と、１１間隔のクロックＣＰ１とによって、本
体電源ユニットに対する投入シーケンスを制御するシー
ケンス信号１〜ｎを出力し、本体電源ユニットインタフ
ェース部（本体ＰＷＲＩＮＦ ） ７へ送出するように
動作する。
クロック切り替え回路９はカウンタ（ＣＯＵＮＴＥＲ）
６から、一定時間Ｔ２毎に出力されるクロックＣＰ２を
選択して、シフトレジスタ（１１０ＰＷＲ５ＩＩＩＦＴ
ＲＥＧ ） ４２に供給している為、シフトレジスタ
（本体ＰＷＲ５ＨＩＦＴ ＲＥＧ ） ４１の動作終了
後、その終了信号がシフトレジスタ（本体四ｌ？ ５Ｉ
ＩＩＦＴ ＲＥＧ ） ４１からシフトレジスタ（Ｉ
１０ＰＷＲ５ＨＩＦＴ ＲＥＧ ） ４２に送出される
と、シフトレジスタ （１１０ＰＷＲ５ｌｌＩＦＴ Ｒ
ＥＧ ） ４２は、一定時間Ｔ２でシフトして出力され
るシーケンス信号１ ”’＋ｎ’を、入出力装置電源ユ
ニットインタフェース部（Ｉ １０ＰＷＲＩＮＦ ）８
に送出するように動作する。
６から、一定時間Ｔ２毎に出力されるクロックＣＰ２を
選択して、シフトレジスタ（１１０ＰＷＲ５ＩＩＩＦＴ
ＲＥＧ ） ４２に供給している為、シフトレジスタ
（本体ＰＷＲ５ＨＩＦＴ ＲＥＧ ） ４１の動作終了
後、その終了信号がシフトレジスタ（本体四ｌ？ ５Ｉ
ＩＩＦＴ ＲＥＧ ） ４１からシフトレジスタ（Ｉ
１０ＰＷＲ５ＨＩＦＴ ＲＥＧ ） ４２に送出される
と、シフトレジスタ （１１０ＰＷＲ５ｌｌＩＦＴ Ｒ
ＥＧ ） ４２は、一定時間Ｔ２でシフトして出力され
るシーケンス信号１ ”’＋ｎ’を、入出力装置電源ユ
ニットインタフェース部（Ｉ １０ＰＷＲＩＮＦ ）８
に送出するように動作する。
モードフリップフロップ（ＭＯＤ［！ ＦＦ ） ３が
電源切断モードになった場合は、クロック切り替え回路
９は、先ずクロックＣＰ３ 、 ＣＦ２を選択し、クロ
ックＣＰ３をシフトレジスタ（Ｉ １０ＰＷＲ５ＨＩＦ
Ｔ ＲＥＧ）４２に供給し、クロックＣＰ４をシフトレ
ジスタ（本体ＰＷＲＳ旧ＦＴ ＲＥＧ ） ４１に供給
しているので、シフトレジスタ（Ｉ １０ＰＷＲ５ＨＩ
ＦＴ ＩＩＥＧ ） ４２は一定時間間隔でシフトして
出力されるシーケンス信号０１〜１１を、そしてシフト
レジスタ（１１０ＰＷＲ５旧ＦＴ ＲＥＧ ） ４２の
動作終了後、その終了信号がシフトレジスタ（１１０Ｐ
誓Ｒ３旧ＦＴ ＲＵＧ ） ４２かもシフトレジスタ（
本体四Ｒ５ＩＩＩＦＴ ＲＥＧ ） ４１に送出される
と、シフトレジスタ（本体ＰＷＲ５ＩＩＩＦＴ ＲＥＧ
） ４１が一定時間間隔でシフトして出力されるシーケ
ンス信号ｎ〜１を、それぞれ入出力装置電源ユニットイ
ンタフェース部（Ｉ１０Ｐ讐ＲＩＮＦ ） ８ 、本体
電源ユニットインタフェース部（本体ＰＷＲＩＮＦ ）
７に送出するように動作する。
電源切断モードになった場合は、クロック切り替え回路
９は、先ずクロックＣＰ３ 、 ＣＦ２を選択し、クロ
ックＣＰ３をシフトレジスタ（Ｉ １０ＰＷＲ５ＨＩＦ
Ｔ ＲＥＧ）４２に供給し、クロックＣＰ４をシフトレ
ジスタ（本体ＰＷＲＳ旧ＦＴ ＲＥＧ ） ４１に供給
しているので、シフトレジスタ（Ｉ １０ＰＷＲ５ＨＩ
ＦＴ ＩＩＥＧ ） ４２は一定時間間隔でシフトして
出力されるシーケンス信号０１〜１１を、そしてシフト
レジスタ（１１０ＰＷＲ５旧ＦＴ ＲＥＧ ） ４２の
動作終了後、その終了信号がシフトレジスタ（１１０Ｐ
誓Ｒ３旧ＦＴ ＲＵＧ ） ４２かもシフトレジスタ（
本体四Ｒ５ＩＩＩＦＴ ＲＥＧ ） ４１に送出される
と、シフトレジスタ（本体ＰＷＲ５ＩＩＩＦＴ ＲＥＧ
） ４１が一定時間間隔でシフトして出力されるシーケ
ンス信号ｎ〜１を、それぞれ入出力装置電源ユニットイ
ンタフェース部（Ｉ１０Ｐ讐ＲＩＮＦ ） ８ 、本体
電源ユニットインタフェース部（本体ＰＷＲＩＮＦ ）
７に送出するように動作する。
以上の動作をタイムチャートで示したものが第４図であ
って、本発明によれば、電源投入、切断別に、更に制御
される電源ユニットの種別に対応して、異なるシフト時
間（Ｔｌ〜Ｔ４）を有するシーケンス信号によって、そ
れぞれの電源ユニットを制御することができることが理
解される。
って、本発明によれば、電源投入、切断別に、更に制御
される電源ユニットの種別に対応して、異なるシフト時
間（Ｔｌ〜Ｔ４）を有するシーケンス信号によって、そ
れぞれの電源ユニットを制御することができることが理
解される。
従って、Ｔ３＜７２． Ｔ４＜ＴＩとすることにより、
電源投入時間は長くしても、切断時間を短くすることが
できる他、Ｔｌ−７４の値を電源ユニットに合わせて選
ぶことにより、電源ユニット別に最適な投入、切断シー
ケンスで制御することもできることが判る。
電源投入時間は長くしても、切断時間を短くすることが
できる他、Ｔｌ−７４の値を電源ユニットに合わせて選
ぶことにより、電源ユニット別に最適な投入、切断シー
ケンスで制御することもできることが判る。
（幻 発明の効果
以上、詳細に説明したように、本発明の電源制御回路は
、各電源ユニットを制御するシーケンス部を、本体電源
ユニットシーケンス部と、入出力装置電源ユニットシー
ケンス部とに分け、それぞれのシーケンス部に供給する
クロックを、複数の一定時間間隔のクロックの中から、
電源投入時と切断時とで、クロック切り替え回路で切り
替えることにより、電源ユニット別に、且つ電源投入時
と切断時とのシーケンス時間が異なるように制御される
ので、切断時のシーケンス時間を短くできる他、本体装
置に必要な複数の電源ユニットに対する投入、切断シー
ケンスと、複数の入出力装置の各々の電源ユニットに順
次電源を投入、切断するシーケンスとを個別に設定して
、それぞれの電源ユニットに最適な投入、切断シーケン
スを与えることができる効果がある。
、各電源ユニットを制御するシーケンス部を、本体電源
ユニットシーケンス部と、入出力装置電源ユニットシー
ケンス部とに分け、それぞれのシーケンス部に供給する
クロックを、複数の一定時間間隔のクロックの中から、
電源投入時と切断時とで、クロック切り替え回路で切り
替えることにより、電源ユニット別に、且つ電源投入時
と切断時とのシーケンス時間が異なるように制御される
ので、切断時のシーケンス時間を短くできる他、本体装
置に必要な複数の電源ユニットに対する投入、切断シー
ケンスと、複数の入出力装置の各々の電源ユニットに順
次電源を投入、切断するシーケンスとを個別に設定して
、それぞれの電源ユニットに最適な投入、切断シーケン
スを与えることができる効果がある。
第１図は従来方式の電源制御回路をブロック図で示した
図、第２図は本発明の電源制御回路をブロック図で示し
た図、第３図は従来方式の電源投入、切断シーケンスを
タイムチャートで示した図。 第４図は本発明を実施した場合の電源投入、切断シーケ
ンスをタイムチャートで示した図である。 図面において、■は電源オン／オフインタフェース部（
ＯＮｌｏＦＦ ＩＮＦ ）、 ２は電源オン／オフ受は
付はゲート部（ＯＮｌｏＦＦ ＧＡＴＥ） 、 ３はモ
ードフリップフロップ（ＭＯＤＥ ＦＰ ） 、 ４は
シフトレジスタ（ＳＨＩＦＴ ＲＥＧ ） 、 ４１は
本体電源ユニットシフトレジスタ（本体ＰＷＲ５ＨＩＦ
Ｔ ＲＥＧ ） 、 ４２は入出力装置電源ユニットシ
フトレジスタ（１１０ＰＷＲＳ旧ＦＴ ＲＥＧ ） 、
５は基本クロック発生部（ＣＬＫ ） 、 ６はカウ
ンタ（ＣＯｌｌＮＴＩＥＲ） 、 ７は本体電源ユニッ
トインタフェース部（本体ＰＷＲＩＮＦ ） 、 ８は
入出力装置電源ユニットインタフェース部（ＩｌｏＰＷ
ＲＩＮＦ ） 、 ９はクロック切り替え回路、１〜ｎ
＋１１〜ｎ１は投入、切断シーケンス、をそれぞれ示す
。
図、第２図は本発明の電源制御回路をブロック図で示し
た図、第３図は従来方式の電源投入、切断シーケンスを
タイムチャートで示した図。 第４図は本発明を実施した場合の電源投入、切断シーケ
ンスをタイムチャートで示した図である。 図面において、■は電源オン／オフインタフェース部（
ＯＮｌｏＦＦ ＩＮＦ ）、 ２は電源オン／オフ受は
付はゲート部（ＯＮｌｏＦＦ ＧＡＴＥ） 、 ３はモ
ードフリップフロップ（ＭＯＤＥ ＦＰ ） 、 ４は
シフトレジスタ（ＳＨＩＦＴ ＲＥＧ ） 、 ４１は
本体電源ユニットシフトレジスタ（本体ＰＷＲ５ＨＩＦ
Ｔ ＲＥＧ ） 、 ４２は入出力装置電源ユニットシ
フトレジスタ（１１０ＰＷＲＳ旧ＦＴ ＲＥＧ ） 、
５は基本クロック発生部（ＣＬＫ ） 、 ６はカウ
ンタ（ＣＯｌｌＮＴＩＥＲ） 、 ７は本体電源ユニッ
トインタフェース部（本体ＰＷＲＩＮＦ ） 、 ８は
入出力装置電源ユニットインタフェース部（ＩｌｏＰＷ
ＲＩＮＦ ） 、 ９はクロック切り替え回路、１〜ｎ
＋１１〜ｎ１は投入、切断シーケンス、をそれぞれ示す
。
Claims (1)
- 本体電源ユニットと入出力装置電源ユニットとを制御す
る電源制御回路において、各電源ユニットを制御するシ
ーケンス部を、本体電源ユニットに対するシーケンス部
と、入出力装置電源ユニットに対するシーケンス部とに
分離し、各シーケンス部に対して、該シーケンス部を制
御するクロックを切り替える回路を設け、該クロック切
り替え回路から各シーケンス部に対応したクロックを供
給して、上記各電源ユニットにたいするシーケンス部を
制御し、各電源ユニットの投入時間と、切断時間のシー
ケンスを個別に設定できるようにしたことを特徴とする
電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198642A JPS6091822A (ja) | 1983-10-24 | 1983-10-24 | 電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198642A JPS6091822A (ja) | 1983-10-24 | 1983-10-24 | 電源制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6091822A true JPS6091822A (ja) | 1985-05-23 |
| JPH0443290B2 JPH0443290B2 (ja) | 1992-07-16 |
Family
ID=16394602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198642A Granted JPS6091822A (ja) | 1983-10-24 | 1983-10-24 | 電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010154750A (ja) * | 2001-03-14 | 2010-07-08 | Power Integrations Inc | スイッチ・モード電源の障害状態保護のための方法および装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55122434A (en) * | 1979-03-15 | 1980-09-20 | Fujitsu Ltd | Power supply control system |
| JPS5731334A (en) * | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Power source control system |
| JPS57132224A (en) * | 1981-02-10 | 1982-08-16 | Nec Corp | Power source controller |
| JPS585819A (ja) * | 1981-07-03 | 1983-01-13 | Nec Corp | 電源制御装置 |
-
1983
- 1983-10-24 JP JP58198642A patent/JPS6091822A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55122434A (en) * | 1979-03-15 | 1980-09-20 | Fujitsu Ltd | Power supply control system |
| JPS5731334A (en) * | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Power source control system |
| JPS57132224A (en) * | 1981-02-10 | 1982-08-16 | Nec Corp | Power source controller |
| JPS585819A (ja) * | 1981-07-03 | 1983-01-13 | Nec Corp | 電源制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010154750A (ja) * | 2001-03-14 | 2010-07-08 | Power Integrations Inc | スイッチ・モード電源の障害状態保護のための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0443290B2 (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1576711B1 (en) | System and method for interleaving point-of-load regulators | |
| US20060090026A1 (en) | USB control circuit for saving power and the method thereof | |
| EP0254406B1 (en) | Switching circuit for clock signals | |
| JP2009509226A (ja) | バス回路 | |
| US10763833B2 (en) | Multiphase oscillator circuit | |
| US8914563B2 (en) | Integrated circuit, system, and method including a shared synchronization bus | |
| US4771441A (en) | Synchronizing unit | |
| US4455587A (en) | Electronic control circuit for the formation of a monostable switching behavior in a bistable relay | |
| KR930010689B1 (ko) | 클록신호 변환회로 | |
| JPS6091822A (ja) | 電源制御回路 | |
| EP0915566A3 (en) | Reset circuit for flipflop | |
| EP0481486B1 (en) | Stepping motor control circuit | |
| EP0687066B1 (en) | Overvoltage protection device for an integrated circuit and corresponding method | |
| US20040247065A1 (en) | Method and device for synchronisation of data transmission between tow circuits | |
| US20070076466A1 (en) | Multiple-clock controlled logic signal generating circuit | |
| US5566138A (en) | Counter circuit for controlling the operation of a quartz clock with "one touch" or "fast" electrical resetting of the time | |
| KR100238208B1 (ko) | 동기식 직렬 입출력 회로 | |
| JPH08221151A (ja) | クロック供給装置 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JPH07120255B2 (ja) | ビットバッファ回路 | |
| JP3302907B2 (ja) | Ｐｗｍ出力制御回路 | |
| JP2964558B2 (ja) | 入出力インタフェース回路 | |
| KR950002349Y1 (ko) | 냉장고의 제상주기 제어회로 | |
| JP2002344317A (ja) | 信号変換回路 | |
| JPS648369B2 (ja) |