KR950002349Y1 - 냉장고의 제상주기 제어회로 - Google Patents

냉장고의 제상주기 제어회로 Download PDF

Info

Publication number
KR950002349Y1
KR950002349Y1 KR2019900006548U KR900006548U KR950002349Y1 KR 950002349 Y1 KR950002349 Y1 KR 950002349Y1 KR 2019900006548 U KR2019900006548 U KR 2019900006548U KR 900006548 U KR900006548 U KR 900006548U KR 950002349 Y1 KR950002349 Y1 KR 950002349Y1
Authority
KR
South Korea
Prior art keywords
output
level signal
refrigerator
time
general
Prior art date
Application number
KR2019900006548U
Other languages
English (en)
Other versions
KR910020676U (ko
Inventor
유한주
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019900006548U priority Critical patent/KR950002349Y1/ko
Publication of KR910020676U publication Critical patent/KR910020676U/ko
Application granted granted Critical
Publication of KR950002349Y1 publication Critical patent/KR950002349Y1/ko

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25DREFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D21/00Defrosting; Preventing frosting; Removing condensed or defrost water
    • F25D21/002Defroster control
    • F25D21/006Defroster control with electronic control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Defrosting Systems (AREA)

Abstract

내용 없음.

Description

냉장고의 제상주기 제어회로
제1도는 본 고안에 따른 회로도.
제2도는 본 고안에 따른 범용 IC 각각의 출력상태 타이밍도.
제3도는 종래 고안에 따른 회로도.
제4도는 종래 고안에 따른 IC 각각의 출력상태 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1, 2 : 범용 IC 3 : 타이밍장치
4 : 제상구동부
본 고안은 냉장고의 제상주기 제어회로에 관한 것으로 특히 기기의 파워온(Power On)시부터 최초 재상까지의 시간을 임의로 조절하여 주기적으로 반복되는 제생시간을 소비자의 편리에 따라 선택적으로 세팅(Setting)시킬 수 있도록된 냉장고의 제상주기 제어회로에 관한 것이다.
일반적으로 냉장고의 냉각작용과 제상작용은 24시간을 주기로하여 일정시간동안 냉각작용을 수행하고, 일정시간동안은 제상작용을 수행하게 된다(예, 냉장고에 있어서 냉각시간은 22시간이고, 제상시간은 2시간으로 싸이클이 반복될 때, 소비자가 오후 5시에 냉장고를 파워온시키면 냉장고는 매일 오후 3시-5시 사이에 제상을 수행하게된다).
종래의 경우, 냉장고의 제상주기 제어회로는 도면 제3도에 도시된 바와 같이 기기의 파워온시를 감지하여 임의시간(x+y+z)동안 파형(가)을 발생하고 다음 파형부터는 일정시간(x'+y+z) 및 주기를 갖는 파형(나)을 발생하는 IC(10)와, 상기 IC(10)의 파형이 Low 레벨신호에서 High 레벨신호로 전환될 때 출력이 반전되는 파형을 발생하는 IC(20)와, 상기 IC(10), (20)의 신호를 받아 각각의 출력신호가 Low 레벨신호일 때 제상작용을 수행하는 제상구동부(30)로 구성되어 있으므로 기기의 파워온과 동시에 IC(10), (20)으로부터 도면 제4a도 및 재4b도에 도시된 파형이 발생되는데, 이때 냉장고에서는 처음 파워온시에 한하여 임의의시간(x+y+z)을 갖는 일정구간(L) 동안 냉각작용을 수행하며 상기 냉각작용 수행종료후 IC(10)는 "y"구간 만큼의 Low 레벨신호로되고, IC(2) 파형 역시 Low 레벨신호가 되어지므로 냉장고의 제상구동부(30)에서는 상기 각 신호로 High 레벨신호가 될 때까지 최초 제상작용을 수행하게 된다.
이후 (제상작용 종료후) 발생되어지는 파형은 일정한 시간(x'+y+z)과 주기로 발생된다.
즉, 종래의 제상주기회로는 처음 파워온시에 한하여 임의의 시간(x+y+z)을 갖는 파형의 일정구간(L)동안에는 냉각작용, "y"구간동안은 최초 제상작용을 수행하며, 그 이후는 냉각작용되는 시간(x+y+z)과 재생시간(y)이 일정한 주기로 반복수행한다.
예를 들어보면, x : 6시간, y : 2시간, z : 8시간으로 셋팅하면 처음 파워온시에 한하여 16시간동안 냉각작용을 수행하고, 2시간동안은 제상작용을 수행하게 되며 이후(최초 제상작용 종료후)에는 22시간 냉각에 2시간 제상작용을 일정주기로 반복수행하게된다.
따라서 소비자가 냉장고의 제상작용이 새벽시간에 수행되길 원한다면 냉장고의 파워온을 새벽시간대에 작용시켜야하므로 사용이 불편할뿐만 아니라 주문 IC(AS IC)를 이용하므로 원가상승의 요인이 되는등 여러 결점이 있었다.
따라서 본 고안은 상기와 같은 종래의 결점을 해소시키기 위해서, 냉장고의 파워온시에 한하여 파워온시로부터 최초제상전까지의 시간을 임의로 조절하여 주기적으로 반복되는 제상시간은 소비자의 편리에 따라 선택적으로 세팅하도록함과 아울러 범용 IC를 응용하여 원가절감시킬수 있도록 안출된 것으로 첨부된 도면에 의하여 그 구성과 작용효과를 상세히 설명하면 다음과 같다.
도면 제1도는 본고안에 따른 회로도로서, 일정한 주기(L)의 클럭파형을 출력하는 범용 IC(1)와, 상기 범용 IC(1)의 출력이 로우레벨신호에서 하이레벨신호로 변환될때마다 출력(Q0-Q6)에 순차적으로 클럭주기만큼의 하이레벨신호를 발생하는 범용 IC(2)와, 처음 파워온시만을 감지하는 타이밍장치(3)와, 상기 범용 (1), (2)의 신호를 받아 범용 IC(1)의 출력이 로우레벨신호이고, IC(2)의 출력이 하이레벨신호가 되면 제상작용을 수행하는 제상구동부(4)로 구성된 것이다.
도면 제2도는 본 고안에 따른 범용 IC 각각의 출력상태 타이밍도이다.
이와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.
본 고안은 일정주기(L)를 갖는 클럭파형(도면 제2a도에 도시됨)을 출력하는 범용 IC(1)와, 상기 범용 IC(1)의 출력파형이 로우레벨신호에서 하이레벨신호로 변화될때마다 출력 Q0에서 Q6가지의 신호가 순차적으로 클럭주기만큼의 하이레벨신호를 출력시키는 범용(2)을 사용하여 3개의 타임을 제어하는 방식이므로, 기기의 파워온과 동시에 타임머장치(3)가 이를 감지하게되고, 범용 IC(1), (2)의 출력단에서 도면 제2도 (a), (b)에 도시된 바와 같이 파형이 출력되는데, 이때 범용 IC(2)의 선택된 출력(Q4)가 제상구동부(4)에 선택 연결된 상태에서 범용 IC(2)의 출력이 계속적으로 변화하여 상기 출력(Q4)의 신호가 하이레벨신호가 됨과 동시에 범용 IC(1)의 출력이 하이레벨신호에서 로우레벨신호로 전환되면, 냉장고의 제상구동부(4)에서는 상기 각 신호가 반전될때까지 제상작용을 수행하면서 범용 IC(1)의 하이레벨신호를 출력하고, 범용 IC(2)의 출력(Q4)이 로우레벨신호로 되면, 최초 제상작용은 종료된다.
이후, 즉 제상작용종료후 범용 IC(2)의 출력(Q6)의 신호가 하이레벨신호로 출력되고, 범용 IC(1)의 출력상태가 로우레벨신호가 되면 범용 IC(2)가 리세트(RESET) 상태로 되면서 처음 파워온 상태가 된다.
이에 따라 냉장고는 처음 파워온시에 한하여 항상 범용 IC(2)의 출력(Q4)이 하이레벨신호가 되고, 범용 IC(4)의 출력이 로우레벨 신호일 때, 일정시간동안 제상작용을 수행하게되고, 처음 제상후부터 리세트되기전까지의 시간이 파워온시부터 제상까지의 시간에 합해진다.
여기서, 리세트후의 냉각작용되는 시간과 제상시간은 일정주기로 계속 반복수행하게 된다.
예를 들어 설명하면, 범용 IC(1)의 파형이 로우레벨신호(X) 2시간, 하이레벨(Y) 2시간을 반복하여 계속적으로 발생되고, 범용 IC(2)의 출력(Q4)가 하이레벨신호이고, 범용 IC(1)가 로우레벨신호가 되는 시점은 16시간이고, 이후 범용 IC(1)의 출력이 하이레벨신호가 될 때까지 2시간은 제상작용시간이다.
제상후 다시 출력Q6가 하이레벨신호가 되고, 범용 IC(1)의 파형이 로우레벨신호가 되는 시간은 6시간이다.
따라서 제상이 종료되는 시점부터 제상직전까지 22시간(처음 파워온시에 리세트상태까지의 시간)이 냉각시간이다.
상술된 바와 같이 처음 파워온시에 한하여 임의의 시간을 얻을 수 있고, 그 이후는 주기적으로 반복되는 두 개의 싸이클시간을 제어할 수 있다.
이상에서 본 바와 같이 본 고안은 냉장고의 파워온시부터 최초 제상상태까지의 시간을 2개의 범용 IC을 이용하여 임의로 조절할 수 있으므로 주기적으로 반복되는 제상시간은 소비자의 편리에 따라 선택적으로 세팅시킬 수 있어 사용이 편리한 장점이 있다.

Claims (1)

  1. 일정주기(L)의 클럭파형을 출력하는 범용 IC(1)과 상기 범용 IC(1)의 출력이 로우레벨신호에서 하이레벨신호로 변환될때마다 출력 Q0에서 Q6가지의 신호가 순차적으로 발생하는 범용 IC(2)가 처음 파워온시만을 감지하는 타이밍 장치(3)와, 상기 범용 IC(1) 및 (2)의 신호를 받아 제상작용을 수행하는 제상구동부(4)로 구성된 것을 특징으로 하는 냉장고의 제상주기 제어회로.
KR2019900006548U 1990-05-16 1990-05-16 냉장고의 제상주기 제어회로 KR950002349Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900006548U KR950002349Y1 (ko) 1990-05-16 1990-05-16 냉장고의 제상주기 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900006548U KR950002349Y1 (ko) 1990-05-16 1990-05-16 냉장고의 제상주기 제어회로

Publications (2)

Publication Number Publication Date
KR910020676U KR910020676U (ko) 1991-12-20
KR950002349Y1 true KR950002349Y1 (ko) 1995-03-31

Family

ID=19298816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900006548U KR950002349Y1 (ko) 1990-05-16 1990-05-16 냉장고의 제상주기 제어회로

Country Status (1)

Country Link
KR (1) KR950002349Y1 (ko)

Also Published As

Publication number Publication date
KR910020676U (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
KR970075214A (ko) 파형 정형장치 및 클럭 공급장치
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
WO2004010418A3 (en) Variable duty cycle clock generation circuits and methods and systems using the same
WO2004010579A8 (en) Apparatus and method for duty cycle correction
KR19990077628A (ko) 피드백펄스발생기
WO1999039354A3 (en) Event phase modulator for integrated circuit tester
CA1062343A (en) Frequency correction arrangement
KR0133471B1 (ko) 반도체 집적 회로(Semiconductor integrated circuit)
KR950015034A (ko) 컴퓨터 시스템 내의 전력을 보존하기 위한 napnop 회로
KR100608362B1 (ko) 펄스 발생기
KR950002349Y1 (ko) 냉장고의 제상주기 제어회로
KR950002333Y1 (ko) 흡수식 냉장고의 제상주기 제어회로
US6275019B1 (en) Absolute control of non overlap time in switch mode power controller output stages
KR960005607A (ko) 동기식 래치회로
EP1673862A2 (en) Selectable delay pulse generator
KR100278678B1 (ko) 광결합소자의 스위칭 시간 보상 회로
WO2004074991A3 (en) Low power, area-efficient circuit to provide clock synchronization
JPS54143031A (en) Driving control system of shift register circuit
JPH05315898A (ja) トリガ同期回路
JPS55123238A (en) Power supply system of logic circuit
KR100201952B1 (ko) 엘아이티(lit)시스템의 리셋제어장치
SU1277362A1 (ru) Генератор псевдослучайной последовательности импульсов
KR100206925B1 (ko) 램의 마이너스클럭펄스 발생회로
JPH0212752Y2 (ko)
JPH0983351A (ja) 分周器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee