KR960027287A - 지연 회로 장치 - Google Patents

지연 회로 장치 Download PDF

Info

Publication number
KR960027287A
KR960027287A KR1019950052830A KR19950052830A KR960027287A KR 960027287 A KR960027287 A KR 960027287A KR 1019950052830 A KR1019950052830 A KR 1019950052830A KR 19950052830 A KR19950052830 A KR 19950052830A KR 960027287 A KR960027287 A KR 960027287A
Authority
KR
South Korea
Prior art keywords
delay circuit
delay
signal
sequence
circuit means
Prior art date
Application number
KR1019950052830A
Other languages
English (en)
Other versions
KR100187699B1 (ko
Inventor
다까노리 사에끼
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960027287A publication Critical patent/KR960027287A/ko
Application granted granted Critical
Publication of KR100187699B1 publication Critical patent/KR100187699B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Networks Using Active Elements (AREA)

Abstract

지연 회로 장치는 신호 전달 경로상의 소정 위치로부터 출력을 추출할 수 있는 제1지연 회로열과, 신호 전달 경로상의 소정 위치로 부터 입력을 주입할 수 있는 제2지연 회로열과, 신호의 입력 단자와 출력 단자와 입력/출력 제어 단자를 갖는제어 회로 수단을 구비한다. 제1지연 회로열과 제2지연 회로열은 그 신호 전달 경로가 반대 방향으로 되도록 배열되어 있으며, 제1지연 회로열의 출력과 제2지연 회로열의 입력은 제1지연 회로열의 입력에 가까운 측과 제2지연 회로열의 출력에가까운 측으로부터 순차적으로 상호 연결된다. 제1신호가 제1지연 회로열에 입력되고, 소정 시간후에, 제2신호가 제어 회로에 입력되며, 제1지연 회로열내의 제1신호는 제2지연 회로열에 전달된다.

Description

지연 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 지연 회로 장치의 제1실시예 회로도, 제6도는 제1실시예의 동작을 설명하는 파형도, 제7도는 본 발명의 지연 회로 장치의 제2실시예 회로도, 제8도는 본 발명의 지연 회로 장치의 제3실시예 회로도.

Claims (31)

  1. 신호 전달 경로상의 소정 위치로부터 출력을 추출할 수 있는 제1지연 회로열과, 신호 전달 경로상의 소정위치로 부터 입력을 주입할 수 있는 제2지연 회로열과, 신호의 입력 단자와 출력 단자와 입력/출력 제어 단자를 갖는 제어 회로 수단을 구비하는 지연 회로 장치에 있어서, 상기 제1지연 회로열과 상기 제2지연 회로열은 그 신호 전달 경로가반대 방향으로 되도록 배열되어 있으며, 상기 제1지연 회로열의 출력과 상기 제2지연 회로열의 입력은 상기 제1지연 회로열의 입력에 가까운 측과 상기 제2지연 회로열의 출력에 가까운 측으로부터 순차적으로상호 연결되며, 제1신호가 상기 제1지연 회로열에 입력되고, 소정 시간후에, 제2신호가 상기 제어 회로에 입력되며, 상기제1지연 회로열내의 상기 제1신호는 상기 제2지연 회로열에 전달됨을 특징으로 하는 지연 회로 장치.
  2. 제1항에 있어서, 제2신호가 상기 제어 회로 수단에 입력되고, 상기 제1지연 회로열상의 상기 제1신호는 상기 제2지연 회로열에 전달되며, 상기 제1지연 회로열상의 상기 제1신호는 상기 제1지연 회로열로부터 제거됨을 특징으로하는 지연 회로 장치.
  3. 제1항에 있어서, 상기 제1지연 회로열과 상기 제2지연 회로열의 지연 시간이 동일한 것을 특징으로 하는지연 회로 장치.
  4. 제1항에 있어서, 상기 제1지연 회로열과 상기 제2지연 회로열에 인가된 전압은 정전압 전원으로부터 공급됨을 특징으로 하는 지연 회로 장치.
  5. 제1항에 있어서, 복수개의 전압원으로 이루어지는 회로에서, 상기 제1지연 회로열과 상기 제2지연 회로열에 인가된 전압은 상대적으로 고전압원인 것을 특징으로 하는 지연 회로 장치.
  6. 제1항에 있어서, 외부 신호용 수신 회로 수단과, 증폭 회로 수단과, 상기 수신 회로 수단의 지연 시간과동일한 지연 시간을 갖는 제1지연 회로 수단과, 상기 증폭 회로 수단의 지연 시간과 동일한 지연 시간을 갖는 제2지연 회로 수단을 더 구비하며, 상기 수신 회로 수단과 상기 제1지연 회로 수단과 상기 제2지연 회로 수단을 순차적으로 통과한후에 제1신호가 상기 제1지연 회로열에 입력되고, 상기 수신 회로 수단을 통과한 후에 제1신호가 상기 제어 회로 수단에입력되며, 상기 제2지연 회로열의 출력은 상기 증폭 회로 수단에 입력됨을 특징으로 하는 지연 회로 장치.
  7. 제1항에 있어서, 상기 제1신호와 상기 제2신호는 허용 오차 한도내에서 고정된 주기를 갖는 동기 신호 펄스로 이루어지며, 상기 제2신호는 소정의 펄스 수만큼 상기 제1펄스보다 지연된 펄스인 것을 특징으로 하는 지연 회로 장치.
  8. 제1항에 있어서, 복수개의 제어 신호에 의하여 복수개의 지연 시간으로부터 선택할 수 있는 제3지연 회로수단과 상기 제3지연 회로 수단과 동일한 형태의 제4지연 회로 수단을 더 구비하며, 상기 제3지연 회로 수단은 상기 제1지연 회로열의 입력 경로와 직렬로 배치되고, 상기 제4지연 회로 수단은 상기 제2지연 회로열의 출력 경로와 직렬로 배치되며, 상기 제3지연 회로 수단과 상기 제4지연 회로 수단의 입력 시간은 동일하도록 제어됨을 특징으로 하는 지연 회로장치.
  9. 제1항에 있어서, 상기 제1지연 회로열과 상기 제2지연 회로열은 반전기와 NAND로 이루어짐을 특징으로 하는 지연 회로 장치.
  10. 제1항에 있어서, 상기 제1지연 회로열의 내부 회로와 상기 제2지연 회로열의 내부 회로의 레이 아웃은상호 미러-이미지 관계를 가짐을 특징으로 하는 지연 회로 장치.
  11. 제1항에 있어서, 상기 제1신호와 상기 제2신호는 연속 클락 펄스의 동기 신호 또는 펄스 신호임을 특징으로 하는 지연 회로 장치.
  12. 제6항에 있어서, 상기 제1지연 회로 수단 및 상기 제2지연 회로 수단의 전체 지연 시간은 상기 수신 회로수단의 지연 시간과 상기 증폭 회로 수단의 지연 시간의 합으로부터 외부 신호를 감산한 신호의 폭과 동일한 시간으로 설정되며, 상기 수신 회로 수단과 상기 제1지연 회로 수단과 상기 제2지연 회로 수단을 통과한후에 상기 제1신호는 제1지연 회로열에 입력되고, 상시, 수신 회로를 통과한 후에 상기 제1신호는 상기 제어회로 수단에 입력되며,상기 제1지연 회로열의 출력은 반전된 후에 상기 증폭 회로 수단에 입력됨을 특징으로 하는 지연 회로 장치.
  13. 제6항에 있어서, 전기 신호에 의하여 상기 제1지연 회로 수단의 지연 시간 조절이 가능하며, 상기 전기신호를 발생시키는 퓨즈 회로 수단을 구비함을 특징으로 하는 지연 회로 장치.
  14. 제1항에 있어서, 상기 제1신호 및 상기 제2신호 사이의 간격이 상기 제1지연 회로열의 지연 시간과 상기제1지연 회로의 지연 시간과 상기 제2지연 회로 수단의 지연 시간의 최대 지연 시간의 합보다 더 긴 경우에, 상기제1지연 회로열과 상기 제2지연 회로열과 상기 제1지연 회로 수단과 상기 제2지연 회로 수단을 통과하지 않고서, 상기 수신 회로 수단으로부터 상기 증폭 회로 수단으로 직접 통과하는 루트에 신호 경로를 전환시키고; 상기 제1신호 및 상기 제2신호사이의 간격이 상기 제1지연 회로열의 지연 시간과 상기 제1지연 회로의 지연 시간과 상기 제2지연 시간의 지연 시간의 최대 지연 시간의 합보다 더 짧은 경우에, 상기 제1지연 회로열과 상기 제2지연 회로열과 상기 제1지연 회로 수단과 상기 제2지연 회로 수단을 통과하여, 상기 수단 회로 수단으로부터상기 증복 회로 수단으로 신호가 통과하도록 신호 경로를 전환시키는 스위칭 회로 수단을 더 구비함을 특징으로 하는 지연 회로 장치.
  15. 제14항에 있어서, 상기 전환 회로 수단은 히스테리시스 성질이 있음을 특징으로 하는 지연 회로 장치.
  16. 제6항에 있어서, 제1구동 신호와 제2구동 신호를 발생시키는 구동 회로 수단을 더 구비하며, 상기 제1구동 신호는 상기 수신 회로 수단을 구동하며, 상기 제2구동 신호는 입력을 상기 제1지연 회로열과 상기 제2지연 회로열과 상기 제1지연 회로 수단과 상기 제2지연 회로 수단에 구동시키며, 상기 제1 또는 제2구동 신호가 비구동 상태이면, 상기 제1지연 회로열내의 모든 신호가 제거됨을 특징으로 하는 지연 회로 장치.
  17. 제16항에 있어서, 상기 구동 회로 수단은 동기 메모리 회로 장치의 구동 신호 또는 전력-다운 신호중의하나에 의하여 제어됨을 특징으로 하는 지연 회로 장치.
  18. 제6항에 있어서, 출력 제어 신호를 발생시키는 클락 출력 제어 회로 수단을 더 구비하며, 상기 출력 제어신호는 상기 증폭 회로 수단으로부터 상기 제1신호 또는 상기 제2신호의 출력을 제어하고, 상기 출력 제어 신호는 상기동기 메모리 회로 장치의 독출 모드 신호와 버스트 모드 신호와 CAS 잠복 신호에 의하여 제어됨을 특징으로 하는 지연 회로 장치.
  19. 제1항에 있어서, 클락 펄스 모드 신호를 발생시키는 클락 펄스 모드 신호 발생 회로 수단을 더 구비하며,상기 클락 펄스 모드 신호는 상기 수신 회로 수단으로부터 상기 증폭 회로 수단으로 직접 통과하도록 신호경로를 전환시키거나, 상기 제1지연 회로열과 상기 제2지연 회로열과 상기 제1지연 회로 수단과 상기 제2지연회로 수단을 통과하는 루트로 신호 경로를 전환시킴을 특징으로 하는 지연 회로 장치.
  20. 제1항에 있어서, 전기 신호에 의하여 상기 제1지연 회로 수단의 지연 시간 조정이 가능하며, 상기 전기 신호는 외부 신호와 상기 증폭 회로 수단의 출력간의 위상차를 제거하는 신호이고, 상기 전기 신호를발생시키는 위상 비교 회로 수단을 더 구비함을 특징으로 하는 지연 회로 장치.
  21. 제1항에 있어서, 상기 제2지연 회로열의 지연 시간은 상기 제2지연 회로열과 연결된 부하 조정 회로 수단에 의하여 설정됨을 특징으로 하는 지연 회로 장치.
  22. 제21항에 있어서, 상기 부하 조정 회로 수단의 부하는 부하 조정용 신호에 의하여 제어됨을 특징으로 하는 지연 회로 장치.
  23. 제1항에 있어서, 상기 제2지연 회로열은 복수개의 지연 회로열로 구성되며, 상기 제2지연 회로열을 구성하는 상기 복수개의 지연 회로열 각각은 상기 제1지연 회로열에 대하여 소정의 지연 시간비를 가지며, 상기 제1신호와 상기 제2신호는 동기 신호의 주기에 대하여 다양한 비율을 가짐을 특징으로 하는 지연 회로 장치.
  24. 제6항에 있어서, 제5지연 회로 수단이 상기 제2지연 회로열 다음단에 배치되며; 상기 제1지연 회로열의지연 시간과 상기 제2지연 회로열의 지연 시간은 소정의 비율로 설정되며; 상기 제1지연 회로 수단의 지연 수단과 상기제2지연 회로 수단의 지연 수단과 상기 제5지연 회로 수단의 지연 시간의 합의 비율과, 상기 제1지연 회로열의 지연 수단과 상기 제2지연 회로열의 지연 시간의 합의 비율은 동일하도록 설정되며; 상기 제5지연회로 수단의 출력과 상기 수신 회로 수단의 출력의 OR 출력, 리세트 입력 및 세트 입력으로서 상기 제5지연 회로 수단의 출력과 상기 수신 회로 수단의 출력을 취하는 RS 플립플롭의 출력, 또는 상기 OR 출력의 주파수 분할 출력은 상기 증폭회로 수단에 입력됨을 특징으로 하는 지연 회로 장치.
  25. 제6항에 있어서, 제5지연 회로 수단이 상기 제2지연 회로열 다음단에 배치되며; 상기 제2지연 회로열은복수개의 지연 회로열로 이루어지며; 상기 제1지연 회로열의 지연 시간과 상기 제2지연 회로열의 지연 시간은 소정의 비율로 설정되며; 상기 제1지연 회로 수단의 지연 수단과 상기 제2지연 회로 수단의 지연 수단과 상기 제5지연 회로 수단의지연 시간의 합의 비율과, 상기 제1지연 회로열의 지연 수단과 상기 제2지연 회로열의 지연 시간의 합의 비율은 동일하도록 설정되며; 상기 제5지연 회로 수단의 출력, 상기 제5지연 회로의 출력과 상기 수신 회로 수단의 출력의 OR 출력, 리세트 입력 및 세트 입력으로서 상기 제5지연 회로 수단의 출력을 취하는 RS 플립플롭의 출력, 또는 상기 OR 출력의 주파수 분할 출력은 상기 증폭 회로 수단에 입력됨을 특징으로 하는 지연 회로 장치.
  26. 제6 내지 23항중의 어느 한 항에 있어서, 상기 제2지연 회로열은 2개의 지연 회로열로 이루어지며; 상기제1지연 회로열의 지연 시간과 상기 제2지연 회로열의 상기 2개의 지연 회로열 각각의 지연 시간은 2 대 1의 비율로 설정되고; 상기 제1지연 회로 수단의 지연 수단과 상기 제2지연 회로 수단의 지연 수단과 상기 제5지연 회로 수단의 지연 시간의 합의 비율과, 상기 제1지연 회로열의 지연 수단과 상기 제2지연 회로열의 지연 시간의 합의 비율은 동일하도록 설정되며; 상기 제1지연 회로열의 출력은 상기 제어 회로 수단을 경유하여 입력되고; 상기 제1지연 회로열의 출력과 상기 제2지연 회로열의 출력의 OR 출력은 상기 제2지연 회로 수단에 입력되며; 상기 제5지연 회로 수단의 출력과 상기 수신 회로수단의 출력의 OR 출력, 리세트 및 세트 입력으로서 상기 제5지연 회로 수단의 출력과 상기 수신 회로 수단의 출력을 취하는 RS 플립플롭의 출력, 또는 상기 OR 출력의 주파수 분할 출력은 상기 증폭 회로 수단에 입력됨을 특징으로 하는 지연회로 장치.
  27. 제1항에 있어서, 상기 제1지연 회로열과 상기 제2지연 회로열의 지연 시간간의 비율은 상기 제1지연 회로열을 구성하는 회로의 갯수와 상기 제2지연 회로열을 구성하는 회로의 갯수간의 비율로 설정됨을 특징으로 하는 지연 회로 장치.
  28. 제6항에 있어서, 상기 제1지연 회로열과 상기 제2지연 회로열은 루프 형태이며; 상기 제1신호가 상기 제1지연 회로열에 입력되고나서 상기 제2신호가 상기 제어 회로 수단에 입력되기 전까지의 소정 시간동안, 루프처럼 형성된상기 제1지연 회로열 주위를 상기 제1신호가 완주한 횟수를 카운트하고; 상기 제2신호가 상기 제어 회로 수단에 입력되면, 상기 제1지연 회로열상의 상기 제1신호를 상기 제2지연 회로열에 전달하며, 동시에, 상기 제2지연 회로열 주위를 완주하는 상기 제1신호의 매 시간을 완주 횟수로부터 감산하며, 상기 제1신호가 상기 제1지연 회로열 주위를 완주한 것처럼상기 제2지연 회로열 주위를 동일한 횟수만큼 완주하면, 상기 제2지연 회로열로부터 상기 제1신호가 출력시키는 카운터수단을 더 구비하는 것을 특징으로 하는 지연 회로 장치.
  29. 제28항에 있어서, 상기 카운터 수단은 상기 제2신호가 상기 제어 회로 수단에 입력되기 전까지 루프처럼형성된 상기 제1지연 회로열 주위를 상기 제1신호가 완전히 주회한 횟수를 헤아리는 가산기와; 상기 제2신호가상기 제어회로 수단에 입력될때 상기 제1지연 회로열상의 상기 제1신호를 상기 제2지연 회로열에 전달하고, 동시에 상기 가산기에의하여 카운트된 주회 횟수를 출력하는 전달기와; 상기 출력된 주회 횟수로부터 상기 제1신호가 상기 제2지연 회로열 주위를 주회한 매 시간을 감산하며, 상기 제1신호가 상기 제1지연 회로열 주위를 완주한 것과 동일한 횟수만큼 상기 제2지연 회로열을 완주하면, 상기 제2지연 회로열로부터 상기 제1신호를 출력하는 감산기로 이루어짐을 특징으로 하는 지연 회로 장치.
  30. 제22항에 있어서, 상기 카운터가 최대치를 표시할때, 상기 제1지연 회로열과 상기 제2지연 회로열과 상기제1지연 회로 수단과 상기 제2지연 회로 수단을 통과하지 않고서 상기 수신 회로 수단으로부터 상기 증폭 회로 수단까지신호가 직접 통과하는 신호 경로를 전환시키고; 제2신호가 입력되어 상기 카운터 수단이 최대치 이하의 값을 표시할때, 상기 제1지연 회로열과 상기 제2지연 회로열과 상기 제1지연 회로 수단과 사익 제2지연 회로 수단을 통과하여 상기 수신 회로 수단으로부터 사익 증폭 회수 수단까지 신호가 직접 통과하도록 신호경로를 전환시키는 전환 회로 수단을 더 구비함을 특징으로 하는 지연 회로 장치.
  31. 제30항에 있어서, 상기 전환 회로 수단은 히스테리시스성질을 가짐을 특징으로 하는 지연 회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052830A 1994-12-20 1995-12-20 지연 회로 장치 KR100187699B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-316875 1994-12-20
JP31687594 1994-12-20

Publications (2)

Publication Number Publication Date
KR960027287A true KR960027287A (ko) 1996-07-22
KR100187699B1 KR100187699B1 (ko) 1999-06-01

Family

ID=18081893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052830A KR100187699B1 (ko) 1994-12-20 1995-12-20 지연 회로 장치

Country Status (6)

Country Link
US (2) US5699003A (ko)
EP (1) EP0720291B1 (ko)
JP (1) JP2000312137A (ko)
KR (1) KR100187699B1 (ko)
DE (1) DE69526419T2 (ko)
TW (1) TW288232B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081147A (en) * 1994-09-29 2000-06-27 Fujitsu Limited Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
USRE37750E1 (en) 1995-07-24 2002-06-18 Kabushiki Kaisha Toshiba CRT having color filter with a special green filter
US6071003A (en) * 1996-03-14 2000-06-06 Intel Corporation Method and apparatus for locating critical speed paths in integrated circuits using a clock driver circuit with variable delay
JP3410922B2 (ja) * 1996-04-23 2003-05-26 株式会社東芝 クロック制御回路
TW340262B (en) * 1996-08-13 1998-09-11 Fujitsu Ltd Semiconductor device, system consisting of semiconductor devices and digital delay circuit
EP0829964B1 (en) * 1996-09-13 2005-04-27 NEC Electronics Corporation Multiplex synchronous delay circuit
JP3672061B2 (ja) * 1997-01-30 2005-07-13 三菱電機株式会社 半導体装置
JP3173408B2 (ja) * 1997-03-13 2001-06-04 日本電気株式会社 信号多重化回路
JP3050162B2 (ja) * 1997-04-04 2000-06-12 日本電気株式会社 狭撃型同期式遅延回路
JPH10313237A (ja) * 1997-05-09 1998-11-24 Nec Corp 遅延回路装置
JP3319340B2 (ja) 1997-05-30 2002-08-26 日本電気株式会社 半導体回路装置
US6075395A (en) * 1997-05-30 2000-06-13 Nec Corporation Synchronous delay circuit
JP3072726B2 (ja) * 1997-05-30 2000-08-07 日本電気株式会社 同期遅延回路
JP3309782B2 (ja) * 1997-06-10 2002-07-29 日本電気株式会社 半導体集積回路
JP3333429B2 (ja) * 1997-06-30 2002-10-15 株式会社東芝 半導体集積回路
JP3434682B2 (ja) 1997-10-03 2003-08-11 Ｎｅｃエレクトロニクス株式会社 同期遅延回路
JPH11112308A (ja) * 1997-10-06 1999-04-23 Nec Corp 同期遅延回路装置
JP3435337B2 (ja) * 1998-03-18 2003-08-11 株式会社東芝 クロック同期遅延制御回路
JP3415444B2 (ja) * 1998-06-12 2003-06-09 Ｎｅｃエレクトロニクス株式会社 クロック制御方法および回路
JP3769940B2 (ja) 1998-08-06 2006-04-26 株式会社日立製作所 半導体装置
KR100295052B1 (ko) 1998-09-02 2001-07-12 윤종용 전압제어지연라인의단위지연기들의수를가변시킬수있는제어부를구비하는지연동기루프및이에대한제어방법
KR100301048B1 (ko) 1998-10-19 2001-09-06 윤종용 지연단의수가가변하는지연동기루프및이를구동하는방법
US6111796A (en) * 1999-03-01 2000-08-29 Motorola, Inc. Programmable delay control for sense amplifiers in a memory
KR100311046B1 (ko) * 1999-05-15 2001-11-02 윤종용 시간/디지털 변환기, 이를 이용하는 동기 회로 및 동기 방법
KR100546300B1 (ko) * 1999-10-01 2006-01-26 삼성전자주식회사 칩 정보 출력회로
US6476652B1 (en) * 1999-11-01 2002-11-05 Hynix Semiconductor Inc. Delay locked loop for use in synchronous dynamic random access memory
US7187721B1 (en) * 2000-02-09 2007-03-06 Rambus Inc. Transition-time control in a high-speed data transmitter
JP4986318B2 (ja) * 2000-08-28 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置
KR20020039719A (ko) * 2000-11-22 2002-05-30 호영춘 시간 지연 장치
JP2003152530A (ja) 2001-11-13 2003-05-23 Mitsubishi Electric Corp 分周回路
US6930525B2 (en) * 2002-06-12 2005-08-16 Micron Technology, Inc. Methods and apparatus for delay circuit
KR100713082B1 (ko) * 2005-03-02 2007-05-02 주식회사 하이닉스반도체 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프
WO2006115917A2 (en) * 2005-04-21 2006-11-02 Applied Materials, Inc. A pulse detector which employs a self-resetting pulse amplifier
KR100663361B1 (ko) * 2005-05-17 2007-01-02 삼성전자주식회사 지연 회로 및 이를 구비한 반도체 장치
US7705687B1 (en) 2006-12-21 2010-04-27 Marvell International, Ltd. Digital ring oscillator
KR100921815B1 (ko) * 2007-06-18 2009-10-16 주식회사 애트랩 지연시간 측정회로 및 지연시간 측정 방법
US8120409B2 (en) * 2007-12-20 2012-02-21 Qualcomm, Incorporated Programmable delay circuit with integer and fractional time resolution
KR20100064851A (ko) * 2008-12-05 2010-06-15 주식회사 하이닉스반도체 지연라인
JP5201041B2 (ja) * 2009-03-19 2013-06-05 株式会社デンソー パルス遅延回路の構成方法
US8786297B2 (en) * 2009-04-28 2014-07-22 Semiconductor Components Industries, Llc Method of and circuit for brown-out detection
US9594099B2 (en) 2011-10-12 2017-03-14 Semiconductor Components Industries, Llc Method of and circuit for brown-out detection
CN102684669A (zh) * 2012-05-16 2012-09-19 山东新风光电子科技发展有限公司 串联功率器件的驱动电路
US10276229B2 (en) 2017-08-23 2019-04-30 Teradyne, Inc. Adjusting signal timing
US20190069394A1 (en) * 2017-08-23 2019-02-28 Teradyne, Inc. Reducing timing skew in a circuit path
JP2022038403A (ja) * 2020-08-26 2022-03-10 キオクシア株式会社 デューティー調整回路、及び、半導体記憶装置、並びに、メモリシステム
JP2023040523A (ja) * 2021-09-10 2023-03-23 キオクシア株式会社 半導体集積回路、及び、半導体記憶装置、並びに、メモリシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE469203B (sv) * 1988-11-18 1993-05-24 Ellemtel Utvecklings Ab Foerfarande och anordning foer att restaurera en datasignal
DE3931259A1 (de) * 1989-09-19 1991-03-28 Siemens Ag Verfahren zur fortlaufenden anpassung der phase eines digitalsignals an einen takt
DE59008700D1 (de) * 1989-09-19 1995-04-20 Siemens Ag Synchronisiereinrichtung für ein Digitalsignal.
JPH06164339A (ja) 1992-11-17 1994-06-10 Nippondenso Co Ltd デジタル制御遅延装置及びデジタル制御発振装置

Also Published As

Publication number Publication date
USRE37232E1 (en) 2001-06-19
DE69526419T2 (de) 2002-11-21
US5699003A (en) 1997-12-16
TW288232B (ko) 1996-10-11
EP0720291A3 (en) 1998-09-09
DE69526419D1 (de) 2002-05-23
EP0720291B1 (en) 2002-04-17
EP0720291A2 (en) 1996-07-03
JP2000312137A (ja) 2000-11-07
KR100187699B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR960027287A (ko) 지연 회로 장치
US6225847B1 (en) Complementary clock generator and method for generating complementary clocks
AU6365500A (en) Method and apparatus for adjusting control signal timing in a memory device
ATE207259T1 (de) Digitaler pulsbreitenmodulator mit integrierten test- und steuereinheiten
EP0940918A2 (en) Feedback pulse generators
WO1999039354A3 (en) Event phase modulator for integrated circuit tester
EP0981200A1 (en) Synchronous delay circuit
CA1062343A (en) Frequency correction arrangement
KR920018640A (ko) Lcd 구동회로
TW374170B (en) Clock-synchronized input circuit and semiconductor memory device that utilizes same
KR870010680A (ko) 비례-적분 제어기
KR100296208B1 (ko) 기능신호를지연시키는회로장치
TW334635B (en) Skew logic circuit device
SU758482A1 (ru) Генератор затухающей пачки знакопеременных импульсов тока
US5712600A (en) Astable multivibrator
SU869047A1 (ru) Многофункциональное устройство
SU1107328A1 (ru) Устройство дл передачи многочастотных сигналов
SU1136322A1 (ru) Регенератор бипол рных импульсов
KR0118634Y1 (ko) 주파수 체배기
SU1449977A2 (ru) Многофазный импульсный стабилизатор
SU1617633A1 (ru) Устройство сложени СВЧ-мощности
KR960029980A (ko) 동기식 메모리장치의 신호전달회로
RU2029988C1 (ru) Устройство для ввода дискретной информации
KR950002349Y1 (ko) 냉장고의 제상주기 제어회로
SU1053282A1 (ru) Устройство задержки

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee