KR100282451B1 - 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치 - Google Patents
디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치 Download PDFInfo
- Publication number
- KR100282451B1 KR100282451B1 KR1019980062890A KR19980062890A KR100282451B1 KR 100282451 B1 KR100282451 B1 KR 100282451B1 KR 1019980062890 A KR1019980062890 A KR 1019980062890A KR 19980062890 A KR19980062890 A KR 19980062890A KR 100282451 B1 KR100282451 B1 KR 100282451B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- signal input
- input terminal
- output
- audio
- Prior art date
Links
- 239000000284 extract Substances 0.000 claims abstract description 7
- HIHOWBSBBDRPDW-PTHRTHQKSA-N [(3s,8s,9s,10r,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,7,8,9,11,12,14,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl] n-[2-(dimethylamino)ethyl]carbamate Chemical compound C1C=C2C[C@@H](OC(=O)NCCN(C)C)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HIHOWBSBBDRPDW-PTHRTHQKSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S3/00—Systems employing more than two channels, e.g. quadraphonic
- H04S3/008—Systems employing more than two channels, e.g. quadraphonic in which the audio signals are in digital form, i.e. employing more than two discrete digital channels
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
- G10L19/008—Multichannel audio signal coding or decoding using interchannel correlation to reduce redundancy, e.g. joint-stereo, intensity-coding or matrixing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S5/00—Pseudo-stereo systems, e.g. in which additional channel signals are derived from monophonic signals by means of phase shifting, time delay or reverberation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Mathematical Physics (AREA)
- Computational Linguistics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stereophonic System (AREA)
Abstract
오디오 부분을 멀티채널 서라운드로 지원하고, 또한 오디오 인터페이스부를 제어하기 위한 제어부의 핀수를 줄일 수 있는 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치는 제 1, 제 2, 제 3 신호를 출력하는 제어부와, 상기 제어부의 제 1 신호를 받아서 마스터클럭을 출력하는 제 1 신호입력단과, 상기 제어부의 제 2 신호를 받아 스테레오 오디오의 왼쪽, 오른쪽 흐름을 선택하기 위한 제 2 신호입력단과, 상기 제어부의 제 3 신호를 받아서 채널데이터를 시리얼로 발생시키는 제 3 신호입력단과, 상기 제 2 신호입력단의 신호를 디플립플롭하여 출력하는 제 1 출력단과, 상기 제 3 신호입력단의 채널데이터 중 필요한 채널데이타만 발췌하여 제 1, 제 2 채널로 출력한 후 나머지 채널데이타를 제 2 출력단으로 출력하는 제 1 오디오 컨버터와, 상기 제어부의 제 1 신호를 제 1 신호입력단으로 받고, 상기 제 1 오디오 컨버터의 제 1 출력단의 신호를 제 2 신호입력단으로 받아서 디플립플롭하여 제 1 출력단으로 출력하고, 상기 제 1 오디오 컨버터의 제 2 출력단을 통하여 출력된 채널데이터를 제 3 신호입력단으로 받아서 필요한 데이터만 발췌하여 제 3, 제 4 채널로 출력한 후 나머지 채널데이터를 제 2 출력단으로 출력하는 제 2 오디오 컨버터와, 상기 제어부의 제 1 신호를 제 1 신호입력단으로 받고, 상기 제 2 오디오 컨버터의 제 1 출력단의 신호를 제 2 신호입력단으로 받아서 디플립플롭하고, 상기 제 2 오디오 컨버터의 제 2 출력단으로 부터 출력된 채널데이터를 제 3 신호입력단으로 받아서 필요한 데이터를 발췌하여 제 5, 제 6 채널로 출력하는 제 3 오디오 컨버터를 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 멀티채널 지원장치에 대한 것으로, 특히 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치에 관한 것이다.
첨부 도면을 참조하여 종래 오디오 인터페이스장치를 이용한 멀티채널 지원장치에 대하여 설명하면 다음과 같다
종래 오디오 인터페이스장치는 오디오 디지털/아날로그 컨버터(Digital to Analog Converter:DAC)를 제어하기 위한 신호를 발생하는 제어부(controller)(1)와, 오디오 DAC(2)로 구성된다.
오디오 DAC(2)에는 마스터 클럭신호가 입력되는 제 1 신호입력단(BCKIN)과, 스테레오 오디오의 왼쪽과 오른쪽 흐름을 선택시켜 주기 위한 신호와 데이타 토글 신호가 인가되는 제 2 신호입력단(LRCIN)과, 상기 제 1 신호입력단과 동기되어 시리얼 데이타를 입력시켜주는 제 3 신호입력단(DIN)이 있다.
그리고 상기 오디오 인터페이스장치를 이용한 종래 멀티채널 지원장치는 도 3에 도시한 바와 같이 제어부(1)와 각각 2채널을 담당하는 제 1, 제 2, 제 3 오디오 DAC(11,12,13)으로 구성된다.
그리고 제어부(1)는 제 1, 제 2, 제 3 오디오 DAC(11,12,13)의 제 1, 제 2 신호입력단(BCKIN,LRCIN)에 공동으로 제어신호를 인가하는 제 1, 제 2 제어신호출력단(BCKO, LRCKO)과, 제 1 오디오 DAC(11)의 제 3 신호입력단(DIN)의 스테레오 오디오의 왼쪽, 오른쪽 채널(Left-Channel, Right-Channel)의 흐름을 제어하기 위한 제 3 제어신호출력단(DO-0)과, 상기 제 2 오디오 DAC(12)의 rear Left, rear Right 흐름을 제어하기 위한 데이타를 출력하는 제 4 제어신호출력단(DO-1)과, 상기 제 3 오디오 DAC(13)의 센터(center)와 서브-워퍼(sub-woofer)의 흐름을 제어하기 위한 제 5 제어신호출력단(DO-2)을 구비한다.
그리고 제 1, 제 2, 제 3 오디오 DAC(11,12,13)에서 각 두 개의 채널로 신호를 전달할 때 각각 포스트 로우 패스 필터(Post Low Pass Filter)부와 아날로그 뮤트(Analog Mute)부를 통하여 전달하고 또한 상기 아날로그 뮤트(Analog Mute)부는 각각 제 1, 제 2, 제 3 오디오 DAC(11,12,13)에서 제어신호를 받는 뮤트제어부(Mute Control)의 제어신호에 따라서 동작한다.
그리고 상기 제어부(1)와 제 1, 제 2, 제 3 오디오 DAC(11,12,13)의 연결관계는 제어부(1)의 제 1, 제 2 제어신호출력단(BCKO,LRCKO)이 제 1, 제 2, 제 3 오디오 DAC(11,12,13)의 제 1, 제 2 신호입력단(BCKIN,LRCIN)에 각각 공동연결되고, 상기 제어부(1)의 제 3 제어신호입력단(DO-0)은 제 1 오디오 DAC(11)의 제 3 신호입력단(DIN)으로 인가되고, 상기 제어부(1)의 제 4 제어신호입력단(DO-1)은 제 2 오디오 DAC(12)의 제 3 신호입력단(DIN)으로 인가되며, 상기 제어부(1)의 제 5 제어신호입력단(DO-2)은 제 3 오디오 DAC(13)의 제 3 신호입력단(DIN)으로 인가된다.
그리고 상기와 같은 구성을 갖는 종래 오디오 인터페이스장치의 1/f(1주기)동안의 스테레오 1 샘플(Sample)을 전송하는 신호흐름은 도 2에 도시한 바와 같이 우선 BCKIN에 동기되어 처음 1/2f(1/2주기)동안은 왼쪽 채널(Left Channel), 다음 1/2f동안은 오른쪽 채널(Right Channel)임을 알려주는 LRCIN이 전송되고, 이와 같은 LRCIN과 BCKIN 신호에 동기되어 제 1, 제 2, 제 3 오디오 DAC(11,12,13)의 제 3 신호입력단(DIN)으로 예를 들어 16, 20, 24비트(BIT)의 채널데이타들이 LRCIN의 처음 1/2f동안은 왼쪽채널로 전송되고, 다음 1/2f 동안은 오른쪽 채널로 전송된다.
이와 같은 신호를 받은 제 1, 제 2, 제 3 오디오 DAC(11,12,13)는 각각 2개의 채널로 상기 데이타들을 출력한다.
상기에서와 같이 종래 오디오 인터페이스장치를 이용한 멀티채널 지원장치의 BCKIN, LRCIN은 제 1, 제 2, 제 3 오디오 DAC(11,12,13)에 공통으로 인가되지만, 채널데이터는 제어부(1)의 제 3, 제 4, 제 5 제어신호출력단을 통해서 각각 따로 공급해주어야 한다. 즉 제어부(1)는 각각 독립적인 오디오의 흐름을 제어하는 로직을 내장해야 하고 별도의 3개의 외부핀이 필요하다.
상기와 같은 종래 오디오 인터페이스장치를 이용한 멀티채널 지원장치는 다음과 같은 문제가 있다.
스테레오 포맷(format)을 서라운드로 확장시키기 위해서 제어부에 각 오디오 인터페이스장치를 독립적으로 제어하는 로직이 필요하므로 제어핀수가 증가하게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 오디오 부분을 멀티채널 서라운드로 지원하고, 또한 오디오 인터페이스부를 제어하기 위한 제어부의 핀수를 줄일 수 있는 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치를 제공하는 데 그 목적이 있다.
도 1은 종래 오디오 인터페이스장치를 나타낸 블록도
도 2는 종래 신호흐름도
도 3은 종래 인터페이스 장치를 이용한 멀티채널 지원장치의 구성도
도 4는 본 발명 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치의 구성도
도 5는 도 4의 오디오 인터페이스장치의 로직 구성도
도 6은 도 5의 동작신호도
도면의 주요 부분에 대한 부호의 설명
30: 제 1 오디오 DAC 31: 제 2 오디오 DAC
32: 제 3 오디오 DAC 33: 제어부
34: 카운터 35: 쉬프트 레지스터
36: 제 1 디플립플롭 37: 토글 플립플롭
38: 버스래치부 39: 멀티플렉서
40: 제 2 디플립플롭
상기와 같은 목적을 달성하기 위한 본 발명 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치는 제 1, 제 2, 제 3 신호를 출력하는 제어부와, 상기 제어부의 제 1 신호를 받아서 마스터클럭을 출력하는 제 1 신호입력단과, 상기 제어부의 제 2 신호를 받아 스테레오 오디오의 왼쪽, 오른쪽 흐름을 선택하기 위한 제 2 신호입력단과, 상기 제어부의 제 3 신호를 받아서 채널데이터를 시리얼로 발생시키는 제 3 신호입력단과, 상기 제 2 신호입력단의 신호를 디플립플롭하여 출력하는 제 1 출력단과, 상기 제 3 신호입력단의 채널데이터 중 필요한 채널데이타만 발췌하여 제 1, 제 2 채널로 출력한 후 나머지 채널데이타를 제 2 출력단으로 출력하는 제 1 오디오 컨버터와, 상기 제어부의 제 1 신호를 제 1 신호입력단으로 받고, 상기 제 1 오디오 컨버터의 제 1 출력단의 신호를 제 2 신호입력단으로 받아서 디플립플롭하여 제 1 출력단으로 출력하고, 상기 제 1 오디오 컨버터의 제 2 출력단을 통하여 출력된 채널데이터를 제 3 신호입력단으로 받아서 필요한 데이터만 발췌하여 제 3, 제 4 채널로 출력한 후 나머지 채널데이터를 제 2 출력단으로 출력하는 제 2 오디오 컨버터와, 상기 제어부의 제 1 신호를 제 1 신호입력단으로 받고, 상기 제 2 오디오 컨버터의 제 1 출력단의 신호를 제 2 신호입력단으로 받아서 디플립플롭하고, 상기 제 2 오디오 컨버터의 제 2 출력단으로 부터 출력된 채널데이터를 제 3 신호입력단으로 받아서 필요한 데이터를 발췌하여 제 5, 제 6 채널로 출력하는 제 3 오디오 컨버터를 포함하여 구성됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치에 대하여 설명하면 다음과 같다.
도 4는 본 발명 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치의 구성도이고, 도 5는 도 4의 오디오 인터페이스장치의 로직 구성도이며, 도 6은 도 5의 신호흐름도이다.
본 발명 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치는 1/f(1주기)동안 데이터를 스테레오 전송하고 남는 더미 사이클(dummy cycle)사이에 주변데이타(surround data)를 시리얼(serial)로 연속 전송하여 이를 제 1, 제 2, 제 3 오디오 DAC(Digital to Analog Converter)에서 순차적으로 디코딩하여 제어부가 1 데이터 스트림(stream) 라인과 1 데이타 제어로직으로 주변데이타 처리를 가능하게 하는 것이다.
또한 이와 같이 더미 사이클 동안 주변데이타 처리를 가능하게 하기 위해 각각의 오디오 DAC를 멀티플렉서와 몇 개의 플립플롭을 포함한 로직으로 구성하였다.
본 발명 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치를 설명하기 전에 각 오디오 DAC의 로직구성에 대하여 설명하면 다음과 같다.
도 5에 도시한 바와 같이 제 1, 제 2, 제 3 오디오 DAC(30,31,32)(도 4 참조)는 마스터 클럭신호가 입력되는 1 신호입력단(BCKIN)과, 스테레오 오디오의 왼쪽(Left) 또는 오른쪽(Right) 흐름을 선택하기 위한 신호와 데이터 토글(Toggle) 신호가 입력되는 제 2 신호입력단(LRCIN)과, 상기 제 2 신호입력단(LRCIN)의 신호와 동기되어 채널데이터를 시리얼로 입력하기 위한 제 3 신호입력단(DIN)과, 상기 제 1, 제 2 신호입력단(BCKIN,LRCIN)의 신호를 카운팅하는 카운터(34)와, 상기 제 1, 제 3 신호입력단(BCKIN,LRCIN)의 신호를 받아 데이터를 직렬입력하여 병렬출력하기 위한 쉬프트 레지스터(35)와, 상기 쉬프트 레지스터(35)와 상기 카운터(34)의 출력신호를 받아 래치하는 버스래치부(38)와, 상기 카운터(34)의 출력신호를 클럭신호로 받고 상기 제 2 신호입력단(LRCIN)의 신호를 받아 필요한 데이터를 출력할 동안 '하이' 값을 W-out단을 통해 다음 오디오 DAC의 제 2 신호입력단(LRCIN)으로 출력하는 제 1 디플립플롭(36)과, 상기 카운터(34)의 출력신호를 클럭신호로 하여 멀티플렉서(39)로 선택신호를 출력하는 토글 플립플롭(37)과, 상기 토글 플립플롭(37)으로 부터 선택신호를 받아서 접지단의 신호와 제 3 신호입력단(DIN)의 신호 중 한 신호를 출력하는 멀티플렉서(39)와, 상기 제 1 신호입력단(BCKIN)의 신호를 클럭신호로 하고 상기 멀티플렉서(39)의 출력신호를 입력받아 필요한 데이터를 제외한 주변데이타를 Dout단으로 출력시키는 제 2 디플립플롭(40)으로 구성되었다.
본 발명의 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치는 상기 제어부(33)를 포함한 제 1, 제 2, 제 3 오디오 DAC(30,31,32)로 구성되었다.
여기서 제어부(33)는 상기 제 1, 제 2, 제 3 오디오 DAC(30)의 제 1 신호입력단(BCKIN)을 제어하기 위한 제 1 제어신호출력단(BCKO)과, 상기 제 1 오디오 DAC(30)의 제 2, 제 3 신호입력단의 신호를 제어하기 위한 제 2, 제 3 제어신호출력단(LRCO,DOUT)을 구비한다.
상기 제 1, 제 2, 제 3 오디오 DAC(30,31,32)의 연관관계를 설명하면 다음과 같다.
상기 제 1 오디오 DAC(30)의 제 1 디플립플롭(36)과 제 2 디플립플롭(40)의 W-out단과 Dout단이 상기 제 2 오디오 DAC(31)의 제 2, 제 3 신호입력단(LRCIN,DIN)과 연결되고, 또한 상기 제 2 오디오 DAC(31)의 제 1 디플립플롭(36)과 제 2 디플립플롭(40)의 W-out단과 Dout단이 상기 제 3 오디오 DAC(32)의 제 2, 제 3 신호입력단(LRCIN,DIN)과 연결된다.
다음에 상기와 같은 구성을 갖는 본 발명의 동작에 대하여 설명한다.
동작을 설명하기에 앞서서 본 발명 제 1, 제 2, 제 3 오디오 DAC(30,31,32)은 각각 2개 채널을 담당한다. 그리고, 제 1, 제 2, 제 3 오디오 DAC(30,31,32)의 제 2 신호입력단(LRCIN)의 처음 1/2 주기(1/2f)동안은 왼쪽채널 데이터가 들어오고, 나머지 1/2 주기(1/2f)동안은 오른쪽채널 데이터가 들어온다.
다음에 도 6을 참조하여 LRCIN의 처음 1/2주기 동안의 동작에 대한 동작을 설명한다.
먼저 제어부(33)의 제 1 제어신호단(BCKO)에서 상기 제 1, 제 2, 제 3 오디오 DAC(30,31,32)의 제 1 신호입력단(BCKIN)으로 각각 제어신호를 보내고, 제 2, 제 3 제어신호단(LRCO,DOUT)에서 상기 제 1 오디오 DAC(30)의 제 2, 제 3 신호입력단(LRCIN,DIN)으로 각각 제어신호를 출력한다.
그리고 제 1 오디오 DAC(30)의 LRCIN이 1/2f 동안은 '로우'신호를 그리고 나머지 1/2f동안은 '하이'를 출력한다. 그리고 BCKIN은 '로우', '하이'를 반복 클럭킹한다. 그리고 LRCIN이 '로우'신호로 떨어지면 BCKIN의 상승에지에 동기되어 제 1 오디오 DAC(30)의 제 3 신호입력단(DIN)으로 3개의 채널데이타(A1∼A20,B1∼B20,C1∼C20)가 전송된다. 또한 LRCIN이 '로우'로 떨어지는 시점에서 카운터(34)는 카운팅을 시작하여 00H에서 14H까지 카운팅한다. 14H까지 카운팅한 후에 BCKIN의 1 주기 동안 카운터(34)는 제 1 디플립플롭(36)과 토글 플립플롭(37)과 버스래치부(38)에 펄스 제어신호를 출력한다. 이후에 펄스 제어신호를 받은 버스래치부(38)는 데이터 버스(Data-bus)를 통해서 다음 블록에 데이터를 로딩(loading)하고, 펄스 제어신호를 받은 토글 플립플롭(37)은 '로우'에서 '하이'로 천이된다. 다음에 멀티플렉서(39)는 토글 플립플롭(37)의 '하이'신호를 받아서 필요없는 DIN의 데이타(B1∼B20,C1∼C20)를 제 2 디플립플롭(40)을 통해 제 2 오디오 DAC(31)의 제 3 신호입력단(DIN)으로 바이패스(bypass)시킨다.
또한 카운터(34)로 부터 펄스 제어신호를 클럭신호로 받은 제 1 디플립플롭(36)은 제 2 디플립플롭(40)의 출력신호에 동기되어 '하이'에서 '로우'신호로 변화되고, 이후에 제 2 오디오 DAC(31)의 제 2 신호입력단(LRCIN)으로 바이패스(bypass)시킨다.
이와 같이 제 1 오디오 DAC(30)는 필요한 채널데이터(A1∼A20)만 발췌하고 나머지 채널데이타는 제 2 오디오 DAC(30)로 내보낸다. 즉, 제 1 오디오 DAC(30)의 왼쪽, 오른쪽 채널데이타로 구성된 비트만을 제 1, 제 2 채널(Channel 1,Channel 2)로 출력시키기 위해서 발췌한다.
이와 같이 제 1 오디오 DAC(30)의 제 1 디플립플롭(36)의 출력신호(W-out)가 제 2 오디오 DAC(31)의 제 2 신호입력단(LRCIN)으로 바이패스되고, 제 1 오디오 DAC(30)의 제 2 디플립플롭(40)를 통한 출력데이타(Dout)(B1∼B20,C1∼C20)가 제 2 오디오 DAC(31)의 제 3 신호입력단(DIN)으로 바이패스(bypass)된다.
그리고 제 2 오디오 DAC(31)의 제 1 디플립플롭(36)의 출력신호(W-out)가 제 3 오디오 DAC(32)의 제 2 신호입력단(LRCIN)으로 바이패스되고, 제 2 오디오 DAC(31)의 제 2 디플립플롭(40)를 통한 출력데이타(C1∼C20)(Dout)가 제 3 오디오 DAC(32)의 제 3 신호입력단(DIN)으로 바이패스된다. 즉, 제 2 오디오 DAC(31)의 왼쪽, 오른쪽 채널에 해당하는 제 3, 제 4 채널(Channel3, Channel4)데이타를 발췌하여 rear Left와 rear Right로 출력시키고, 나머지 C1∼C20을 제 3 오디오 DAC(32)로 바이패스(bypass) 시킨다. 이후에 제 3 오디오 DAC(32)의 왼쪽, 오른쪽 채널에 해당하는 제 5, 제 6 채널(Channel5, Channel6)데이터를 발췌하여 센터(Center)와 Sub-Woofer로 출력시킨다.
상기와 같은 본 발명 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치는 다음과 같은 효과가 있다.
첫째, 오디오 DAC에 간단한 로직 추가만으로 제어부의 신호를 받아서 채널데이터를 서라운드(surround) 동작시킬 수 있다.
둘째, 오디오 DAC를 제어하기 위한 제어부의 제어신호 발생 핀(pin)의 수를 줄일 수 있다.
Claims (2)
- 제 1, 제 2, 제 3 신호를 출력하는 제어부와;상기 제어부의 제 1 신호를 받아서 마스터클럭을 출력하는 제 1 신호입력단과, 상기 제어부의 제 2 신호를 받아 스테레오 오디오의 왼쪽, 오른쪽 흐름을 선택하기 위한 제 2 신호입력단과, 상기 제어부의 제 3 신호를 받아서 채널데이터를 시리얼로 발생시키는 제 3 신호입력단과, 상기 제 2 신호입력단의 신호를 디플립플롭하여 출력하는 제 1 출력단과, 상기 제 3 신호입력단의 채널데이터 중 필요한 채널데이타만 발췌하여 제 1, 제 2 채널로 출력한 후 나머지 채널데이타를 제 2 출력단으로 출력하는 제 1 오디오 컨버터와,상기 제어부의 제 1 신호를 제 1 신호입력단으로 받고, 상기 제 1 오디오 컨버터의 제 1 출력단의 신호를 제 2 신호입력단으로 받아서 디플립플롭하여 제 1 출력단으로 출력하고, 상기 제 1 오디오 컨버터의 제 2 출력단을 통하여 출력된 채널데이터를 제 3 신호입력단으로 받아서 필요한 데이터만 발췌하여 제 3, 제 4 채널로 출력한 후 나머지 채널데이터를 제 2 출력단으로 출력하는 제 2 오디오 컨버터와,상기 제어부의 제 1 신호를 제 1 신호입력단으로 받고, 상기 제 2 오디오 컨버터의 제 1 출력단의 신호를 제 2 신호입력단으로 받아서 디플립플롭하고, 상기 제 2 오디오 컨버터의 제 2 출력단으로 부터 출력된 채널데이터를 제 3 신호입력단으로 받아서 필요한 데이터를 발췌하여 제 5, 제 6 채널로 출력하는 제 3 오디오 컨버터를 포함하여 구성됨을 특징으로 하는 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치.
- 제 1 항에 있어서, 상기 제 1, 제 2, 제 3 오디오 컨버터는 각각 상기 제 1, 제 2 신호입력단의 신호를 받아 카운팅하는 카운터와, 상기 제 1, 제 3 신호입력단의 신호를 받아 데이터를 직렬에서 병렬연결하기 위한 쉬프트 레지스터와, 상기 쉬프트 레지스터의 출력데이타와 상기 카운터의 출력신호를 받아 래치하는 버스래치부와, 상기 카운터의 출력신호를 클럭신호로 받고 상기 제 2 신호입력단의 신호를 받아 디플립플롭하여 제 1 출력단으로 출력하는 제 1 디플립플롭과, 상기 카운터의 출력신호를 클럭신호로 받아 동작하는 토글 플립플롭과, 상기 토글 플립플롭의 출력신호에 따라 상기 제 3 신호입력단의 신호와 접지단의 신호를 선택출력하는 멀티플렉서와, 상기 제 1 신호입력단의 신호를 클럭신호로 받아 상기 멀티플렉서의 출력신호를 디플립플롭하여 제 2 출력단으로 출력하는 제 2 디플립플롭으로 구성됨을 특징으로 하는 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062890A KR100282451B1 (ko) | 1998-12-31 | 1998-12-31 | 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062890A KR100282451B1 (ko) | 1998-12-31 | 1998-12-31 | 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000046213A KR20000046213A (ko) | 2000-07-25 |
| KR100282451B1 true KR100282451B1 (ko) | 2001-02-15 |
Family
ID=19569505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980062890A KR100282451B1 (ko) | 1998-12-31 | 1998-12-31 | 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100282451B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010064497A (ko) * | 1999-12-29 | 2001-07-09 | 박종섭 | 시리얼 디지털 사운드 데이터 인터페이스장치 |
| KR100712935B1 (ko) * | 2004-11-18 | 2007-05-02 | 한국스프라이트 주식회사 | 다채널 디지털 시리얼 음향신호 압축 및 패킷 구현 방법 |
-
1998
- 1998-12-31 KR KR1019980062890A patent/KR100282451B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000046213A (ko) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62241495A (ja) | データ受信装置 | |
| US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| US20040213350A1 (en) | Interface format for PCM and DSD devices | |
| KR100282451B1 (ko) | 디지탈 시리얼 인터페이스장치를 이용한 멀티채널 지원장치 | |
| JP3434149B2 (ja) | フレーム同期信号検出装置 | |
| EP0386908A3 (en) | Pcm communication system | |
| US7145486B1 (en) | Circuits and methods for exchanging data through a serial port and systems using the same | |
| US5263023A (en) | Data transfer connection between a primary device and a plurality of secondary with a reduced number of links | |
| US9355558B2 (en) | High bandwidth configurable serial link | |
| CN106412767A (zh) | 一种混音方法和混音电路 | |
| JPS61174857A (ja) | 分岐回路 | |
| WO2007141943A1 (ja) | シリアルデータ伝送装置 | |
| US9767062B2 (en) | Low power parallelization to multiple output bus widths | |
| TWI733117B (zh) | 支援多聲道輸入功能的音訊處理電路 | |
| CN115827542B (zh) | 一种允许双主设备使用i2s的电路和音频设备 | |
| CN100480985C (zh) | 一种实现多路输入双路输出的数字信号选择合成电路 | |
| JPS62112430A (ja) | チヤネルパルス発生装置 | |
| KR900007549Y1 (ko) | 디지탈 시리얼 데이타 전송시 속도 변환회로 | |
| KR100210856B1 (ko) | 음성 신호 인터페이스 회로 | |
| JPH11289590A (ja) | オーディオデータ処理装置 | |
| KR100318938B1 (ko) | 동기식 전송 네트웍 시스템에서의 에이유-3 단위 스위칭회로 | |
| RU1783510C (ru) | Ячейка матричного коммутатора | |
| KR100210394B1 (ko) | 다치논리데이터송신시스템 | |
| KR19980067783A (ko) | 에뮬레이션장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |