RU1783510C - Ячейка матричного коммутатора - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве базового элемента при построении коммутирующих систем многопроцессорных вычислительных структур. Цель изобре- тени  - расширение функциональных возможностей за счет обеспечени  четырех- направленной коммутации данных. Ячейка матричного коммутатора содержит шесть схем сравнени , первые и вторые входы которых подключены попарно к четырем информационным шинам, первый преобразователь кода, входы которого соединены с выходами схем сравнени , второй преобраИзобретение относитс  к вычислительной технике и может быть использовано в качестве базового элемента при построении коммутационных систем многопроцессорных вычислительных структур. Известно коммутирующее устройство, содержащее две группы блоков согласовани  интерфейсов, первые вход и выход каждого из которых соединены с соответствующими входами и выходами устройства, узел настройки и матрицу коммутирующих зователь кода, входы которого соединены с четырьм  информационными шинами, регистр , информационные входы которого соединены с выходами первого и второго преобразователей кодов, причем синхров- ход регистра подключен к шине синхронизации , четыре элемента И. первые входы которых подключены к первым четырем выходам регистра, вторые входы элементов И соединены с шиной настройки, четыре шинных формировател , входы выборки кристалла которых соединены с выходами элементов И, Входы задани  направлени  шинных формирователей соединены с вторыми четырьм  выходами регистра, инфор- мационные входы первого и второго шинных формирователей подключены к первой информационной шине, информационные входы третьего и четвертого шинных преобразователей соединены с третьей информационной шиной, выходы первого и четвертого шинных формирователей подключены к второй информационной шине, выходы второго и третьего шинных формирователей подключены к четвертой информационной шине. 1 ил.; 2 та5л. элементов, причем первые входы и выходы коммутирующих элементов св заны с блоками согласовани  интерфейсов первой группы, а вторые входы и выходы соединены с блоками согласовани  второй группы. Недостатком данного устройства  вл етс  ограниченность функциональных возможностей . Наиболее близкой к изобретению по технической сущности  вл етс   чейка матричного коммутатора, содержаща  схему (Л 00 СО сл I

Description

сравнени , RS-триггер, элемент И и шинный формирователь, причем первый и второй входы схемы сравнени  соединены с первой и второй информационной шинами  чейки, вход сброса  чейки соединен с R-входом 5 RS-триггерэ, первый вход элемента И соединены с настроечным входом  чейки, вы- ход Не равно схемы сравнени  соединен с S-входом RS-триггера, тактовый вход которого соединен с входом синхронизации ю  чейки, вход задани  направлени   чейки соединен с первым управл ющим входом шинного формировател , второй управл ющий вход которого соединен с выходом элемента И, второй вход которого соединен с 15 инверсным выходом RS-триггера, перва  информационна  шина  чейки соединена с информационными входами шинного формировател , выходы которого соединены с второй информационной шиной  чейки. 20

Недостатками данного устройства  вл ютс  ограниченные функциональные возможности , так как оно не может быть использовано дл  св зи между процессорными элементами одной группы в матрич- 25 ном коммутаторе.

Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  четырехмаправленной коммутации данных. .30

Поставленна  цель достигаетс  тем, что  чейка матричного коммутатора, содержаща  первый шинный формирователь, первую схему сравнени  и первый элемент И, выход которого соединен с входом выборки 35 первого шинного формировател , первый и второй двунаправленные входы которого соединены соответственно с первой и второй шинами данных, причем первый и второй входы первой схемы сравнени  Q соединены соответственно с первой и вто-° рой шинами данных  чейки, дополнительно содержит два шифратора, регистр, со второ- го по четвертый шинные формирователи, с второй по шестую схемы сравнени  и с вто- 4с рого по четвертый элементы И, выход К-го элемента И (К 2, 3, 4) соединен .с входом выборки К-го шинного формировате л , вход выбора направлени  которого и вход выбора направлени  первого шинного формиро- вател  соединены с выходами младших разр дов регистра, выходы старших разр - дов которого соединены с первыми входами элементов И с первого по четвертый, вторые входы которых соединены с настроечными входами  чейки, тактовый вход которой соединен с тактовым входом регистра, входы старших разр дов которого соединены с выходами первого шифратора, входы которого соединены с выходами схем сравнени  с

55

5 0

5

0

5 Q с

5

первой по шестую, входы младших разр дов регистра соединены с выходами второго шифратора, входы которого соединены с шинами данных  чейки, перва  шина данных которой соединена с первыми входами второй и третьей схем сравнени , втора  шина данных  чейки соединена с первыми входами четвертой и п той схем сравнени , первый вход шестой схемы сравнени  соединен с вторыми входами второй и четвертой схем сравнени  и третьей шиной данных  чейки, четверта  шина данных которой соединена с вторыми входами третьей, п той и шестой схем сравнени , первый двунаправленный вход второго шинного формировател  соединен с первой шиной данных  чейки, треть  шина данных которой соединена с первыми двунаправленными входами третьего и четвертого шинных формирователей, вторые двунаправленные входы второго и третьего шинных формирователей соединены с четвертой шиной данных  чейки, втора  шина данных которой соединена с вторым двунаправленным входом четвертого шинного формировател .

Благодар  введению дополнительно трех шинных формирователей, п ти схем сравнени , двух шифраторов, регистра и со- .ответствующих св зей между элементами коммутирующей  чейки, а также благодар  изменению способа настройки обеспечиваетс  настройка коммутации четырех информационных шин по символическим именам непосредственно одной  чейкой, а не четырьм  коммутирующими  чейками по прототипу . Значительно расширены функциональные возможности  чейки. Коммутационное поле, построенное на таких коммутирующих  чейках, позвол ет св зывать элементы одной группы (дл  создани  подобных св зей  чейкой-прототипом необходимо построение коммутирующего узла из более чем четырех коммутирующих элементов , при этом значительно возрастают аппаратурные затраты).

На чертеже дана структурна  схема предлагаемой  чейки.

Ячейка матричного коммутатора содержит четыре шины 1-4, шесть схем сравнени  5-10, два шифратора 11 и 12. регистр 13, четыре элемента И 15-18, четыре шинных формировател  20-23, причем выход 1-го элемента И (i 15, 16, 17, 18) соединен с входом выборки j-ro шинного формировател  (j 20, 21, 22, 23) соответственно, вход выбора направлени  которого соединен с выходами младших разр дов регистра 13, выход старших разр дов которого соединены с первыми входами.элементов И с 15-го по 18-й, вторые входы которых соединены с

настроечным входом 19  чейки, тактовый вход 14 которой соединен с тактовым входом регистра 13, входы старших разр дов которого соединены с выходами шифратора 11, входы которого соединены с выходами схем сравнени  с 5-й по 10-ю, входы младших разр дов регистра 13 соединены с выходами шифратора 12, входы которого соединены с шинами 1-4 данных  чейки, шина 1 данных которой соединена с первыми входами схем 5-7 сравнени , шина 2 данных  чейки соединена с первыми входами схем 8 и 9 сравнени  и вторым входом схемы 5 сравнени , первый вход схемы 10 сравнени  соединен с вторыми входами схем 6 и 8 сравнени  и шиной 3 данных  чейки, шина 4 данных которой соединена с вторыми входами схем 7, 9 и 10 сравнени , первые двунаправленные входы шинных формирователей 20 и 21 подключены к шине 1 данных, первые-двунаправленные входы шинных формирователей 22 и 23 подключены к шине 3 данных  чейки, шина 2 данных которой соединена с вторыми двунаправленными входами шинных формирователей 20, 23, а шина 4 данных  чейки соединена с вторыми двунаправленными входами шинных формирователей 21, 22.

Ячейка матричного коммутатора работает следующим образом. В начале настройке схемы нулевой потенциал, подаваемый на настроечный вход 19, устанавливает элементы И 15-18 в нулевое состо ние , при этом нулевой сигнал снимаетс  с их выходов и поступает на входы выборки шинных формирователей 20- 23, перевод  их в состо ние высокого импеданса и обеспечива  разрыв св зей между шинами данных 1, 2 и 3. 4.

Процесс настройки схемы заключаетс  в следующем. Коды, несущие информацию

0символических именах коммутируемых каналов св зи, поступают по шинам данных

1-4. причем старшие (п-1) разр дов поступают на схемы сравнени  5-10, их попарное совпадение на схемах сравнени  определ ет канал передачи информации, младший разр д каждого кода несет информацию о режиме работы данного канала св зи (прием или передача информации). Сигналы с выходов схем сравнени  кодов 5-10 поступают в качестве адреса на адресные входы шифратора 11, а младшие разр ды символических имен поступают в виде адреса на адресные входы шифратора 12.

В табл. 1. 2 приведены правила преобразовани  кода дл  шифратора 11 и 12 соответственно. Причем заранее предполагаетс , что конфликтные ситуации исключены

Выходные сигналы шифраторы 11 и 12 поступают на информационные входы регистра 13 и записываютс  в него синхросигналом с шины 14 синхронизации, тем самым 5 заканчиваетс  режим настройки и сигнал настройки снимаетс  с шины 19.

Теперь по шине 19 настройки высокий потенциал, который поступает на вторые

0 входы элементов 15-18 И. и «а их выходах повтор ютс  сигналы с первых четырех выходов регистра 13. В соответствии со значени ми этих сигналов включитс  соответствующий шинный формирователь,

5 а значени  сигналов с вторых выходов регистра 13 определ ет направление передачи информации.

Пусть необходимо обеспечить передачу информации из шины 1 в шину 2 Тогда

0 совпадение старших (п-1) разр дов символических имен, поступающих н т схему сравнени  5 с шин 1 и 2, даст на выходе этой схемы единичный сигнал. На адресные входы шифратора 11 поступит код, располо5 женный в шестой строке табл. 1 (100000). Соответствующий ему выходной код 1000 определит включение шинного формировател  20. Младший разр д передающего канала равен единице.(в данном случае -Шина

Q 1). Искомый код наход т в седьмой строке табл. 2 В соответствии с этим кодом на вход задани  направлени  шинного формировател  20 поступит единичный сигнал, что определит его включение в пр мом

5 направлении и передачу информации из шины 1 в шину 2.

Предлагаема   чейка матричного коммутатора может быть выполнена с использованием элементов различных серий Так,

Q- например, в качестве схемы сравнени  кодов могут быть использованы микросхемы К555СН1 и К531СП1, которые позвол ют строить схемы сравнени  с разр дностью, кратной четырем. В качестве регистра МО- C жет быть использована микросхема К555ИР23. Элементы И могут быть элементами микросхемы К155ДЕ1. Шинные формирователи (другое название этих элементов - магистральные усилители) ис

пользуютс  дл  отключени  или подключени  источников и приемников информации к шинам, так как их информационные выходы имеют три устойчивых состо ни  Дл  управлени  работой микросхемы К580ВА86 имеютс  два входа: вход, который управл ет выборкой кристалла, и вход, который определ ет направление передачи информации. Первый и второй преобразователи могут быть реализованы на микросхемах посто нных запоминающих устройств К556РТ4.

Предлагаема  коммутирующа   чейка позвол ет образовывать пространственные коммутационные структуры с количеством измерений не менее двух.

При этом аппаратурные затраты не пре- 5 вышают того значени , которое потребовалось бы при реализации пространственных структур на четырех  чейках по прототипу . Кроме того, данна   чейка имеет меньшее количество внешних управл ющих 10 шин, что особенно существенно при реализации данного коммутирующего элемента в виде микросхемы.

Claims (1)

1. Формулаизобретени 15

   Ячейка матричного коммутатора, содержаща  первый шинный формирователь, первую схему сравнени  и первый элемент И, выход которого соединен с входом вы- 20 борки первого шинного формировател , первый и второй двунапраёленные входы которого соединены соответственно с первой и второй шиной данных, первый и второй входы первой схемы сравнени  25 соединены соответственно с первой и второй шиной данных  чейки, отличающа с  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  четырехнаправлен ой коммутации зо данных, она содержит два шифратора, регистр , с второго по четвертый шинные фор- мирователи, с второй по шестую схемы сравнени  и с второго по четвертый элемент И, выход К-го элемента И (К 2. 3, 4} соеди- 35 нен с входом выборки К-го шинного формировател , вход выбора направлени 

   Шифратор 11

   которого и вход выбора направлени  первого шинного формировател  соединены с выходами младших разр дов регистра, выходы старших разр дов которого соединены с первыми входами элементов И с первого по четвертый, вторые входы которого соединены с настроечным входом  чейки, тактовый вход которой соединен с тактовым входом регистра, входы старших разр доЕ которого соединены с выходом первого шифратора, входы которого соединены с выходами схем сравнени  с первой по шестую , входы младших разр дов регистра соединены с выходами второго шифратора, входы которого соединены с шинами данных  чейки, перва  шина данных которой соединена с первыми входами второй и третьей схем сравнени , втора  шина данных  чейки соединена с первыми входами четвертой и п той схем сравнени , первый вход шестой схемы сравнени  соединен с вторыми входами второй и четвертой схем сравнени  и третьей шиной данных  чейки, четверта  шина данных которой соединена с вторыми входами третьей, п той и шестой схем сравнени , первый двунаправленный вход второго шинного формировател  соединен с первой шиной данных  чейки, треть  шина данных которой соединена с первыми двунаправленными входами третьего и четвертого шинных формирователей , вторые двунаправленные входы второго и третьего шинного формирователей соединены с четвертой шиной данных  чейки , втора  шина данных которой соединена с вторым двунправленным входом четвертого шинного формировател .

   Таблица 1

   1000001 2000010

   О 0 f О

   1100

   001

   1ОО О 01 000 О 11 0.11 О 1О

   10 0 1

   1010

   Открыть шинный формирователь (ШФ) 22 дл  св зи между шиными данных (ШД) 3 и

   Открыть ШФ 20 и 21 дл  св зи между ЫД 2 и f

   Открыть ШФ 23 дл  св зи между ШД 2 и 3 Открыть ШФ 21 дл  св зи между ШД 1 и 4 Открыть ШФ 20 и 23 дл  св зи между ШД 1 и 3 Открыть ШФ 20 дли св зи между ШД 1 и 2 Открыть ШФ 22 и 23 дл  св зи между ШД 2,3 и Открыть ШФ 22 и 23 дл  св зи между ШД 2,)k

   Открыть ЫФ 20 и 22 дл  св зи между ШД 1,2,3 и 4

   Открыть ШФ 20 и 22 дл  св зи между ШД 1,2,3 и

   11 1

   1010 Открыть ШФ 20 и 22 дл  св зи между ШД 1,2,3 и k

   Примечание: Х-состо ние разр да безразлично:

   -, «f- - направление передачи информации черед шинный формирователь;

   - в пр мом направлении; 4- в обратном направлении.

   Таблица 1

   Шифратор 12