SU1211736A1 - Система ввода-вывода информации - Google Patents
Система ввода-вывода информации Download PDFInfo
- Publication number
- SU1211736A1 SU1211736A1 SU833643796A SU3643796A SU1211736A1 SU 1211736 A1 SU1211736 A1 SU 1211736A1 SU 833643796 A SU833643796 A SU 833643796A SU 3643796 A SU3643796 A SU 3643796A SU 1211736 A1 SU1211736 A1 SU 1211736A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- unit
- data
- Prior art date
Links
Landscapes
- Small-Scale Networks (AREA)
Description
ника данных блока сопр жени , информационный выход приемника данных j-го блока ввода-вывода (j 1,п) соединен с информационными входами п триггеров j -го блока ввода-вывода и с первым информационным входом первого коммутатора приема j блока .ввода-вывода, управл ющий выход приемника данных j -го блока ввода-вывода соединен с управл нндим входом передатчика данных j -го бл ка ввода-вывода, с входом запуска таймера j -го блока ввода-вывода, со счетным входом счетчика адресов j-rp блока ввода-вывода и с информационными входами m коммутаторов передачи j -го блока ввода-вьшода, управл ющий вход 1 -го коммутатора передачи ( k 1, п) j -го блока ввода-вывода соединен с выходом k -и схемы сравнени j то блока ввода- вывода, вторые информационные входы схем сравнени передачи и приема j -го блока ввода-вывода соединены с информационным : выходом счетчи
Изобретение относитс к вычислительной технике и может быть преимущественно использовано в управл ющих вычислительных комплексах и системах управлени территориально про т женными объектами.
Целью изобретени вл етс повышение быстродействи .
На чертеже изображена электрическа структурна схема системы ввода-вывода информации,
Система содержит блок 1 сопр жени , блок 2 пам ти и блоки 3-6 ввода- вьшода.Блок сопр жени 1 и блок 2 пам ти соединены между собой шиной адрса 7,шинами 8 и 9 данных и управл -i ющей шиной 10 записи чтени .Блок I сопр жени и блоки 3-6 ввода-вьгоода соединены последовательно двухпроводными лини ми 11-15 св зи в кольцо.К блоку 1 сопр жени подход т шина 16 запуска системы и шина 17 выхода синхронизации системы.
Блок 1 сопр жени содержит счетчик 18 адресов, регистр 19 приема данных, регистр 20 передачи данных.
ка адресов j -го блока ввода-вывода , вход установки в О которого соединен с выходом таймера j -го блока ввода-вывода, выход k -го коммутатора передачи j -го блока ввода вывода соединен с входом синхронизации k -го триггера j -го блока ввода-вывода, выход которого вл етс информационным выходом k -го разр да J -го канала ввода-вывода сие- , выход ц -го коммутатора приема , где , (P-I), j -го блока ввода-вывода соединен с первым информационным входом а +1 -го коммутатора приема ) -го блока ввода-вывода , выход р -го коммутатора приема j-го блока ввода-вывода соединен с информационным входом передатчика данных j -го блока ввода-вывода, второй информационньй вход S -го коммутатора приема ( 5 ) у-го блока ввода - вьшода вл етс информационным входом S - го разр да j - го канала ввода - вывода систеиы .
0
5
0
приемники 21 данных, передатчик 22 данных и генератор 23 тактовых импульсов .
Блоки 3-6 ввода-вывода построе- . ны по однотипной схеме. Блок 3 ввода- вывода содержит приемник 24 данных, передатчик 25 данньк,триггеры 26 и 27, схеьы 28 и 29 сравнени передачи , схемы 30 и 31 сравнени приема , счетчик 32 адресов, таймер 33, коммутаторы 34 и 35 передачи, коммутаторы 36 и 37 приема.
Положени коммутаторов 34 и 35 передачи определ ютс сигналами на выходах схем 28 и 29 сравнени ,Если код на счетчике 32 адресов совпадает с собственным адресом на первом входе схемы сравнени 28, то коммутатор 34 передачи замкнут и сигнал синхронизации с выхода приемника 24 данных поступает на управл ющий вход триггера 26, Аналогично при совпадении кода на счетчике 32 адресов с собственным адресом на перво,м входе схемы 29 сравнени сиг31
нал синхронизадай с выхода приемника 24 данных через коммутатор 35 передачи поступает на управл ющий вход триггера 27.
Положени коммутаторов 36 и 37 приема определ ютс сигналами соответственно на выходах схем 30 и 31 сравнени приема. Если адрес на счетчике 32 адресов не совпадает ни с одним из собственных адресов на первых входах схем 30 и 31 сравнени приема, оба коммутатора 36 и 37 наход тс в состо нии а, при котором информационный вход передатчика данных 25 оказываетс присоединенным к информационному выходу йри- емника 24 данных. При совпадении адреса на счетчике 32 адресов с од- Ьим из собственных адресов, например с адресом на первом входе схемы 30 сравнени приема, коммутатор 36 переводитс в положение б и к входу передатчика 25 данных подключаетс соответствукща входна шина, идуща .от объекта управлени . Аналогично при совпадении адреса на счетчике 32 адресов с адресом на первом входе схемы 31 сравнени приема срабатывает коммутатор 37 приема, присоедин ющий к передатчику данных другой вход системы.,
Работа системы ввода-вывода информации осуществл етс путем последовательного повторени рабочих циклов , в каждом из которых производитс обмен данными ыетепУ блоком, 2 . пам ти и блоками 3-6 ввода-вывода . Обмен данными ведетс блоком 1 сопр жени в пор дке возрастани / адресов и по всем адресам, имекицим- с в системе. Щ)и этом между адресами чеек блока 2 пам ти и адерса- ми каналов ввода-вывода (адресами входов и выходов имеетс однозначное соответствие. Собственные адреса входов и выходов заданы посто нно , и в процессе работы системы не измен ютс .
На этапе, предшествующем очередному рабочему хщклу, запрещающий уровень сигнала на шине 16 удерживает генератор 23 тактовых импульсов в заторможенном состо нии, а на счетчике 18. устанавливает О. При че сигнала запуска системы генератор 23 приводитс в действие. Сери тактовых импульсов на счетном входе счетчика 18 адресов вызывает смену
0
1736
адресов на шине 7. Эта же сери , поступакнда на входы синхронизации регистра 20 передачи данных и передатчика 22 данных, приводит к после-
5 довательному чтению чеек блока 2 пам ти и передаче прочитанной информации по кольцу, образованному блоками 3-6 ввода-вывода и лини ми 11,- 15 св зи. При поступлении очередного импульса серии содержимое чейки блока 2 пам ти, адрес которой хранитс в данный момент на счетчике 18, считываетс по шине 9 на регистр 20 передачи, откуда передатчиком 22 /.
5 данных посылаетс в линию II св зи. После того, как посылка обойдет все кольцо, она принимаетс из линии 15 св зи приемником 21 на регистр 19 приема данных. С регистра 19 приема
0 значение прин той переменной по шине 8 .заноситс в блок 2 пам ти по тому же адресу, по которому эта переменна была прочитана. Сигналом записи служит синхроимпульс, посту5 пакщий с управл ющего выхода приемника 21 по шине 10.
Пауза в передаче посылок по линии 11 св зи на этапе, предшествующем рабочему циклу, приводит к сра0 батыванию таймера 33, а следовательно , к установке счетчика 21 адресов в О в блоке 3 ввода-вывода.
Запуск систеьал в работу приводит к по влению в линии 11 св зи посы-
лок, представл ющих собой значени переменных, передаваемых в пор дке возрастани адресов. Поступающие посыпки восстанавливаютс приемником 24 данных блока ввода-вывода в
0 виде потенциальных сигналов представлени переменных и серии раздел ющих синхроимпульсов. Раздел ю щие синхроимпульсы с управл кицего выхода приемника 24 поступает на
5 счетный вход счетчика 32 адресов, содержимое которого увеличиваетс на единицу с приходом ка дой новой посылки. Так как в момент запуска системы счетчик 20 адресов в блоке 1
Q сопр жени и счетчик 32 адресов в блоке 3 ввода-вывода находились в нулевом состо нии, а кажда нова посылка увеличивает их содержимое на единицу, то в течение всего . г
J цикла обмена оба счетчика работают синхронно.
Раздел к цие синхроимпульсы поступают также на вход таймера 33, кахдый раз запуска его заново. Это не дает возмо жности таймеру 3 отсчитать врем паузы и выработать сигнал сброса счетчика 32,
Поступление синхроимпульсов на информационные входы коммутаторов 34 и 35 передачи обеспечивает выдачу информации на объект управле ни . Так, при совпадении адреса на счетчике 32 с одним из собственных адресов выходов, заданных в блоке 3 ввода-вывода, например, с адресом на первом входе схемы 28 сравнени передачи 28,-срабатывает коммута- тор 34 передачи и синхроимпульс, полученный из очередной посылки, рос тупает на управл ющий вход тригге-- ра 26. Наличие на его информационном входе потенциального сигнала той же посылки щшводит к занесению значени переменной данной посыпки на триггер 26, выход которого вл етс одним из выходов системы и соединен с объектом управлени . Аналогично совпадение адресов на счетчике 32 адресов и первом входе схемы 29 сравнени приводит к срабатыванию коммутатора 35 передачи и занесение значени прин той посылки на триггер 27
Наконец, поступление синхроимпульсов на управл ющий вход передатчика 25 данных обеспечивает формирование посылок в линии 12 св зи. При этом значение формируемых посылок определ етс состо ни ми коммутаторов 36 и 37 приема. Если оба коммутатора наход тс в положении а, то информационный вход передатчика 25 данных оказываетс соединенным с информационным выходом приемника 24 данных и ретрансл ци посыпок блоком 3 ввода-вывода осуществл етс без искажени . Если же адрес на
счетчике 32 адресов совпадает с одним из адресов входов системы, напри мер с адресом, поступающим на схему сравнени приема 30, то сигналом с ее выхода коммутатор 36 приема переводитс в положение б и к информационному входу передатчика 25 данных подключаетс соответствующий вход системы. Вместо ретрансл ции прин той переменной происходит передача посылки с кодом, прин тым по данному каналу от объекта управлени Поскольку предполагаетс , что данный собственный адрес в системе единственный, то все последующие блоки 4, 5 и 6 ввода-вывода ретранслируют данную посыпку без изменений. Аналогично при совпадении текущего адреса на счетчике 32 адресов с собственным адресом на первом входе схемы 34 сравнени в состо ние б переходит коммутатор 37 и к входу передатчика 25 подключаетс другой входной канал, В этом случае также блок 3 .ввода-вывода вместо ретрансл ции осуществл ет передачу значени переменной от объекта управлени .
Работа блоков 4, 5 и 6 блоков ввода-вывода не отличаетс от работы блока 3,
Таким образом, в течение рабочего цикла происходит обмен информацией , между всеми чейками блока 2 пам ти и соответствующими входами и выходами системы. Данные из чеек , адреса которых совпадают с адресами выходов, доставл ютс на объект управлени , а в чейки, адреса которых совпадают с адресами входов системы, принимаютс значени переменных от объекта управлени ,
/1J
II/o I43С
it Ь 1.
f
ogpyg
KL
S
7U
3
I
ii 11
il
r|
II
Редактор Н.Швьщка
Заказ 641/53Тираж 673Подписное
ВНИИПЙ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5
Филиал ГОШ Патент, г.Ужгород, ул.Проектна , 4
Составитель Ю.Ланцов Техред 3.Палий
Корректор С,Черни
Claims (1)
- СИСТЕМА ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащая блок памяти, блок сопряжения, содержащий счетчик адресов, регистр приема данных, регистр передачи данных, приемник данных, передатчик данных и генератор тактовых импульсов, h блоков ввода-вывода (где η — количество каналов ввода-вывода), каждый из которых содержит приемник данных, передатчик данных, tn триггеров (где tn - разрядность передаваемой информации), ш схем сравнения передачи и р схем сравнения приема (где р — разрядность принимаемой информации ), причем вход запуска система соединен с входом начальной установки счетчика адресов блока сопряжения и с входом запуска генера тора тактовых импульсов, выход которого соединен со счетным входом счетчика адресов блока сопряжения, с входами синхронизации регистра передачи данных и передатчика данных блока сопряжения, а также является выходом синхронизации системы, информационный выход счетчика адресов блока сопряжения соединен с адресным входом блока памяти, информационный вход которого соединен с выходом регистра приема данных, . информационный вход которого соеди— . йен с информационным выходом приемника данных блока сопряжения, управляющий выход которого соединен с входом синхронизации регистра приема данных и с входом записи/чтения блока памяти, информационный выход которого соединен с информационным входом передатчика данных блока сопряжения,, первые входы схем сравнения приема и передачи каждого блока ввода-вывода являются входами задания собственных адресов системы, отличающаяся тем, что, с целью повышения быстродействия, каждый блок ввода-вывода дополнительно содержит счетчик адресов, таймер, р коммутаторов приема и tn комматуторов передачи, причем выход передатчика данных блока сопряжения соединен с входом приемника данных первого блока ввода-вывода, выход передатчика данных ι -го блока вводавывода, где ϊ = 1, (п -1), соединен с информационным входом приемника данных (ΐ +1)-го блока ввода-вывода, выход приемника данных h —го блока ввода—вывода соединен с входом прием— >ника данных блока сопряжения, информационный выход приемника данных )-го блока ввода-вывода (j = 1, η ) соединен с информационными входами ш триггеров j —го блока ввода—вывода и с первым информационным входом первого коммутатора приема j -го блока .ввода-вывода, управляющий выход приемника данных j -го блока ввода-вывода соединен с управляющим входом передатчика данных j -го блока ввода-вывода, с входом запуска таймера j -го блока'ввода—вывода, со счетным входом счетчика адресов j-ro блока ввода-вывода и с информационными входами m коммутаторов передачи j -го блока ввода-вывода, управляющий вход к-го коммутатора передачи (k = 1, m ) j -го блока ввода-вывода соединен с выходом к ~й схемы сравнения j —го блока вводавывода, вторые информационные входы схем сравнения передачи и приема j-го блока ввода—вывода соединены с информационным выходом счетчи ка адресов j -го блока ввода-вывода, вход установки в О которого соединен с выходом таймера j —го блока ввода-вывода, выход к -го коммутатора передачи ] —го блока вводавывода соединен с входом синхронизации к -го триггера j -го блока ввода-вывода, выход которого является информационным выходом к -го разряда | —го канала ввода—вывода сис— теми, выход —го коммутатора приема, где (J = 1, (р-1), j —го блока ввода—вывода соединен с первым информационным входом (| +1 —го коммутатора приема j —го блока ввода—вывода, выход р -го коммутатора приема j-го блока ввода-вывода соединен с информационным входом передатчика данных j —го блока ввода—вывода, второй информационный вход 5 -го коммутатора приема ( S = 1~р) у-го блока ввода - вывода является информационным входом S - го разряда j - го канала ввода - вывода системы .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833643796A SU1211736A1 (ru) | 1983-09-19 | 1983-09-19 | Система ввода-вывода информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833643796A SU1211736A1 (ru) | 1983-09-19 | 1983-09-19 | Система ввода-вывода информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1211736A1 true SU1211736A1 (ru) | 1986-02-15 |
Family
ID=21082342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833643796A SU1211736A1 (ru) | 1983-09-19 | 1983-09-19 | Система ввода-вывода информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1211736A1 (ru) |
-
1983
- 1983-09-19 SU SU833643796A patent/SU1211736A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 3686639, кл. G 06 F 3/02, 1972. Патент US 3997879, кп.С 06 F 3/02, 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3983330A (en) | TDM switching network for coded messages | |
SU1211736A1 (ru) | Система ввода-вывода информации | |
US4386426A (en) | Data transmission system | |
US4564938A (en) | Digital electronic switching systems | |
SU1279079A1 (ru) | Многоканальное устройство дл передачи и приема дискретной информации | |
RU2111546C1 (ru) | Устройство телемеханики | |
SU1336078A2 (ru) | Передающее многоканальное телеметрическое устройство | |
SU698033A1 (ru) | Устройство дл передачи информации | |
JPH03504664A (ja) | プロセツサユニツトのアドレツシング方法 | |
SU583476A1 (ru) | Буферное запоминающее устройство | |
SU1667090A1 (ru) | Устройство дл сопр жени ЭВМ с периферийными устройствами | |
SU556477A1 (ru) | Система телемеханики дл рассредоточенных объектов | |
RU1783510C (ru) | Ячейка матричного коммутатора | |
SU1425821A1 (ru) | Устройство дл передачи сигналов | |
SU1663785A1 (ru) | Устройство коммутации дискретных каналов с временным разделением | |
SU1394459A1 (ru) | Многомодульна коммутационна система дл асинхронных цифровых сигналов | |
SU476586A1 (ru) | Устройство дл сбора информации о работе погрузочно-транспортного комплекса | |
SU1372347A1 (ru) | Устройство дл приема и передачи информации | |
US3482047A (en) | Intermediate exchange for pulse code modulated time division multiplex signals | |
SU1221674A1 (ru) | Устройство дл передачи и приема информации | |
SU1325545A1 (ru) | Устройство дл приема и передачи информации | |
EP0407423B1 (en) | System for transferring binary information | |
SU1166161A1 (ru) | Пункт управлени системы телемеханики | |
SU1499518A1 (ru) | Устройство дл контрол исправл ющей способности приемников дискретных сигналов | |
JPH022742A (ja) | 相方向シリアルデータ通信方法 |