SU1499518A1 - Устройство дл контрол исправл ющей способности приемников дискретных сигналов - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - уменьшение времени контрол . Устройство содержит задающий генератор 1, делитель 2 частоты, блок 3 формировани  управл ющего сигнала, блок 4 искажений, формирователь 5 испытательных сигналов, формирователь 6 сигналов дроблений, блок 7 ввода дроблений, коммутатор 8, общую шину 9, приемопередатчик 10, дешифратор 11 адресов, регистр 12 управлени , формирователь 13 управл ющего сигнала, регистр 14 состо ни , блок 15 формировани  синхросигналов и блок 16 состо ни . Формирователь 13 работает в двух режимах. В режиме "Вы вод" устройство принимает информацию, управл ющее слово или испытательную информацию от формировател  13. В режиме "Ввод" из устройства выдаетс  информаци  о состо нии испытательной информации в формирователь 13. При этом управл ющее слово определ ет: скорость приема-передачи, величину краевых искажений, вид искажений, величину и местоположение искажений типа "дроблений" и номер контролируемого приемника. Цель достигаетс  путем обеспечени  автоматизации процесса контрол . 1 ил.

Description

СО

со ел

00

Изобретение относитс  к электросв зи и может быть использовано дл  проверки исправл ющей способности приемников дискретных сигналов.

Цель изобретени  - уменьшение времени контрол  путем автоматизации процесса контрол ,

На чертеже представлена структурна  электрическа  схема устройства.

Устройство дл  контрол  исправл ющей способности приемников дискретных сигналов содержит задающий генератор 1, делитель 2 частоты, блок 3 формировани  управл ющего сигнала, блок 4 искажений, формирователь 5 испытательных сигналов, формирователь 6 сигналов дроблений, блок 7 ввода дроблений, коммутатор 8, обща  шина 9, приемопередатчик 10, дешифратор 11 адресов, регистр 12 управлени , формирователь 13 управл ющего сигнала, регистр 14 состо ни , блок

15формировани  синхросигналов, блок

16состо ни . На чертеже показаны также контролируемые приемники 17 дискретных сигналов.

Устройство работает следующим образом ,

В исходном состо нии при включении питани  по сигналу Сброс с приемопередатчика 10 производитс  начальна  установка устройства. По этому сигналу производитс  обнуление формировател  5, регистров 12 и 14, блоков 15 и 16. Через блок 15 производитс  начальна  установка делите- .л  2 частоты, блоков 3 и 4, формировател  6 и коммутатора 8, В исходном состо нии контролируемые приемники 17с помощью коммутатора 8 отключены от устройства и подключены к соответ- .ствующнм лини м св зи.

Одновременна с включением питани  импульсы с задающего генератора 1 поступают на первьм вход делител  2 частоты, где формируетс  сетка опорных частот.. Йа управл ющем входе делител  2 частоты в это врем  установлен нулевой код режима устройства, при котором импульсы не поступают на вход блока 3 формировани  управл ющего сигнала. При подаче на управл - К8ЦИЙ вход делител  2 частоты необхо10

15

20

25

14995184

Т1 и импульсов управл ющей частоты сдвига 12, Которые и определ ют величину краевых искажений импульсов информации. Импульсы Т1 с второго выхода блока 3 формиро вани  управл ющего сигнала поступают соответственно на первый вход формировател  5 испытательных сигналов, третий вход блока 15 формировани  синхросигналов и третий вход регистра 14 состо ни . Импульсы Т1 обеспечивают вьшод испытательной информации с выхода формировател  5 испытательных сигналов на второй вход блока 4, где испытательна  информаци  подвергаетс  краевым искажени м. С выхода блока 4 испытательна  информаци , подвергнута  краевым искажени м, поступает на первьй вход блока 7 ввода дроблений, на второй вход которого поступают сигналы дроблений с формировател  6 сигналов дроблений,

С выхода блока 7 ввода дроблений искаженна  информаци  поступает на коммутатор 8, который передает ее на вход контролируемьк приемников 17 в соответствии с кодом на управл ющем входе коммутатора 8.

Установка необходимого режима устройства обеспечиваетс  формирователем 13, в качестве которого может быть использована ЭВМ (Электроника 60 М или Электроника 81В). Код режима устройства выводитс  из пам ти формировател  13 в виде управл ющего слова, которое запоминаетс  регистром 12.

Управл ющее слово (код режима устройства ) определ ет скорость приема - передачи, величину краевых искажений, вид искажений, величину и местоположение искажений типа дроблений, номер и контролируемого приемника.

Дешифратор 11 адресов обеспечивает дешифрацию двух адресов: первого - при обращении формировател  13 к регистру 12 в цикле Вывод и регистру 14 состо ни  в цикле Ввод, второго - при обращении формировател  13 к формирователю 5 испытательной информации в цикле Вывод.

30

35

40

45

50

Формирователь 13 работает в двух

Формирователь 13 работает в двух

димого кода режима устройства импуль,-ее режимах: Вывод, когда устройство

.сы заданной частоты поступают на первый вход блока 3 формировани  управл ющего сигнала, где ,происходит формирование импульсов основной частоты

цринимает информацию, управл ющее слово или испытательную информацию (от фрр1-шровател  13),и Ввод, когда из устройства выдаетс  инфорцринимает информацию, управл ющее слово или испытательную информацию (от фрр1-шровател  13),и Ввод, когда из устройства выдаетс  инфор514995

маци  о состо нии испытательной информации в формирователь 13.

В, режиме Вывод формирователь 13 обращаетс  к приемопередатчику 10, г выставл   адрес и сигнал управлени , которые поступают соответственно на информационный вход и управл ющий вход дешифратора 11.Дешифратор 11, распознав свой адрес, при наличии 10 сигнала Вывод на управл ющем входе дешифратора 11 устанавливает сигнал Вывод на первый вход регистра 12 управлени , при этом формирователь 13 заканчивает адресную часть цикла 15 Вывод. Во второй (информационной) части цикла Вывод формирователь 13 устанавливает информацию (управл ющее слово - код режима устройства), котора  через приемопередатчик 10 20 поступает соответственно на информационные входы регистра 12 управлени , формировател  5 испытательных сигналов и информационные выходы регистра 14.25

По сигналу Вывод информаци , установленна  на информационном вхое регистра 12, записываетс  в него и поступает с его выхода на управл ющие входы делител  2 частоты, бло- ЗО ков 3 и 4, формировател  6, коммутатора 8 и блока 15. Через некоторое врем  после установки слова информаии по сигналу Вывод от формировател  13 дешифратор 11 формирует упавл ющий сигнал и передает его че- рез приемопередатчик 10 в формиро- ватель 13 сигнал о завершении приема слова информации в регистр 12. Получив сигнал, формирователь 13 снимает Q сигнал Вывод, что обеспечивает окончание передачи информации - кода режима устройства.

При этом дешифратор 11, распознав второй свой адрес формирует сигнал 45 Вывод два, по которому вид сигнала испытательной информации, установленной на информационном входе формировател  5,на входе регистра 12 и выходе регистра 14 записьшаетс  в формирователь 5.

В режиме Ввод формирователь 13 в первой части цикла осуществл ет передачи первого адреса-устройства. Во второй части формирует сигнал Ввод, которые через приемопередат- чик 10 и дешифратор 11 поступает на вход регистра 14. По этому сигналу регистр 14 данные о своем состо нии.

50

г 10 15 20 25

ЗО Q

5

0

186

через приемопередатчик 10 записывает в формирователь 13.

При прохождении испытательной информации через устройство блок 15 по первому заднему фронту импульса информации фop fflpyeт синхросигнал, по которому устанавливаетс  режим устройства.

Claims (1)

1. Формула изобретени 

   YcTpoiicTBO дл  контрол  исправл ющей способности приемников дискретных сигналов, содержащее коммутатор, формирователь испытательных сигналов, формирователь сигналов дроблений и последовательно соединенные задающий генератор, делитель частоты, блок формировани  управл ющего сигнала, блок искажений и блок ввода дроблений , другой вход которого через формирователь сигналов дроблений соединен с выходом делител  частоты, а выход формировател  испытательных сигналов подключен к второму входу блока искажений, отличающее- с   тем, .что, с целью уменьшени  времени контрол  путем автоматизации процесса контрол , введены блок формировани  синхросигналов, регистр управлени , выход которого подключен к второму входу делител  частоты, к второму входу блока формировани  управл ющего сигнала, к третьему входу блока искажений, к второму входу формировател  сигналов дроблений, к первому входу коммутатора и к первому входу блока формировани  синхросигналов . Выход которого под1сп очен к третьим входам делител  частоты, блока формировани  управл ющего сигнала, .формировател  сигналов дроблений, к четвертому входу блока искажений и к второму входу коммутатора, третьи входы которого. вл ютс  входами устройства , первыми выходами которого  вл ютс  выходы коммутатора, формирователь управл ющего сигнала и последовательно соединенные блок состо ни , регистр состо ни , дешифратор адресов и приемопередатчик, первый выход которого,  вл ющейс  одновременно и вторым входом, соединен с входом формировател  управл юцего сигнала и  вл етс  его выходом, вторым входом и одновременно вторым выходом устройства, выход регистра состо ни  подключен к первым входам фор- ьшровател  испытательных сигналов.

   714995188

   регистра управлени  и к третьему вхо-мировани  управл ющего сигнала, втоду приемопередатчика, второй выходрой выход которого подключен к четкоторого подкл очен к вторым ..входамйертому входу регистра состо ни , к

   регистра управлени , формировател п тому входу блока формировани  синиспытательных сигналов,регистра сое-хросигналов и к третьему входу форто ни , блока формировани  синхро-мировател  испытательных сигналов,

   сигналов и к первому входу блока сое-четвертый вход которого соединен с

   то ни , второй вход которого соеди-вторым выходом дешифратора адресов,

   нен с выходом блока ввода дроблений |Qтретий выход которого подключен к

   и с четвертьш входом коммутатора,третьему входу регистра управлени ,

   второй выход подключен к третьемучетвертый выход - к п тому входу

   входу блока формировани  синхросиг-регистра состо ни , а второй, третий

   налов, четвертый вход которого сое-и четвертьй входы соединены соответдинен с третьим входом регистра сое- 5ственно с третьим, четвертым и п тым

   то ни  и с первым выходом блока фор-вьпсодами приемопередатчика.