TWI647919B - 類比數位轉換器校準系統 - Google Patents

Abstract

類比數位轉換器校準系統包含時脈產生電路、多個待測類比數位轉換器、標準類比數位轉換器和校準電路。時脈產生電路用於依據系統時脈產生多個運作時脈，且依據系統時脈和選擇信號產生校準時脈。多個待測類比數位轉換器依據多個運作時脈對輸入信號取樣，以輸出多個待測取樣結果。標準類比數位轉換器依據校準時脈對輸入信號取樣，以輸出標準取樣結果。校準電路透過該選擇信號控制該校準時脈的相位，使校準時脈的相位相同於多個待測類比數位轉換器中的第一類比數位轉換器接收到的第一運作時脈的相位，並將第一類比數位轉換器產生的第一待測取樣結果與標準取樣結果比較，以對第一待測取樣結果進行校準，使校準後的第一待測取樣結果趨近標準取樣結果。

Description

類比數位轉換器校準系統

本揭示文件有關一種類比數位轉換器校準系統，尤指一種能自動進行輸出校準之類比數位轉換器校準系統。

取樣電路用於將類比形式的連續信號轉換為數位形式的離散信號，是現今電子產品中不可或缺的重要元件。傳統的取樣電路為了提高對類比信號的取樣頻率，通常會利用多個類比數位轉換器依序對類比信號進行取樣。

然而，因為生產過程中的各種因素的影響，傳統的取樣電路中的多個類比數位轉換器的輸出特性不會相同。例如，請參照第1(a)圖，若兩個類比數位轉換器的輸出信號具有不同的偏移誤差值(offset error)，兩個類比數位轉換器的輸出信號的大小會相差一固定值。又例如，請參照第1(b)圖，若兩個類比數位轉換器的輸出信號具有不同的增益誤差值(gain error)，兩個類比數位轉換器的輸出信號的大小會具有大於或小於一的比值。再例如，請參照第1(c)圖，若兩個類比數位轉換器的輸出信號具有不同的時間歪斜 誤差值(time skew error)，兩個類比數位轉換器的輸出信號會具有相位差異。

因此，受到多個類比數位轉換器的輸出特性差異的影響，傳統的取樣電路對類比信號進行取樣後，所輸出的數位信號往往會嚴重失真變形，而無法良好重現類比信號所攜帶的資訊。

有鑑於此，如何提供能自動校準的類比數位轉換器校準系統，實為業界有待解決的問題。

類比數位轉換器校準系統包含一時脈產生電路、多個待測類比數位轉換器、一標準類比數位轉換器和一校準電路。時脈產生電路用於依據一系統時脈產生多個運作時脈，並用於依據該系統時脈和一選擇信號產生一校準時脈。多個待測類比數位轉換器用於對應地依據該多個運作時脈對一輸入信號進行取樣，以輸出多個待測取樣結果。標準類比數位轉換器用於依據該校準時脈對該輸入信號進行取樣，以輸出一標準取樣結果。校準電路用於透過該選擇信號控制該校準時脈的相位，使該校準時脈的相位相同於該多個待測類比數位轉換器中的一第一類比數位轉換器接收到的一第一運作時脈的相位，該校準電路還用於將該第一類比數位轉換器的一第一待測取樣結果與該標準取樣結果進行比較，以產生對應該第一待測取樣結果的一校準資訊，以及依據該校準資訊對該第一待測取樣結果進行校準，以使校準後 的該第一待測取樣結果趨近該標準取樣結果。

類比數位轉換器校準系統包含一時脈產生電路、一待測類比數位轉換器、一標準類比數位轉換器和一校準電路。時脈產生電路用於依據一系統時脈產生一運作時脈和一校準時脈，其中該運作時脈和該校準時脈具有相同相位。待測類比數位轉換器用於依據該運作時脈對一輸入信號進行取樣，以輸出一待測取樣結果。標準類比數位轉換器，用於依據該校準時脈對該輸入信號進行取樣，以輸出一標準取樣結果。校準電路用於將該待測取樣結果與該標準取樣結果進行比較，以產生對應該待測取樣結果的一校準資訊，以及依據該校準資訊對該待測取樣結果進行校準，以使校準後的該待測取樣結果趨近該標準取樣結果。

上述的類比數位轉換器校準系統能以標準取樣結果為基準，自動校準多個待測類比數位轉換器的取樣結果，以消除多個待測類比數位轉換器之間的輸出特性差異。

200、600、800‧‧‧類比數位轉換器校準系統

210、810‧‧‧時脈產生電路

211‧‧‧運作正反器群組

212‧‧‧相位調整單元

213‧‧‧標準正反器群組

214‧‧‧標準多工器

215a~215n、218a~218n‧‧‧正反器

216‧‧‧緩衝器

217‧‧‧相位調整多工器

220a~220n、620a~620n‧‧‧待測類比數位轉換器

230‧‧‧標準類比數位轉換器

240、840‧‧‧校準電路

242‧‧‧偏移計算電路

243‧‧‧加減法運算器

244‧‧‧增益計算電路

245‧‧‧乘除法運算器

246‧‧‧時間歪斜計算電路

248‧‧‧邏輯運算電路

622‧‧‧參考電壓源群組

624‧‧‧比較器群組

626‧‧‧電壓調整電路

628‧‧‧編碼電路

CKS‧‧‧系統時脈

CKPa~CKPn‧‧‧運作時脈

CKIa~CKIn‧‧‧標準時脈

CKPC‧‧‧校準時脈

DATAa~DATAn‧‧‧待測取樣結果

DATAC‧‧‧標準取樣結果

△DATAa~△DATAn‧‧‧偏移修正量

gDATAa~gDATAn‧‧‧增益修正量

tDATAa~tDATAn‧‧‧時間歪斜修正量

SEL‧‧‧選擇信號

TSKa~TSKn‧‧‧時間歪斜校準信號

Vin‧‧‧輸入信號

Vout‧‧‧輸出信號

為讓揭示文件之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1(a)圖~第1(c)圖為傳統取樣電路中的不同類比數位轉換器的輸出波形示意圖。

第2圖為根據本揭示文件一實施例的類比數位轉換器校準系統簡化後的功能方塊圖。

第3圖繪示了類比數位轉換器校準系統於校準階段中簡 化後的運作時序圖。

第4圖為第2圖的校準電路簡化後的功能方塊圖。

第5圖為第2圖的時脈產生電路簡化後的功能方塊圖。

第6圖為依據本揭示文件另一實施例的類比數位轉換器校準系統簡化後的功能方塊圖。

第7圖為第6圖中的類比數位轉換器簡化後的功能方塊圖。

第8圖為根據本揭示文件又一實施例的類比數位轉換器校準系統簡化後的功能方塊圖。

以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

第2圖為根據本揭示文件一實施例的類比數位轉換器校準系統200簡化後的功能方塊圖。類比數位轉換器校準系統200包含一時脈產生電路210、多個待測類比數位轉換器220a~220n、一標準類比數位轉換器230和一校準電路240。其中，類比數位轉換器校準系統200可對屬於類比信號的一輸入信號Vin進行取樣，並輸出屬於數位信號的一輸出信號Vout。為使圖面簡潔而易於說明，類比數位轉換器校準系統200中的其他元件與連接關係並未繪示於第2圖中。

請注意，本揭示文件中使用的小寫英文索引a~n，只是為了方便指稱個別的元件和信號，並非有意將前 述元件和信號的數量侷限在特定數目。

時脈產生電路210用於依據頻率較高的一系統時脈CKS產生頻率較低的多個運作時脈CKPa~CKPn。時脈產生電路210還用於依據系統時脈CKS和一選擇信號SEL產生一校準時脈CKPC。其中，校準時脈頻率相同於運作時脈CKPa~CKPn的頻率。

待測類比數位轉換器220a~22On用於自時脈產生電路210對應地接收運作時脈CKPa~CKPn。例如，待測類比數位轉換器220a接收運作時脈CKPa，待測類比數位轉換器220b接收運作時脈CKPb，其餘依此類推。待測類比數位轉換器220a~220n還用於依據運作時脈CKPa~CKPn週期性地依序對輸入信號Vin進行取樣，並週期性地依序產生多個待測取樣結果DATAa~DATAn。

亦即，透過待測類比數位轉換器220a~220n的配合運作，便能將屬於類比信號的輸入信號Vin轉換為屬於數位信號的待測取樣結果DATAa~DATAn。然而，如前所述，待測類比數位轉換器220a~220n各自的輸出特性可能不同(亦即，待測類比數位轉換器220a~220n各自可能具有不同的偏移誤差值、增益誤差值或時間歪斜誤差值)。因此，若將待測取樣結果DATAa~DATAn直接輸出，將會喪失輸入信號Vin所攜帶的許多資訊。

為了避免資訊喪失的情況，類比數位轉換器校準系統200的運作中包含了一校準階段和一普通階段。第3圖繪示了類比數位轉換器校準系統200於校準階段中簡化 後的運作時序圖。在校準階段中，校準電路240先選擇待測類比數位轉換器220a作為校準目標，並透過選擇信號SEL控制時脈產生電路210將校準時脈CKPC的相位設置為相同於運作時脈CKPa的相位。由於標準類比數位轉換器230用於依據校準時脈CKPC對輸入信號Vin進行取樣，並產生一標準取樣結果DATAC，所以在校準時脈CKPC與運作時脈CKPa的相位相同的情況下，標準類比數位轉換器230產生的標準取樣結果DATAC，會對應於待測類比數位轉換器220a產生的待測取樣結果DATAa。

接著，校準電路240將標準類比數位轉換器230連續多次(例如，五次)產生的標準取樣結果DATAC，和待測類比數位轉換器220a連續多次(例如，五次)產生的待測取樣結果DATAa進行比較。校準電路240並依據比較結果計算對應於待測類比數位轉換器220a的校準資訊。其中，校準資訊可包含偏移修正量、增益修正量或時間歪斜修正量。

亦即，如第3圖所示，當校準電路240選擇待測類比數位轉換器220a作為校準目標時，校準時脈CKPC的相位會於多個(例如，五個)連續週期中相同於運作時脈CKPa的相位。

校準電路240會以相似於計算待測類比數位轉換器220a的校準資訊的方式，計算待測類比數位轉換器220b~220n的校準資訊，為簡潔起見，在此不重複贅述。

接著，當類比數位轉換器校準系統200結束校準階段而進入普通階段時，運作時脈CKPa~CLPn彼此之間 的的相位關係，相同於運作時脈CKPa~CLPn於校準階段中彼此的相位關係，校準時脈CKPC於普通階段中則可維持於固定電位。因此，待測類比數位轉換器220a~220n會繼續對輸入訊號進行取樣，而校準電路240可利用校準階段中得到的多個校準資訊對待測取樣結果DATAa~DATAn進行校準，然後再將校準後的待測取樣結果DATAa~DATAn作為輸出信號Vout輸出。

換言之，類比數位轉換器校準系統200會以標準類比數位轉換器130的標準取樣結果DATAC為基準校準待測取樣結果DATAa~DATAc，使校準後的待測取樣結果DATAa~DATAc和標準取樣結果DATAC具有相同的偏移誤差、增益誤差或時間歪斜誤差。因此，相當於將待測類比數位轉換器220a~220n的輸出特性調整為相同於標準類比數位轉換器130的輸出特性，進而避免了待測類比數位轉換器220a~220n各自的輸出特性差異可能造成的失真現象。

在某些實施例中，當第一次校準階段結束後，類比數位轉換器校準系統200會於進行普通階段的運作時，一或多次平行執行校準階段的運作。如此一來，便可以即時更新待測類比數位轉換器220a~220n的校準資訊。

在另外一些實施例中，當第一次校準階段結束後，類比數位轉換器校準系統200便不再執行校準階段的運作。

第4圖為第2圖的的校準電路240簡化後的功能方塊圖。校準電路240包含一偏移計算電路242、一增益計 算電路244、一時間歪斜計算電路246和一邏輯運算電路248。其中，邏輯運算電路248包含一加減法運算器243和一乘除法運算器245。

於校準階段中，當校準電路240選擇待測類比數位轉換器220a作為校準目標時，邏輯運算電路248利用選擇信號SEL控制時脈產生電路210將校準時脈CKPC的相位設置為相同於運作時脈CKPa的相位。因此，偏移計算電路242和增益計算電路244會接收到連續產生的多對(例如，五對)互相對應的標準取樣結果DATAC和待測取樣結果DATAa。

偏移計算電路242可使用多種方法計算對應於待測類比數位轉換器220a的偏移修正量△DATAa。例如，偏移計算電路242可以計算每一對標準取樣結果DATAC和待測取樣結果DATAa的差值，再計算多個差值的平均值，接著依據得到的平均值計算對應於待測類比數位轉換器220a的偏移修正量△DATAa。

增益計算電路244可使用多種方法計算對應於待測類比數位轉換器220a的增益修正量gDATAa。例如，增益計算電路244可以計算每一對標準取樣結果DATAC和待測取樣結果DATAa的差值的絕對值，再計算多個差值的絕對值的平均值，再依據得到的平均值計算對應於待測類比數位轉換器220a的增益修正量gDATAa。

偏移計算電路242和增益計算電路244會以相似於計算對應於待測類比數位轉換器220a的偏移修正量 △DATAa和增益修正量gDATAa的方式，計算待測類比數位轉換器220b~220n的偏移修正量△DATAb~△DATAn和增益修正量gDATAa~gDATAan，為簡潔起見，在此不再贅述。

換言之，偏移計算電路242會計算標準取樣結果DATAC與待測取樣結果DATAa~DATAn的其中之一在多個時間點的多個差值的平均值，並利用計算結果產生對應待測類比數位轉換器220a~220n的其中之一的偏移修正量。增益計算電路244則會計算標準取樣結果DATAC與待測取樣結果DATAa~DATAn的其中之一在多個時間點的多個差值的絕對值的平均值，並利用計算結果產生對應待測類比數位轉換器220a~220n的其中之一的增益修正量。

於普通階段中，邏輯運算電路248中的加減法運算器243可利用對應的偏移修正量△DATAb~△DATAn，對接收到的每個待測取樣結果DATAa~DATAn進行偏移校準。乘除法運算器245則會接收加減法運算器243校準後的每個待測取樣結果DATAa~DATAn，並利用對應的增益修正量gDATAa~gDATAn對乘除法運算器245接收到的每個待測取樣結果DATAa~DATAn進行增益校準。接著，邏輯運算電路248可將經過偏移校準與增益校準的每個待測取樣結果DATAa~DATAn作為輸出信號Vout輸出。

另外，於校準階段中，當校準電路240選擇待測類比數位轉換器220a作為校準目標時，時間歪斜計算電路246會接收到連續產生的多對(例如，五對)互相對應的標 準取樣結果DATAC和待測取樣結果DATAa。時間歪斜計算電路246會依據接收到的標準取樣結果DATAC和待測取樣結果DATAa計算對應待測類比數位轉換器220a時間歪斜修正量tDATAa。

時間歪斜計算電路246會依據類似的方法，計算對應待測類比數位轉換器220b~220n的多個時間歪斜修正量tDATAb~tDATAn，為簡潔起見，在此不重複贅述。

在普通階段中，邏輯運算電路248會依據對應待測類比數位轉換器220a~220n的多個時間歪斜修正量tDATAa~tDATAn，輸出多個時間歪斜校準信號TSKa~TSKn至時脈產生電路210，以控制時脈產生電路210調整運作時脈CKPa~CKPn的相位，進而將待測取樣結果DATAa~DATAn的時間歪斜誤差校準為相同於標準取樣結果DATAC的時間歪斜誤差。

第5圖為第2圖的時脈產生電路210簡化後的功能方塊圖。時脈產生電路210包含一運作正反器群組211、多個相位調整單元212a~212n、一標準正反器群組213和一標準多工器214。其中，相位調整單元212a~212n耦接於運作正反器群組211，標準多工器214的多個輸入端則耦接於標準正反器群組213。

運作正反器群組211包含多個依序串聯的正反器215a~215n，並用於依據系統時脈CKS產生運作時脈CKPa~CKPn。例如，正反器215a的輸入端耦接於正反器215n的正向輸出端，正反器215a的正向輸出端則耦接於正 反器215b的輸入端，且正反器215a依據系統時脈CKS於正向輸出端產生運作時脈CKPa。又例如，正反器215b的正向輸出端耦接於正反器215c(未繪示於圖中)的輸入端，且正反器215b依據系統時脈CKS於正向輸出端產生運作時脈CKPb，其餘依此類推。

相位調整單元212a~212n對應耦接於正反器215a~215n的正向輸出端，用於依據時間歪斜校準信號TSKa~TSKn分別調整運作時脈CKPa~CKPn的相位。每個相位調整單元212a~212n皆包含依序串聯的多個緩衝器216以及一相位調整多工器217，且每個緩衝器216的輸出端耦接於相位調整多工器217的多個輸入端的其中之一。其中，相位調整多工器217用於依據接收到的時間歪斜信號，選擇性地輸出經過一或多個緩衝器216延遲的運作時脈。

例如，相位調整單元212a耦接於正反器215a的正向輸出端，並利用串聯的多個緩衝器216接收運作時脈CKPa，以產生經過不同程度延遲的多個運作時脈CKPa。相位調整單元212a中的相位調整多工器217可依據接收到的時間歪斜校準信號TSKa，選擇性地將經過一或多個緩衝器216而具有不同程度延遲的多個運作時脈CKPa的其中之一，輸出至待測類比數位轉換器220a。

又例如，相位調整單元212b耦接於正反器215b的正向輸出端，並利用串聯的多個緩衝器216接收運作時脈CKPb，以產生經過不同程度延遲的多個運作時脈CKPb。相位調整單元212b中的相位調整多工器217可依據接收到 的時間歪斜校準信號TSKb，選擇性地將經過一或多個緩衝器216而具有不同程度延遲的多個運作時脈CKPb的其中之一，輸出至待測類比數位轉換器220b，其餘依此類推。

標準正反器群組213包含依序串聯的多個正反器218a~218n，並用於依據系統時脈CKS產生多個標準時脈CKIa~CKIn。例如，正反器218a的輸入端耦接於正反器218n的正向輸出端，正反器218a的正向輸出端則耦接於正反器218b的輸入端，且正反器218a依據系統時脈CKS於正向輸出端產生標準時脈CKIa。又例如，正反器218b的正向輸出端耦接於正反器218c(未繪示於圖中)的輸入端，且正反器218b依據系統時脈CKS於正向輸出端產生運作時脈CKIb，其餘依此類推。

標準多工器214用於輸出校準時脈CKPC。其中，標準多工器214依據校準電路240產生的選擇信號SEL將校準時脈CKPC的相位調整為對應標準時脈CKIa~CKIn的其中之一的相位。

例如，當校準電路240選擇待測類比數位轉換器220a作為校準目標時，標準多工器214可依據選擇信號SEL將校準時脈CKPC的相位調整為對應標準時脈CKIa的相位。此時，校準時脈CKPC的相位會相同於相位調整多工器217輸出的運作時脈CKPa的相位。

又例如，當校準電路240選擇待測類比數位轉換器220b作為校準目標時，標準多工器214可依據選擇信號SEL將校準時脈CKPC的相位調整為對應標準時脈CKIb的 相位。在此情況下，校準時脈CKPC的相位會相同於相位調整多工器217輸出的運作時脈CKPb的相位。

第6圖為依據本揭示文件另一實施例的類比數位轉換器校準系統600簡化後的功能方塊圖。類比數位轉換器校準系統600相似於類比數位轉換器校準系統200，差別在於類比數位轉換器校準系統600的偏移校準運作是由待測類比數位轉換器620a~620n執行，而不是由校準電路240執行。校準電路240會依據對應於待測類比數位轉換器620a~620n的多個偏移修正量△DATAa~△DATAn，輸出多個偏移校準信號VOSa~VOSn。待測類比數位轉換器620a~620n則依據接收到的偏移校準信號VOSa~VOSn進行偏移校準運作。為使圖面簡潔而易於說明，類比數位轉換器校準系統600中的其他元件與連接關係並未繪示於第6圖中。

請參照第7圖，以待測類比數位轉換器620a為例，待測類比數位轉換器620a可包含一參考電壓源群組622、一比較器群組624、一電壓調整電路626和一編碼電路(encoding circuit)628。比較器群組624中的多個比較器用於將輸入信號Vin和電壓源群組622中的多個電壓源產生的多個參考電壓進行比較，並將比較結果輸出至編碼電路628。編碼電路628則依據接收到的多個比較結果產生待測取樣結果DATAa。

電壓調整電路626依據偏移校準信號VOSa調整電壓源群組622產生的一或多個參考電壓的大小，以校準 待測取樣結果DATAa的偏移誤差。例如，在待測取樣結果DATAa的偏移誤差大於標準取樣結果DATAC的偏移誤差的情況下，電壓調整電路626可抬升電壓源群組622產生的一或多個參考電壓。另一方面，在待測取樣結果DATAa的偏移誤差小於標準取樣結果DATAC的偏移誤差的情況下，電壓調整電路626可降低電壓源群組622產生的一或多個參考電壓。

類比數位轉換器校準系統600中的許多功能方塊的電路架構、運作方式以及優點，相似於類比數位轉換器校準系統200，為簡潔起見，在此不重複贅述。

由上述可知，類比數位轉換器校準系統200和600會以標準取樣結果DATAC為共同基準，自動校準待測取樣結果DATAa~DATAn，然後才將校準後的待測取樣結果DATAa~DATAn輸出。因此，類比數位轉換器校準系統200和600相當於將待測類比數位轉換器220a~220n和620a~620n的輸出特性，調整為與標準類比數位轉換器230相同，進而避免了待測類比數位轉換器220a~220n和620a~620n各自的輸出特性差異可能造成的失真現象。

如此一來，類比數位轉換器校準系統200和600便能將輸入信號Vin所攜帶的類比資訊，完整地轉換為數位資訊並以輸出訊號Vout傳輸，而不會面臨資訊遺失問題。

第8圖為根據本揭示文件又一實施例的類比數位轉換器校準系統800簡化後的功能方塊圖。類比數位轉換器校準系統800相似於類比數位轉換器校準系統200，差異 在於類比數位轉換器校準系統800僅包含一個待測類比數位轉換器220a，而不包含其他待測類比數位轉換器。因此，類比數位轉換器校準系統800的校準電路840無需輸出選擇信號SEL至時脈產生電路810。為使圖面簡潔而易於說明，類比數位轉換器校準系統800中的其他元件與連接關係並未繪示於第8圖中。

時脈產生電路810分別輸出運作時脈CKPa和校準時脈CKPC至待測類比數位轉換器220a和標準類比數位轉換器230。其中，運作時脈CKPa和校準時脈CKPC具有相同的相位。

在某些實施例中，時脈產生電路810輸出同一時脈信號至待測類比數位轉換器220a和標準類比數位轉換器230。

類比數位轉換器校準系統800會多次致能標準類比數位轉換器230，以相似於類比數位轉換器校準系統200的運作方式，產生或更新對應待測類比數位轉換器220a的校準資訊。例如，偏移修正量△DATAa、增益修正量gDATAa或時間歪斜修正量tDATAa。而當類比數位轉換器校準系統800無需產生或更新前述校準資訊時，類比數位轉換器校準系統800會切換標準類比數位轉換器230至禁能狀態，以減緩標準類比數位轉換器230的老化速度。

如此一來，即使待測類比數位轉換器220a因長時間運作而產生老化現象，類比數位轉換器校準系統800仍能夠以未老化或幾乎未老化的標準類比數位轉換器230作 為基準，對待測類比數位轉換器220a的待測取樣結果DATAa進行校準，以產生輸出信號Vout。

換言之，類比數位轉換器校準系統800能夠長時間保持輸出信號Vout的一致性，避免待測類比數位轉換器220a的老化現象對輸出信號Vout造成影響。

類比數位轉換器校準系統800中的許多功能方塊的電路架構、運作方式以及優點，相似於類比數位轉換器校準系統200，為簡潔起見，在此不重複贅述。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

以上僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。

Claims (12)

1. 一種類比數位轉換器校準系統，包含：一時脈產生電路，用於依據一系統時脈產生多個運作時脈，並用於依據該系統時脈和一選擇信號產生一校準時脈；多個待測類比數位轉換器，用於對應地依據該多個運作時脈對一輸入信號進行取樣，以輸出多個待測取樣結果；一標準類比數位轉換器，用於依據該校準時脈對該輸入信號進行取樣，以輸出一標準取樣結果；以及一校準電路，用於透過該選擇信號控制該校準時脈的相位，使該校準時脈的相位相同於該多個待測類比數位轉換器中的一第一類比數位轉換器接收到的一第一運作時脈的相位，該校準電路還用於將該第一類比數位轉換器產生的一第一待測取樣結果與該標準取樣結果進行比較，以產生對應該第一待測取樣結果的一校準資訊，以及依據該校準資訊對該第一待測取樣結果進行校準，以使校準後的該第一待測取樣結果趨近該標準取樣結果。
2. 如請求項1的類比數位轉換器校準系統，其中，該校準電路進行以下運作：當該校準時脈的相位相同於該第一運作時脈的相位時，該校準電路將該第一待測取樣結果與該標準取樣結果進行比較；以及當該校準時脈的相位相同於該多個待測類比數位轉換 器中的一第二類比數位轉換器接收的一第二運作時脈的相位時，該校準電路將該第二類比數位轉換器產生的一第二待測取樣結果與該標準取樣結果進行比較。
3. 如請求項2的類比數位轉換器校準系統，其中，當該校準電路已將該標準取樣結果和每個待測取樣結果進行比較時，該時脈產生電路停止輸出該校準時脈。
4. 如請求項1的類比數位轉換器校準系統，其中，該校準資訊包含一偏移修正量和一增益修正量，且該校準電路包含：一偏移計算電路，用於計算該標準取樣結果與該第一待測取樣結果在多個時間點的多個差值的平均值，以產生該偏移修正量；以及一增益計算電路，用於計算該標準取樣結果與該第一待測取樣結果在多個時間點的該多個差值的絕對值的平均值，以產生該增益修正量。
5. 如請求項4的類比數位轉換器校準系統，其中，該校準電路另包含：一加減法運算器，用於利用該偏移修正量對該第一待測取樣結果進行偏移校準；以及一乘除法運算器，用於接收該加減法運算器輸出的該第一待測取樣結果，並利用該增益修正量對該加減法運算 器輸出的該第一待測取樣結果進行增益校準。
6. 如請求項4的類比數位轉換器校準系統，其中，該校準電路將該偏移修正量輸出至該第一類比數位轉換器，且該第一類比數位轉換器包含：一電壓調整電路，用於依據該偏移修正量調整該第一類比數位轉換器產生的一參考電壓的電壓準位，以對該第一待測取樣結果進行偏移校準。
7. 如請求項6的類比數位轉換器校準系統，其中，該校準電路另包含：一乘除法運算器，用於接收該第一待測取樣結果，並利用該增益修正量對該第一待測取樣結果進行增益校準。
8. 如請求項1的類比數位轉換器校準系統，其中，該校準資訊包含一時間歪斜修正量，且該校準電路包含：一時間歪斜計算電路，用於將該標準取樣結果與該第一待測取樣結果進行比較，以計算該時間歪斜修正量；其中，該校準電路依據該時間歪斜修正量輸出一時間歪斜校準信號至該時脈產生電路，以控制該時脈產生電路校準該第一運作時脈的相位。
9. 如請求項8的類比數位轉換器校準系統， 其中，該時脈產生電路包含：一運作正反器群組，用於依據該系統時脈產生該多個運作時脈，包含依序串聯的多個正反器；以及多個相位調整單元，對應耦接於該運作正反器群組的該多個正反器的正向輸出端，用於調整該多個運作時脈的相位；其中，該多個相位調整單元中的一第一相位調整單元耦接於該第一類比數位轉換器，當該第一相位調整單元接收到該歪斜校準信號時，該第一相位調整單元依據該歪斜校準信號調整該第一運作時脈的相位。
10. 如請求項9的類比數位轉換器校準系統，其中，該時脈產生電路另包含：一標準正反器群組，包含依序串連的多個正反器，用於依據該系統時脈產生多個標準時脈，其中該多個標準時脈的相位對應於該多個運作時脈的相位；以及一標準多工器，用於輸出該校準時脈，該標準多工器的多個輸入端對應耦接於該標準正反器群組的該多個正反器的正向輸出端，其中該標準多工器依據該選擇信號將該校準時脈的相位調整為對應該多個標準時脈的其中之一的相位。
11. 如請求項9的類比數位轉換器校準系統，其中，該第一相位調整單元包含： 多個緩衝器，用於延遲該第一運作時脈的相位，且該多個緩衝器依序串聯；以及一相位調整多工器，其中每個緩衝器的一輸出端耦接於該相位調整多工器的多個輸入端的其中之一，且該相位調整多工器用於依據該時間歪斜信號，選擇性地輸出經過該多個緩衝器中的一或多個的緩衝器延遲的該第一運作時脈。
12. 一種類比數位轉換器校準系統，包含：一時脈產生電路，用於依據一系統時脈產生一運作時脈和一校準時脈，其中該運作時脈和該校準時脈具有相同相位以及相同頻率；一待測類比數位轉換器，用於依據該運作時脈對一輸入信號進行取樣，以輸出一待測取樣結果；一標準類比數位轉換器，用於依據該校準時脈對該輸入信號進行取樣，以輸出一標準取樣結果，其中該類比數位轉換器校準系統將該標準類比數位轉換器於一致能狀態以及一禁能狀態之間切換；以及一校準電路，其中當該標準類比數位轉換器運作於該致能狀態時，該校準電路用於將該待測取樣結果與該標準取樣結果進行比較，以產生對應該待測取樣結果的一校準資訊，以及依據該校準資訊對該待測取樣結果進行校準，以使校準後的該待測取樣結果趨近該標準取樣結果，當該標準類比數位轉換器運作於該禁能狀態時，該校準電路不產生該校準資訊。