JPH11355141A - サンプリング・デジタイザ - Google Patents
サンプリング・デジタイザInfo
- Publication number
- JPH11355141A JPH11355141A JP10161938A JP16193898A JPH11355141A JP H11355141 A JPH11355141 A JP H11355141A JP 10161938 A JP10161938 A JP 10161938A JP 16193898 A JP16193898 A JP 16193898A JP H11355141 A JPH11355141 A JP H11355141A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- digitizer
- pulse
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
アリティを高速にチェックするように、必要な電圧レベ
ルを測定するサンプリング・デジタイザ。 【解決手段】 被測定高周波信号を低周波信号に変換す
るサンプリング・ヘッドと、サンプリング・ヘッドの出
力信号をデジタルデータに変換するデジタイザと、デジ
タイザの出力データをメモリし演算処理する処理器と、
サンプリング・ヘッド及びデジタイザにサンプル周波数
を発生するサンプリング・クロック発生器と、サンプリ
ング・クロック発生器の信号を受けて所定のパルスを発
生しサンプリング・ヘッドに供給するサンプリング・パ
ルス発生回路と、サンプリング・クロック発生器からの
クロックパルスを受け予め設定したクロックパルス数ご
とに、タイミング・パルスをデジタイザに供給する間引
き回路とから成る。
Description
力波形を受けてサンプリング(Sampling)によって低周
波信号に変換し、AD(アナログ・デジタル)変換して
得られたデータの必要な部分のみをメモリし、不要なデ
ータは無視することでデータ格納メモリの負担を軽減す
るサンプリング・デジタイザ(Sampling Digitizer)に
関する。ここで、サンプリング・デジタイザとは、数1
0MHzから数GHz程度の繰り返し入力波形を入力周
波数より低い周波数のパルス信号で位相をずらしながら
サンプリングし、入力波形と相似性を保ちながらAD変
換するデジタイザをいう。
作原理について簡単に説明する。デジタイザとはアナロ
グ信号をデジタル信号に変換するADコンバータ(アナ
ログ・デジタル変換器:以後「ADC」という)をい
う。アナログ信号をデジタイズする場合にADCの変換
スピードにより、信号を解析する周波数に上限を生じ
る。例えば、ナイキストのサンプリング定理により、1
0Msps(サンプル/秒)の変換スピードを持つAD
Cでは5MHz未満のアナログ信号でないと解析するこ
とができない。そこで、数GHzまでの高周波アナログ
信号を解析するには、周波数変換の技法を用いることに
なる。
構成図を、図7にサンプリング・ヘッドの構成図を、図
8、図9にサンプリングの原理図を示す。図6において
数100MHzの高周波の被測定アナログ信号は入力端
子1からサンプリング・ヘッド2に入力される。サンプ
リング・ヘッド2はこの被測定アナログ信号をサンプル
パルスでサンプリングして低周波信号に変換し、デジタ
イザ3でデジタル信号に変換し、メモリや演算器等の処
理器4に伝送される。サンプルパルスは、サンプリング
・クロック発生器5からのクロックパルスをサンプリン
グ・パルス発生回路6でサンプルパルスに整形される。
サンプルパルスは、例えばパルス幅が100ps〜20
0psで、パルス高が±6V程度である。デジタイザ3
はサンプルパルスより若干遅延されたクロックパルスの
タイミングでAD変換する。
図を示す。4つのダイオードdで構成されたダイオード
・スイッチ8は、サンプルパルスがサンプルパルス入力
端子11及び12に入力されるわずかな時間のみ導通
し、サンプリング・ヘッド入力端子1からの被測定アナ
ログ信号の電圧に比例する電荷をサンプルホールド・コ
ンデンサ9に蓄える。サンプルホールド・コンデンサ9
の電圧は、バッファ・アンプ10を経てデジタイザ3に
送られる。
す。図8は正弦波信号を入力する場合である。例えば、
10Mspsの変換スピードを持つAD変換器で、図8
(A)に示す20MHzの正弦波信号を解析する場合、
図8(C)に示す18MHzのサンプルパルスでサンプ
リングし、図8(B)に示すような2MHzの周波数に
変換してデジタイズする。つまり、繰り返し周期50n
s(1/20MHz)の正弦波信号の瞬時値を、繰り返
し周期55.56ns(1/18MHz)のパルス信号
でサンプリングし、後でスムージングすると、20MH
z−18MHz=2MHz の正弦波信号に再現される
ことになる。2MHzの信号であると、10Mspsの
AD変換器でもって解析することが可能となる。但し、
この場合に、20MHzの信号は繰り返し信号でなくて
は再現できない。
期:100ns)の台形波の立ち上がり特性を測定する
原理図を示す。立ち上がり波形は、少なくとも1nsお
きにデータをサンプリングしたい。1nsサンプリング
をするには、そのままでは1Gspsの変換スピードを
持つAD変換器が必要である。10MspsのAD変換
器で波形データを取るにはサンプラを用いる。図9
(A)に示すように、原波形は周期100ns(1/1
0MHz)であり、サンプルパルスの周期を101ns
とすると、1nsずれているので1波形毎にサンプルさ
れるデータは、1ns遅れている。よって、101ns
ステップの出力データは、等価的に1nsステップの波
形データとして測定することができる。つまり、初めに
αのデータを取り、次に1nsずらしてβのデータを取
る。続いてγ、δ、…、κ、とデータを取ると、図9
(B)に示すように、1nsステップのデータが再現で
きる。この1nsを等価サンプリング周期という。この
ようにしてサンプラを用い、10MspsのAD変換器
で台形波の立ち上がり特性を1nsステップで測定する
ことができる。
デジタイザを用いて、例えば、数100MHz程度の高
周波の正弦波を発生するDAC(デジタル・アナログ変
換器)の出力波形のリニアリティを高速にチェックした
い場合がある。例えば、アナログ半導体試験装置におい
ては、アナログICやアナログ・デジタル混在ICのD
UT(被試験デバイス)の試験を行うので、DACとサ
ンプリング・デジタイザを搭載し、DUTに数100M
Hzのアナログ信号を与え、その応答信号をデジタイズ
して試験するので、試験の前にDACの出力信号のチェ
ックを行っている。
ィを高速にテストするためには最小限のデジタル値のデ
ータでテスト信号を発生させ、サンプリング・デジタイ
ザで出力信号をチェックしたい。そこで、DACでは正
弦波を発生する4ポイントのデジタル値のデータでテス
ト信号を発生させることとする。図5(A)に、DAC
で4点のデータで正弦波を発生させる説明図を示す。発
生させたい正弦波は点線で示すXである。データは、
、、、、の4点の繰り返しデータである。例え
ば、のデータに(777)を、のデータに(FF
F)を、のデータに(777)を、のデータを(0
00)として、このデータを繰り返すと、DACは実線
で示すYの矩形波を発生する。このYの波形をローパス
・フィルタに通すことによりXの正弦波を得ることがで
きる。データ数が4ポイントで1波形を構成できるの
で、1,024ポイントで256波形を出力させること
ができる。
リティを高速にテストするための望ましい波形を示す。
高速に正確にテストするために、例えば、データ値を図
5(A)に比して、1/4周期毎に正弦波のメモリ・デ
ータのLSB(最小ビット値)を1づつ増減して信号を
発生させたい。1周期毎にLSBを増減してもよいが、
高速測定のために1/4周期毎とした方が高速になる。
従って、DACのデータ値は、例えば、のデータを
(777)とすると、のデータを(FFE)に、の
データを(779)に、のデータを(003)とし、
続いてのデータに(773)を、のデータに(FF
A)を、にデータに(77D)を、のデータを(0
07)として連続して発生させる。よって、図5(B)
に示すように、図5(A)より1/4周期毎にLSBを
1ビット増減した波形が発生される。
トずつ増減させて発生させた繰り返し周波数、約100
MHzのDACの出力波形をμs(10-6s)オーダで
示す。これをns(10-9s)オーダに拡大した波形
は、図3に示す波形となる。図3に示すように、nsオ
ーダで図4のμsオーダの波形を拡大すると、台形波形
となっている。この波形をnsオーダの等価サンプリン
グ周期でサンプリングすると、○印の点の電圧レベルを
測定することになり、この全ての測定点のデータをメモ
リさせ、処理することになる。前述したように、測定に
必要な電圧レベルは、一定電圧となっている●印の点の
みである。
4では、入力するデータを全てメモリして演算を行う
が、不要なデータを全てメモりすることは記憶器のロス
になり、その後の演算にも支障を生じることがある。こ
の発明は、DACのテスト信号の周期とサンプリング・
デジタイザのサンプリング信号の関連を考慮して、図3
に示す必要な●印のみのデータをメモリして処理するサ
ンプリング・デジタイザを提供することを目的とする。
に、この発明は図3に示すDACの発生するテスト信号
の周期と等価サンプリング周期の関係式を求め、サンプ
リング・クロック発生器からデジタイザに送られてくる
サンプルパルスを間引きして、●印のみのデータをデジ
タイズするようにする。
の点の電圧である。そこで、●印と●印との間隔をテス
ト周期としてTDと表現する。等価サンプリング周期は
○印と○印との間隔でありTSと表現する。すると、間
引き数Nは、 N=(TD/TS)−1 …式(1) となる。周期TDと等価サンプリング周期TSは設定諸
元で決まるので既知である。DACとサンプラのサンプ
リング・クロック発生器を共用すると、測定すべき●印
のタイミングは容易に設定できる。よって、間引き回路
をサンプリング・クロック発生器とデジタイザの間に挿
入して、上式の間引き数Nを間引きすると、デジタイザ
は必要な●印のみのデータをデジタイズするようにな
る。間引き回路は、プログラマブル・カウンタが適切で
ある。
による。被測定高周波信号を入力し、サンプルパルス
によりサンプリングして低周波信号に変換しデジタイズ
するサンプリング・デジタイザであって、被測定高周
波信号を入力端子より入力し、サンプリング・パルスに
よりサンプリングして低周波信号に変換するサンプリン
グ・ヘッドと、サンプリング・ヘッドの出力アナログ
信号を、デジタルデータに変換するデジタイザと、デ
ジタイザの出力するデジタルデータをメモリし、演算処
理する処理器と、サンプリング・ヘッド及びデジタイ
ザを動作させるサンプル周波数を発生するサンプリング
・クロック発生器と、サンプリング・クロック発生器
からのクロックパルスを受けて、所定のパルス幅とパル
ス電圧を発生し、サンプリング・ヘッドに供給するサン
プリング・パルス発生回路と、サンプリング・クロッ
ク発生器からのクロックパルスを受け、予め設定したク
ロックパルス数ごとに、デジタイザにタイミング・パル
スをデジタイザに供給する間引き回路と、で構成されて
いる。
にしたものである。つまり、間引き回路は、プログラマ
ブル・カウンタで構成され、DACが発生するテスト信
号の周期TDと等価サンプリング周期TSとにより、一
定の演算を行って間引き数Nを決め、予め設定されたク
ロック数のデータを間引きするものである。
き図面を参照して説明する。図1に本発明の一実施例の
構成図を、図2に図1のタイミングチャートを示す。先
ず、図1について説明する。図1の構成と、従来の構成
である図6との主な相違点は、サンプリング・クロック
発生器5とデジタイザ3との間に、間引き回路20を挿
入したことである。間引き回路20は、間引き数Nを自
由に設定できるプログラマブル・カウンタが最も適切で
ある。
チェックするときは、前述したように図3の波形を発生
させ、間引き数Nを、式(1)により求めた間引き数N
をプログラマブル・カウンタに設定する。従って、デジ
タイザは必要な電圧のみをデジタイズしてメモリに記憶
させたり、直接演算させることもできる。デジタイザの
サンプリングのタイミングは、図3の台形波形のほぼ中
央付近に設定する。これは、DACとサンプリング・ヘ
ッド2に供給するサンプリング・クロック発生器5を共
用することにより、その位置を容易に設定することがで
きる。
示す。図2(A)はサンプリング・クロック発生器5の
クロック波形である。このクロック波形を、図2(B)
に示すようにサンプリング・パルス発生回路6で、例え
ばパルス幅が100ps〜200psに、パルス高を±
6V程度にしたサンプルパルスをサンプリング・ヘッド
2に与える。サンプリング・ヘッド2は、図7に示すよ
うに、サンプルパルス入力端子11及び12に、それぞ
れ正あるいは負のサンプルパルスを入力し、入力端子1
からの被測定信号をサンプリングする。図2(C)はそ
のサンプリングした電圧レベルを示す。
な電圧レベルが多数含まれている。そこで間引き回路2
0は、前述の式(1)に示す、N=(TD/TS)−1
に基づいて不要な電圧レベルを除去する。間引き回路
20でデジタイザ3に与えるクロックパルスを図2
(D)に示す。よって、図3に示す必要な電圧レベルの
みデジタイザ3にサンプリング・クロックを与え、デジ
タイザ3はそのタイミングでA/D変換し、必要なデー
タのみを得ることができる。そのデータは図2(E)に
示す電圧レベルである。
ラマブル・カウンタが適切である。プログラマブル・カ
ウンタは、任意に間引き数を設定できるので、どのよう
なテストにおいても、プログミラミングが容易である。
DACの出力波形のリニアリティを高速にチェックする
サンプリング・デジタイザについて非常に有効である。
更に、この発明の効果はDACとの連携に関わらず、サ
ンプリング・デジタイザにおける予め予測できる不要デ
ータを削除するデジタイザにおいても、メモリの数を削
減し、演算を容易にさせる。この効果は実用に際して、
技術的に大きな効果を発揮できる。
である。
明図である。
である。
である。
図である。
Claims (2)
- 【請求項1】 被測定高周波信号を入力し、サンプルパ
ルスによりサンプリングして低周波信号に変換しデジタ
イズするサンプリング・デジタイザにおいて、 被測定高周波信号を入力端子(1)より入力し、サンプ
リング・パルスによりサンプリングして低周波信号に変
換するサンプリング・ヘッド(2)と、 サンプリング・ヘッド(2)の出力アナログ信号を、デ
ジタルデータに変換するデジタイザ(3)と、 デジタイザ(3)の出力するデジタルデータをメモリ
し、演算処理する処理器(4)と、 サンプリング・ヘッド(2)及びデジタイザ(3)を動
作させるサンプル周波数を発生するサンプリング・クロ
ック発生器(5)と、 サンプリング・クロック発生器(5)からのクロックパ
ルスを受けて、所定のパルス幅とパルス電圧を発生し、
サンプリング・ヘッド(2)に供給するサンプリング・
パルス発生回路(6)と、 サンプリング・クロック発生器(5)からのクロックパ
ルスを受け、予め設定したクロックパルス数ごとに、タ
イミング・パルスをデジタイザ(3)に供給する間引き
回路(20)と、 を具備することを特徴とするサンプリング・デジタイ
ザ。 - 【請求項2】 間引き回路(20)は、プログラマブル
・カウンタで構成され、DACが発生するテスト信号の
周期(TD)と等価サンプリング周期(TS)とによ
り、一定の演算を行って間引き数(N)を決め、予め設
定されたクロック数のデータを間引きすることを特徴と
する請求項1記載のサンプリング・デジタイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16193898A JP3958866B2 (ja) | 1998-06-10 | 1998-06-10 | サンプリング・デジタイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16193898A JP3958866B2 (ja) | 1998-06-10 | 1998-06-10 | サンプリング・デジタイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11355141A true JPH11355141A (ja) | 1999-12-24 |
JP3958866B2 JP3958866B2 (ja) | 2007-08-15 |
Family
ID=15744901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16193898A Expired - Fee Related JP3958866B2 (ja) | 1998-06-10 | 1998-06-10 | サンプリング・デジタイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3958866B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006071288A (ja) * | 2004-08-31 | 2006-03-16 | Yokogawa Electric Corp | Icテスタ |
JP2009300436A (ja) * | 2008-06-10 | 2009-12-24 | Advantest Corp | サンプリング装置およびサンプリング方法 |
JP2010068024A (ja) * | 2008-09-08 | 2010-03-25 | Yokogawa Electric Corp | 温度調節計 |
CN113791268A (zh) * | 2021-09-17 | 2021-12-14 | 西安宏泰时频技术有限公司 | 一种高频交流电压有效值测量的方法、装置及存储介质 |
-
1998
- 1998-06-10 JP JP16193898A patent/JP3958866B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006071288A (ja) * | 2004-08-31 | 2006-03-16 | Yokogawa Electric Corp | Icテスタ |
JP4599945B2 (ja) * | 2004-08-31 | 2010-12-15 | 横河電機株式会社 | Icテスタ |
JP2009300436A (ja) * | 2008-06-10 | 2009-12-24 | Advantest Corp | サンプリング装置およびサンプリング方法 |
JP2010068024A (ja) * | 2008-09-08 | 2010-03-25 | Yokogawa Electric Corp | 温度調節計 |
CN113791268A (zh) * | 2021-09-17 | 2021-12-14 | 西安宏泰时频技术有限公司 | 一种高频交流电压有效值测量的方法、装置及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP3958866B2 (ja) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7154422B2 (en) | Scheme and method for testing Analog-to-Digital converters | |
US4876655A (en) | Method and apparatus for evaluating jitter | |
US7265694B2 (en) | System and method for successive approximation | |
JPH0630444B2 (ja) | A/d変換器試験方式 | |
JP3548108B2 (ja) | 電気信号評価方法 | |
US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
US5578935A (en) | Undersampling digitizer with a sampling circuit positioned on an integrated circuit | |
US7184908B2 (en) | Calibration method of time measurement apparatus | |
JP3958866B2 (ja) | サンプリング・デジタイザ | |
EP0191478A2 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
EP0225704A2 (en) | Method and apparatus for waveform analysis | |
JPH06258356A (ja) | 信号波形の最大,最小値測定装置 | |
JPH0621816A (ja) | D/aコンバータテスト回路 | |
KR100219546B1 (ko) | 고속 아날로그/디지탈 변환기 테스트 장치 및 방법 | |
JP4510349B2 (ja) | 計測器の複素伝達関数を決定する構成 | |
JPH0691464B2 (ja) | A/d変換器の試験装置 | |
JP3496936B1 (ja) | アナログデジタル(ad)コンバータを備えた半導体装置の検査装置 | |
US6654700B2 (en) | Testing method of semiconductor integrated circuit and equipment thereof | |
Arpaia et al. | A nonlinearity test method for scan conversion-based transient digitizers | |
JPH0619376B2 (ja) | 波形表示装置 | |
JPH0430550B2 (ja) | ||
JPS63118669A (ja) | オツシロスコ−プ | |
JPH0630445B2 (ja) | D/a変換器の試験方法 | |
Simoes et al. | Determining the effective number of bits of high resolution digitizers | |
Bergman | NIST sampling system for accurate AC waveform parameter measurements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |