JPH11355141A

JPH11355141A - サンプリング・デジタイザ

Info

Publication number: JPH11355141A
Application number: JP10161938A
Authority: JP
Inventors: Yuichi Miyaji; 祐一宮地; Takahiro Nakajima; 隆博中島
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-06-10
Filing date: 1998-06-10
Publication date: 1999-12-24
Anticipated expiration: 2018-06-10
Also published as: JP3958866B2

Abstract

(57)【要約】【課題】デジタル・アナログ変換器の出力波形のリニ
アリティを高速にチェックするように、必要な電圧レベ
ルを測定するサンプリング・デジタイザ。【解決手段】被測定高周波信号を低周波信号に変換す
るサンプリング・ヘッドと、サンプリング・ヘッドの出
力信号をデジタルデータに変換するデジタイザと、デジ
タイザの出力データをメモリし演算処理する処理器と、
サンプリング・ヘッド及びデジタイザにサンプル周波数
を発生するサンプリング・クロック発生器と、サンプリ
ング・クロック発生器の信号を受けて所定のパルスを発
生しサンプリング・ヘッドに供給するサンプリング・パ
ルス発生回路と、サンプリング・クロック発生器からの
クロックパルスを受け予め設定したクロックパルス数ご
とに、タイミング・パルスをデジタイザに供給する間引
き回路とから成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、高周波信号の入
力波形を受けてサンプリング（Sampling）によって低周
波信号に変換し、ＡＤ（アナログ・デジタル）変換して
得られたデータの必要な部分のみをメモリし、不要なデ
ータは無視することでデータ格納メモリの負担を軽減す
るサンプリング・デジタイザ（Sampling Digitizer）に
関する。ここで、サンプリング・デジタイザとは、数１
０ＭＨｚから数ＧＨｚ程度の繰り返し入力波形を入力周
波数より低い周波数のパルス信号で位相をずらしながら
サンプリングし、入力波形と相似性を保ちながらＡＤ変
換するデジタイザをいう。

【０００２】

【従来の技術】初めに、サンプリング・デジタイザの動
作原理について簡単に説明する。デジタイザとはアナロ
グ信号をデジタル信号に変換するＡＤコンバータ（アナ
ログ・デジタル変換器：以後「ＡＤＣ」という）をい
う。アナログ信号をデジタイズする場合にＡＤＣの変換
スピードにより、信号を解析する周波数に上限を生じ
る。例えば、ナイキストのサンプリング定理により、１
０Ｍｓｐｓ（サンプル／秒）の変換スピードを持つＡＤ
Ｃでは５ＭＨｚ未満のアナログ信号でないと解析するこ
とができない。そこで、数ＧＨｚまでの高周波アナログ
信号を解析するには、周波数変換の技法を用いることに
なる。

【０００３】図６に従来のサンプリング・デジタイザの
構成図を、図７にサンプリング・ヘッドの構成図を、図
８、図９にサンプリングの原理図を示す。図６において
数１００ＭＨｚの高周波の被測定アナログ信号は入力端
子１からサンプリング・ヘッド２に入力される。サンプ
リング・ヘッド２はこの被測定アナログ信号をサンプル
パルスでサンプリングして低周波信号に変換し、デジタ
イザ３でデジタル信号に変換し、メモリや演算器等の処
理器４に伝送される。サンプルパルスは、サンプリング
・クロック発生器５からのクロックパルスをサンプリン
グ・パルス発生回路６でサンプルパルスに整形される。
サンプルパルスは、例えばパルス幅が１００ｐｓ〜２０
０ｐｓで、パルス高が±６Ｖ程度である。デジタイザ３
はサンプルパルスより若干遅延されたクロックパルスの
タイミングでＡＤ変換する。

【０００４】図７にサンプリング・ヘッドの一例の構成
図を示す。４つのダイオードｄで構成されたダイオード
・スイッチ８は、サンプルパルスがサンプルパルス入力
端子１１及び１２に入力されるわずかな時間のみ導通
し、サンプリング・ヘッド入力端子１からの被測定アナ
ログ信号の電圧に比例する電荷をサンプルホールド・コ
ンデンサ９に蓄える。サンプルホールド・コンデンサ９
の電圧は、バッファ・アンプ１０を経てデジタイザ３に
送られる。

【０００５】図８及び図９にサンプラの動作原理図を示
す。図８は正弦波信号を入力する場合である。例えば、
１０Ｍｓｐｓの変換スピードを持つＡＤ変換器で、図８
（Ａ）に示す２０ＭＨｚの正弦波信号を解析する場合、
図８（Ｃ）に示す１８ＭＨｚのサンプルパルスでサンプ
リングし、図８（Ｂ）に示すような２ＭＨｚの周波数に
変換してデジタイズする。つまり、繰り返し周期５０ｎ
ｓ（１／２０ＭＨｚ）の正弦波信号の瞬時値を、繰り返
し周期５５．５６ｎｓ（１／１８ＭＨｚ）のパルス信号
でサンプリングし、後でスムージングすると、２０ＭＨ
ｚ−１８ＭＨｚ＝２ＭＨｚの正弦波信号に再現される
ことになる。２ＭＨｚの信号であると、１０Ｍｓｐｓの
ＡＤ変換器でもって解析することが可能となる。但し、
この場合に、２０ＭＨｚの信号は繰り返し信号でなくて
は再現できない。

【０００６】図９には、繰り返し周波数１０ＭＨｚ（周
期：１００ｎｓ）の台形波の立ち上がり特性を測定する
原理図を示す。立ち上がり波形は、少なくとも１ｎｓお
きにデータをサンプリングしたい。１ｎｓサンプリング
をするには、そのままでは１Ｇｓｐｓの変換スピードを
持つＡＤ変換器が必要である。１０ＭｓｐｓのＡＤ変換
器で波形データを取るにはサンプラを用いる。図９
（Ａ）に示すように、原波形は周期１００ｎｓ（１／１
０ＭＨｚ）であり、サンプルパルスの周期を１０１ｎｓ
とすると、１ｎｓずれているので１波形毎にサンプルさ
れるデータは、１ｎｓ遅れている。よって、１０１ｎｓ
ステップの出力データは、等価的に１ｎｓステップの波
形データとして測定することができる。つまり、初めに
αのデータを取り、次に１ｎｓずらしてβのデータを取
る。続いてγ、δ、…、κ、とデータを取ると、図９
（Ｂ）に示すように、１ｎｓステップのデータが再現で
きる。この１ｎｓを等価サンプリング周期という。この
ようにしてサンプラを用い、１０ＭｓｐｓのＡＤ変換器
で台形波の立ち上がり特性を１ｎｓステップで測定する
ことができる。

【０００７】

【発明が解決しようとする課題】前述のサンプリング・
デジタイザを用いて、例えば、数１００ＭＨｚ程度の高
周波の正弦波を発生するＤＡＣ（デジタル・アナログ変
換器）の出力波形のリニアリティを高速にチェックした
い場合がある。例えば、アナログ半導体試験装置におい
ては、アナログＩＣやアナログ・デジタル混在ＩＣのＤ
ＵＴ（被試験デバイス）の試験を行うので、ＤＡＣとサ
ンプリング・デジタイザを搭載し、ＤＵＴに数１００Ｍ
Ｈｚのアナログ信号を与え、その応答信号をデジタイズ
して試験するので、試験の前にＤＡＣの出力信号のチェ
ックを行っている。

【０００８】ＤＡＣが発生する高周波信号のリニアリテ
ィを高速にテストするためには最小限のデジタル値のデ
ータでテスト信号を発生させ、サンプリング・デジタイ
ザで出力信号をチェックしたい。そこで、ＤＡＣでは正
弦波を発生する４ポイントのデジタル値のデータでテス
ト信号を発生させることとする。図５（Ａ）に、ＤＡＣ
で４点のデータで正弦波を発生させる説明図を示す。発
生させたい正弦波は点線で示すＸである。データは、
、、、、の４点の繰り返しデータである。例え
ば、のデータに（７７７）を、のデータに（ＦＦ
Ｆ）を、のデータに（７７７）を、のデータを（０
００）として、このデータを繰り返すと、ＤＡＣは実線
で示すＹの矩形波を発生する。このＹの波形をローパス
・フィルタに通すことによりＸの正弦波を得ることがで
きる。データ数が４ポイントで１波形を構成できるの
で、１，０２４ポイントで２５６波形を出力させること
ができる。

【０００９】図５（Ｂ）に、ＤＡＣの出力信号のリニア
リティを高速にテストするための望ましい波形を示す。
高速に正確にテストするために、例えば、データ値を図
５（Ａ）に比して、１／４周期毎に正弦波のメモリ・デ
ータのＬＳＢ（最小ビット値）を１づつ増減して信号を
発生させたい。１周期毎にＬＳＢを増減してもよいが、
高速測定のために１／４周期毎とした方が高速になる。
従って、ＤＡＣのデータ値は、例えば、のデータを
（７７７）とすると、のデータを（ＦＦＥ）に、の
データを（７７９）に、のデータを（００３）とし、
続いてのデータに（７７３）を、のデータに（ＦＦ
Ａ）を、にデータに（７７Ｄ）を、のデータを（０
０７）として連続して発生させる。よって、図５（Ｂ）
に示すように、図５（Ａ）より１／４周期毎にＬＳＢを
１ビット増減した波形が発生される。

【００１０】図４に、１周波４ビットでＬＳＢを１ビッ
トずつ増減させて発生させた繰り返し周波数、約１００
ＭＨｚのＤＡＣの出力波形をμｓ（１０^-6ｓ）オーダで
示す。これをｎｓ（１０^-9ｓ）オーダに拡大した波形
は、図３に示す波形となる。図３に示すように、ｎｓオ
ーダで図４のμｓオーダの波形を拡大すると、台形波形
となっている。この波形をｎｓオーダの等価サンプリン
グ周期でサンプリングすると、○印の点の電圧レベルを
測定することになり、この全ての測定点のデータをメモ
リさせ、処理することになる。前述したように、測定に
必要な電圧レベルは、一定電圧となっている●印の点の
みである。

【００１１】デジタイザ３の出力信号を処理する処理器
４では、入力するデータを全てメモリして演算を行う
が、不要なデータを全てメモりすることは記憶器のロス
になり、その後の演算にも支障を生じることがある。こ
の発明は、ＤＡＣのテスト信号の周期とサンプリング・
デジタイザのサンプリング信号の関連を考慮して、図３
に示す必要な●印のみのデータをメモリして処理するサ
ンプリング・デジタイザを提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、この発明は図３に示すＤＡＣの発生するテスト信号
の周期と等価サンプリング周期の関係式を求め、サンプ
リング・クロック発生器からデジタイザに送られてくる
サンプルパルスを間引きして、●印のみのデータをデジ
タイズするようにする。

【００１３】図３に示すように、測定したい電圧は●印
の点の電圧である。そこで、●印と●印との間隔をテス
ト周期としてＴＤと表現する。等価サンプリング周期は
○印と○印との間隔でありＴＳと表現する。すると、間
引き数Ｎは、Ｎ＝（ＴＤ／ＴＳ）−１ …式（１）となる。周期ＴＤと等価サンプリング周期ＴＳは設定諸
元で決まるので既知である。ＤＡＣとサンプラのサンプ
リング・クロック発生器を共用すると、測定すべき●印
のタイミングは容易に設定できる。よって、間引き回路
をサンプリング・クロック発生器とデジタイザの間に挿
入して、上式の間引き数Ｎを間引きすると、デジタイザ
は必要な●印のみのデータをデジタイズするようにな
る。間引き回路は、プログラマブル・カウンタが適切で
ある。

【００１４】発明の構成について述べる。第１発明は次
による。被測定高周波信号を入力し、サンプルパルス
によりサンプリングして低周波信号に変換しデジタイズ
するサンプリング・デジタイザであって、被測定高周
波信号を入力端子より入力し、サンプリング・パルスに
よりサンプリングして低周波信号に変換するサンプリン
グ・ヘッドと、サンプリング・ヘッドの出力アナログ
信号を、デジタルデータに変換するデジタイザと、デ
ジタイザの出力するデジタルデータをメモリし、演算処
理する処理器と、サンプリング・ヘッド及びデジタイ
ザを動作させるサンプル周波数を発生するサンプリング
・クロック発生器と、サンプリング・クロック発生器
からのクロックパルスを受けて、所定のパルス幅とパル
ス電圧を発生し、サンプリング・ヘッドに供給するサン
プリング・パルス発生回路と、サンプリング・クロッ
ク発生器からのクロックパルスを受け、予め設定したク
ロックパルス数ごとに、デジタイザにタイミング・パル
スをデジタイザに供給する間引き回路と、で構成されて
いる。

【００１５】第２発明は、第１発明の間引き回路を明確
にしたものである。つまり、間引き回路は、プログラマ
ブル・カウンタで構成され、ＤＡＣが発生するテスト信
号の周期ＴＤと等価サンプリング周期ＴＳとにより、一
定の演算を行って間引き数Ｎを決め、予め設定されたク
ロック数のデータを間引きするものである。

【００１６】

【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１に本発明の一実施例の
構成図を、図２に図１のタイミングチャートを示す。先
ず、図１について説明する。図１の構成と、従来の構成
である図６との主な相違点は、サンプリング・クロック
発生器５とデジタイザ３との間に、間引き回路２０を挿
入したことである。間引き回路２０は、間引き数Ｎを自
由に設定できるプログラマブル・カウンタが最も適切で
ある。

【００１７】ＤＡＣの出力波形のリニアリティを高速に
チェックするときは、前述したように図３の波形を発生
させ、間引き数Ｎを、式（１）により求めた間引き数Ｎ
をプログラマブル・カウンタに設定する。従って、デジ
タイザは必要な電圧のみをデジタイズしてメモリに記憶
させたり、直接演算させることもできる。デジタイザの
サンプリングのタイミングは、図３の台形波形のほぼ中
央付近に設定する。これは、ＤＡＣとサンプリング・ヘ
ッド２に供給するサンプリング・クロック発生器５を共
用することにより、その位置を容易に設定することがで
きる。

【００１８】図２に図１の動作のタイミングチャートを
示す。図２（Ａ）はサンプリング・クロック発生器５の
クロック波形である。このクロック波形を、図２（Ｂ）
に示すようにサンプリング・パルス発生回路６で、例え
ばパルス幅が１００ｐｓ〜２００ｐｓに、パルス高を±
６Ｖ程度にしたサンプルパルスをサンプリング・ヘッド
２に与える。サンプリング・ヘッド２は、図７に示すよ
うに、サンプルパルス入力端子１１及び１２に、それぞ
れ正あるいは負のサンプルパルスを入力し、入力端子１
からの被測定信号をサンプリングする。図２（Ｃ）はそ
のサンプリングした電圧レベルを示す。

【００１９】しかしながら、図２（Ｃ）には測定に不要
な電圧レベルが多数含まれている。そこで間引き回路２
０は、前述の式（１）に示す、Ｎ＝（ＴＤ／ＴＳ）−１
に基づいて不要な電圧レベルを除去する。間引き回路
２０でデジタイザ３に与えるクロックパルスを図２
（Ｄ）に示す。よって、図３に示す必要な電圧レベルの
みデジタイザ３にサンプリング・クロックを与え、デジ
タイザ３はそのタイミングでＡ／Ｄ変換し、必要なデー
タのみを得ることができる。そのデータは図２（Ｅ）に
示す電圧レベルである。

【００２０】間引き回路２０は、前述したようにプログ
ラマブル・カウンタが適切である。プログラマブル・カ
ウンタは、任意に間引き数を設定できるので、どのよう
なテストにおいても、プログミラミングが容易である。

【００２１】

【発明の効果】以上詳細に説明したように、この発明は
ＤＡＣの出力波形のリニアリティを高速にチェックする
サンプリング・デジタイザについて非常に有効である。
更に、この発明の効果はＤＡＣとの連携に関わらず、サ
ンプリング・デジタイザにおける予め予測できる不要デ
ータを削除するデジタイザにおいても、メモリの数を削
減し、演算を容易にさせる。この効果は実用に際して、
技術的に大きな効果を発揮できる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成図である。

【図２】本発明の図１のタイミングチャートである。

【図３】本発明で測定する被測定アナログ波形の説明図
である。

【図４】本発明で測定するＤＡＣの出力波形図である。

【図５】ＤＡＣで４点のデータで正弦波を発生させる説
明図である。

【図６】サンプリング・デジタイザの従来からの構成図
である。

【図７】サンプリング・ヘッドの構成図である。

【図８】正弦波を入力したときのサンプリングの原理図
である。

【図９】台形波の繰り返し波形をサンプリングする原理
図である。

【符号の説明】

１入力端子２サンプリング・ヘッド３デジタイザ４処理器５サンプリング・クロック発生器６サンプリング・パルス発生回路７遅延回路８ダイオード・スイッチ９サンプルホールド・コンデンサ１０バッファ・アンプ１１、１２サンプルパルス入力端子２０間引き回路ＣコンデンサｄダイオードＸ正弦波Ｙ、Ｚ矩形波

Claims

【特許請求の範囲】

【請求項１】被測定高周波信号を入力し、サンプルパ
ルスによりサンプリングして低周波信号に変換しデジタ
イズするサンプリング・デジタイザにおいて、被測定高周波信号を入力端子（１）より入力し、サンプ
リング・パルスによりサンプリングして低周波信号に変
換するサンプリング・ヘッド（２）と、サンプリング・ヘッド（２）の出力アナログ信号を、デ
ジタルデータに変換するデジタイザ（３）と、デジタイザ（３）の出力するデジタルデータをメモリ
し、演算処理する処理器（４）と、サンプリング・ヘッド（２）及びデジタイザ（３）を動
作させるサンプル周波数を発生するサンプリング・クロ
ック発生器（５）と、サンプリング・クロック発生器（５）からのクロックパ
ルスを受けて、所定のパルス幅とパルス電圧を発生し、
サンプリング・ヘッド（２）に供給するサンプリング・
パルス発生回路（６）と、サンプリング・クロック発生器（５）からのクロックパ
ルスを受け、予め設定したクロックパルス数ごとに、タ
イミング・パルスをデジタイザ（３）に供給する間引き
回路（２０）と、を具備することを特徴とするサンプリング・デジタイ
ザ。
【請求項２】間引き回路（２０）は、プログラマブル
・カウンタで構成され、ＤＡＣが発生するテスト信号の
周期（ＴＤ）と等価サンプリング周期（ＴＳ）とによ
り、一定の演算を行って間引き数（Ｎ）を決め、予め設
定されたクロック数のデータを間引きすることを特徴と
する請求項１記載のサンプリング・デジタイザ。