JPH0630444B2 - Ａ／ｄ変換器試験方式 - Google Patents
Ａ／ｄ変換器試験方式Info
- Publication number
- JPH0630444B2 JPH0630444B2 JP60093656A JP9365685A JPH0630444B2 JP H0630444 B2 JPH0630444 B2 JP H0630444B2 JP 60093656 A JP60093656 A JP 60093656A JP 9365685 A JP9365685 A JP 9365685A JP H0630444 B2 JPH0630444 B2 JP H0630444B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- converter
- waveform
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
- G01R29/0276—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being rise time
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1095—Measuring or testing for ac performance, i.e. dynamic testing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、Ａ／Ｄ変換器において、特に入力信号に依存
する動特性を試験するための試験方式に関するものであ
る。
する動特性を試験するための試験方式に関するものであ
る。
近年、ビデオ信号処理、波形記録、Ｍ般計測などのデジ
タル信号処理の分野において高速Ａ／Ｄ変換器の需要は
急速に高まっている。この様な状況の中で、Ａ／Ｄ変換
器の使用条件における動特性を試験するための試験方式
が重要となっている。特に、入力アナログ周波数がナイ
キスト周波数近く、もしくはそれ以上において使用され
る場合もあり、被試験Ａ／Ｄ変換器の入力アナログ周波
数に依存した動特性を効率良く試験する必要が生じてい
る。
タル信号処理の分野において高速Ａ／Ｄ変換器の需要は
急速に高まっている。この様な状況の中で、Ａ／Ｄ変換
器の使用条件における動特性を試験するための試験方式
が重要となっている。特に、入力アナログ周波数がナイ
キスト周波数近く、もしくはそれ以上において使用され
る場合もあり、被試験Ａ／Ｄ変換器の入力アナログ周波
数に依存した動特性を効率良く試験する必要が生じてい
る。
従来からの試験方式は、「日経エレクトロニクス」Ｎ
ｏ．２９２，ｐ２２１〜２３４（１９８２年）におい
て、マーチン・ネイル及びアート・ムトによる“Ａ−Ｄ
変換器の動特性を試験する”、また、「日経エレクトロ
ニクス」Ｎｏ．３３８，ｐ１３７〜２３４（１９８４
年）“画像処理の普及をにらみ開発熱高まるビデオ信号
用高速Ａ−Ｄ変換ＩＣ”と題する文献において論じられ
ている。
ｏ．２９２，ｐ２２１〜２３４（１９８２年）におい
て、マーチン・ネイル及びアート・ムトによる“Ａ−Ｄ
変換器の動特性を試験する”、また、「日経エレクトロ
ニクス」Ｎｏ．３３８，ｐ１３７〜２３４（１９８４
年）“画像処理の普及をにらみ開発熱高まるビデオ信号
用高速Ａ−Ｄ変換ＩＣ”と題する文献において論じられ
ている。
第２図は、上記文献中に述べられている従来例の代表的
な試験方式である。図において、１は正弦波発生器、２
は被試験Ａ／Ｄ変換器（ＤＵＴ）、３はＤ／Ａ変換器、
４はオシロスコープ、５はクロック発生器である。正弦
波発生器１の正弦波出力は、被試験Ａ／Ｄ変換器２のア
ナログ入力端に入力される。被試験Ａ／Ｄ変換器２は、
クロック発生器５より発生する変換クロックに同期し
て、デジタルデータを出力する。デジタルデータは、被
試験Ａ／Ｄ変換器２以上の分解能、変換速度を有するＤ
／Ａ変換器３によって、再度アナログ信号に再変換す
る。ここで、正弦波信号発生器１の発生信号周波数SG
とクロック発生器５の変換クロック周波数SPLとの相
互関係を選ぶことによってアナログ信号を再生できる。
第３図に示す様にSG＝SPL／２＋Δなる関係を選
ぶことによって、入力正弦波の包絡線波形を、SG＝
SPL＋Δなる関係を選ぶことによってビート波形を周
波数Δで再生できる。この再生波形をオシロスコープ
４によって観測することにより、被試験Ａ／Ｄ変換器の
動特性を試験する。しかし、従来方式においては、入力
試験波形に正弦波を使用するために、波形上の各振幅値
における波形の傾斜、即ちスルーレートが異なる。従っ
て、特に波形頂部付近ではスルーレートが小さく、直流
入力時と等価であり、この部分の入力信号周波数依存性
を十分に試験できなかった。また、アナログ入力帯域幅
を試験するためには、SGを順次スイープし、再生波形
の振幅が３dB低下するアナログ入力周波数を見つけなけ
ればならない煩雑さを伴なった。
な試験方式である。図において、１は正弦波発生器、２
は被試験Ａ／Ｄ変換器（ＤＵＴ）、３はＤ／Ａ変換器、
４はオシロスコープ、５はクロック発生器である。正弦
波発生器１の正弦波出力は、被試験Ａ／Ｄ変換器２のア
ナログ入力端に入力される。被試験Ａ／Ｄ変換器２は、
クロック発生器５より発生する変換クロックに同期し
て、デジタルデータを出力する。デジタルデータは、被
試験Ａ／Ｄ変換器２以上の分解能、変換速度を有するＤ
／Ａ変換器３によって、再度アナログ信号に再変換す
る。ここで、正弦波信号発生器１の発生信号周波数SG
とクロック発生器５の変換クロック周波数SPLとの相
互関係を選ぶことによってアナログ信号を再生できる。
第３図に示す様にSG＝SPL／２＋Δなる関係を選
ぶことによって、入力正弦波の包絡線波形を、SG＝
SPL＋Δなる関係を選ぶことによってビート波形を周
波数Δで再生できる。この再生波形をオシロスコープ
４によって観測することにより、被試験Ａ／Ｄ変換器の
動特性を試験する。しかし、従来方式においては、入力
試験波形に正弦波を使用するために、波形上の各振幅値
における波形の傾斜、即ちスルーレートが異なる。従っ
て、特に波形頂部付近ではスルーレートが小さく、直流
入力時と等価であり、この部分の入力信号周波数依存性
を十分に試験できなかった。また、アナログ入力帯域幅
を試験するためには、SGを順次スイープし、再生波形
の振幅が３dB低下するアナログ入力周波数を見つけなけ
ればならない煩雑さを伴なった。
本発明の目的は、入力試験信号に方形波パルス、ステッ
プパルス等の急峻な立上り、立下り特性を持った波形を
使用することによって、従来例で問題であった入力試験
波形の各振幅値におけるスルーレートの相異を改善する
とともに、正弦波試験波形に比較して、試験点数を減少
可能な試験方式を提供することにある。
プパルス等の急峻な立上り、立下り特性を持った波形を
使用することによって、従来例で問題であった入力試験
波形の各振幅値におけるスルーレートの相異を改善する
とともに、正弦波試験波形に比較して、試験点数を減少
可能な試験方式を提供することにある。
本発明は、方形波パルス、ステップパルス等の急峻な立
上り、立下り波形を持った試験信号を発生する試験信号
発生手段と、試験信号発生手段から発生した試験信号が
供給される被試験Ａ／Ｄ変換器と、被試験Ａ／Ｄ変換器
の出力デジタルデータから入力試験波形を再生するため
の再生手段とによって構成されるＡ／Ｄ変換器の動特性
試験装置において、試験信号周波数SG、Ａ／Ｄ変換器
に印加するサンプルクロックの周波数SPL、出力デジ
タルデータから再生した入力波形１周期のサンプリング
点数Ｎ、及びデータ取込み繰り返し周期Ｍの関係を、
SPL＝Ｎ／Ｍ・SGとすることを特徴とする。
上り、立下り波形を持った試験信号を発生する試験信号
発生手段と、試験信号発生手段から発生した試験信号が
供給される被試験Ａ／Ｄ変換器と、被試験Ａ／Ｄ変換器
の出力デジタルデータから入力試験波形を再生するため
の再生手段とによって構成されるＡ／Ｄ変換器の動特性
試験装置において、試験信号周波数SG、Ａ／Ｄ変換器
に印加するサンプルクロックの周波数SPL、出力デジ
タルデータから再生した入力波形１周期のサンプリング
点数Ｎ、及びデータ取込み繰り返し周期Ｍの関係を、
SPL＝Ｎ／Ｍ・SGとすることを特徴とする。
以下、本発明の第１実施例を第１図を用いて説明する。
図において、２は被試験Ａ／Ｄ変換器、３はＤ／Ａ変換
器、４はオシロスコープ、６はラッチ回路、７はディグ
リッチ回路、８は周波数シンセサイザ、９は基準クロッ
ク発生器、10は分周器、11は方形波発生器である。被試
験Ａ／Ｄ変換器２には、基準クロック発生器９より発生
した変換クロックが入力される。また、方形波発生器11
より発生した試験方形波と変換クロック間の相互の位相
関係をロックし、再生波形の安定度を向上する。このた
め、基準クロック発生器９より変換クロックに位相同期
した同期信号を発生し、これを周波数シンセサイザ８の
基準信号とする。更に方形波発生器11の出力方形波は、
周波数シンセサイザ８の出力信号と位相同期するために
変換クロックと出力方形波間の位相関係を同期する。被
試験Ａ／Ｄ変換器２の出力デジタルデータは、変換クロ
ックを分周器10によってｎ分周（ｎは整数）したクロッ
クをラッチ回路６に加えることによって変換クロック周
波数の１／ｎ間隔でラッチする。ラッチ回路を設けるこ
とにより、被試験Ａ／Ｄ変換器２の出力デジタルデータ
間のスキューを軽減し、Ｄ／Ａ変換器３の出力に生ずる
グリッチを低減する。ラッチ後の出力デジタルデータ
は、Ｄ／Ａ変換器３によって再度アナログ信号に変換す
る。Ｄ／Ａ変換器３の出力に生ずるグリッチを低減する
ために、デグリッチ回路７を通過させた再生出力をオシ
ロスコープ４によって観測する。再生出力波形は、変換
クロック周波数をSPL、試験方形波周波数をSG＋Δ
、分周数ｎとした場合にSG＝SPL／ｎなる条件に
おいて周波数Δに変換される。
器、４はオシロスコープ、６はラッチ回路、７はディグ
リッチ回路、８は周波数シンセサイザ、９は基準クロッ
ク発生器、10は分周器、11は方形波発生器である。被試
験Ａ／Ｄ変換器２には、基準クロック発生器９より発生
した変換クロックが入力される。また、方形波発生器11
より発生した試験方形波と変換クロック間の相互の位相
関係をロックし、再生波形の安定度を向上する。このた
め、基準クロック発生器９より変換クロックに位相同期
した同期信号を発生し、これを周波数シンセサイザ８の
基準信号とする。更に方形波発生器11の出力方形波は、
周波数シンセサイザ８の出力信号と位相同期するために
変換クロックと出力方形波間の位相関係を同期する。被
試験Ａ／Ｄ変換器２の出力デジタルデータは、変換クロ
ックを分周器10によってｎ分周（ｎは整数）したクロッ
クをラッチ回路６に加えることによって変換クロック周
波数の１／ｎ間隔でラッチする。ラッチ回路を設けるこ
とにより、被試験Ａ／Ｄ変換器２の出力デジタルデータ
間のスキューを軽減し、Ｄ／Ａ変換器３の出力に生ずる
グリッチを低減する。ラッチ後の出力デジタルデータ
は、Ｄ／Ａ変換器３によって再度アナログ信号に変換す
る。Ｄ／Ａ変換器３の出力に生ずるグリッチを低減する
ために、デグリッチ回路７を通過させた再生出力をオシ
ロスコープ４によって観測する。再生出力波形は、変換
クロック周波数をSPL、試験方形波周波数をSG＋Δ
、分周数ｎとした場合にSG＝SPL／ｎなる条件に
おいて周波数Δに変換される。
第４図(a)に示す様な、立上り時間ｔｒ、スルーレート
ＳＲ＝dV／dtの入力試験波形に対するＡ／Ｄ変換後の再
生波形が(b)に示す立上り時間ｔ′ｒになったとする。
この場合、Ａ／Ｄ変換器個有の立上り時間ｔｒ(AD)は で示される。従って、Ａ／Ｄ変換器の周波数特性が、抵
抗と静電容量によって構成される一次積分形である時、
その遮断周波数ｃはｃ0.35／ｔｒ(AD)と近似で
き、立上り時間ｔｒの測定のみでｃを求めることがで
きる。入力試験波形(a)は、正弦波に比較してスルーレ
ートが大きく、かつ一定であり、被試験Ａ／Ｄ変換器２
の全入力レンジに渡る振幅を加えることにより、均一な
スルーレート試験が可能である。また立上り時間ｔｒを
可変することで、被試験Ａ／Ｄ変換器２の特性に適した
波形を選択することもできる。第５図に実際の試作回路
例におけるＡ／Ｄ変換器の立上り部分の再生波形例を示
す。試験波形は、繰返し周波数5.001MHz、立上り時間ｔ
ｒ＝2nSの方形波を使用し、変換クロック周波数20MHz、
分周比４とした。この時、試験波形の一周期は、１KHz
のビート波形として再生され、第５図の立上り時間は、
等価的に8.8nSに相当する。従ってＡ／Ｄ変換器個有の
立上り時間は約8.6nSである。この値から遮断周波数
ｃを求めると約40MHzと定められる。また、方形波発生
器11の出力インピーダンスＺ０と、被試験Ａ／Ｄ変換器
２のアナログ入力端との入力静電容量Ｃｉｎとによって
立上り時間ｔｒ(AD)が決定される場合には、出力インピ
ーダンス値Ｚ０を予め知ることで、Ｃｉｎ＝１／２π
ｃＺ０からＣｉｎの値を測定できる。一方、第５図の立
上り部分において、スルーレートの大きい部分に欠陥コ
ードが認められる。これから、スルーレート依存性の大
きい部分を容易に知ることもできる。
ＳＲ＝dV／dtの入力試験波形に対するＡ／Ｄ変換後の再
生波形が(b)に示す立上り時間ｔ′ｒになったとする。
この場合、Ａ／Ｄ変換器個有の立上り時間ｔｒ(AD)は で示される。従って、Ａ／Ｄ変換器の周波数特性が、抵
抗と静電容量によって構成される一次積分形である時、
その遮断周波数ｃはｃ0.35／ｔｒ(AD)と近似で
き、立上り時間ｔｒの測定のみでｃを求めることがで
きる。入力試験波形(a)は、正弦波に比較してスルーレ
ートが大きく、かつ一定であり、被試験Ａ／Ｄ変換器２
の全入力レンジに渡る振幅を加えることにより、均一な
スルーレート試験が可能である。また立上り時間ｔｒを
可変することで、被試験Ａ／Ｄ変換器２の特性に適した
波形を選択することもできる。第５図に実際の試作回路
例におけるＡ／Ｄ変換器の立上り部分の再生波形例を示
す。試験波形は、繰返し周波数5.001MHz、立上り時間ｔ
ｒ＝2nSの方形波を使用し、変換クロック周波数20MHz、
分周比４とした。この時、試験波形の一周期は、１KHz
のビート波形として再生され、第５図の立上り時間は、
等価的に8.8nSに相当する。従ってＡ／Ｄ変換器個有の
立上り時間は約8.6nSである。この値から遮断周波数
ｃを求めると約40MHzと定められる。また、方形波発生
器11の出力インピーダンスＺ０と、被試験Ａ／Ｄ変換器
２のアナログ入力端との入力静電容量Ｃｉｎとによって
立上り時間ｔｒ(AD)が決定される場合には、出力インピ
ーダンス値Ｚ０を予め知ることで、Ｃｉｎ＝１／２π
ｃＺ０からＣｉｎの値を測定できる。一方、第５図の立
上り部分において、スルーレートの大きい部分に欠陥コ
ードが認められる。これから、スルーレート依存性の大
きい部分を容易に知ることもできる。
次に自動試験に好適な第２実施例について第６図から第
９図を使用して説明する。第６図の構成図において、２
は被試験Ａ／Ｄ変換器、８は周波数シンセサイザ、９は
基準クロック発生器、11は方形波発生器、12はメモリ、
13は処理用計算機、14は、ＸＹブロッタ等の表示装置で
ある。基準クロック発生器９、周波数シンセサイザ８、
方形波発生器11は第１実施例と同様の理由によって変換
クロック周波数SPLと試験方形波周波数SG間に位相
同期を行なう。被試験Ａ／Ｄ変換器２の出力デジタルデ
ータは、変換クロック周波数SPLに同期してメモリ12
に一坦記憶する。更に出力デジタルデータは計算機13に
よってデータ並べ換え操作が行なわれ、再度アナログ信
号波形に変換される。この方式ではＤ／Ａ変換器を使用
しないため、再生波形にＤ／Ａ変換誤差を含まない利点
がある。
９図を使用して説明する。第６図の構成図において、２
は被試験Ａ／Ｄ変換器、８は周波数シンセサイザ、９は
基準クロック発生器、11は方形波発生器、12はメモリ、
13は処理用計算機、14は、ＸＹブロッタ等の表示装置で
ある。基準クロック発生器９、周波数シンセサイザ８、
方形波発生器11は第１実施例と同様の理由によって変換
クロック周波数SPLと試験方形波周波数SG間に位相
同期を行なう。被試験Ａ／Ｄ変換器２の出力デジタルデ
ータは、変換クロック周波数SPLに同期してメモリ12
に一坦記憶する。更に出力デジタルデータは計算機13に
よってデータ並べ換え操作が行なわれ、再度アナログ信
号波形に変換される。この方式ではＤ／Ａ変換器を使用
しないため、再生波形にＤ／Ａ変換誤差を含まない利点
がある。
次に、以上の変換過程を第７図を用いて詳細に説明す
る。入力信号周波数SGか、ナイキスト周波数（＝
SPL／２）に近い試験を行う場合に、入力信号一周期当
りのサンプル点数は十分な値を得ることができず、試験
を行なうために十分な波形情報を得ることは難しくな
る。しかし、第７図の様に入力信号が一定の繰返し周期
を持った場合には、数周期分の波形中から異なる波形情
報を得ることによって、入力信号一周期当りのサンプル
点数も等価的に増加することができ、試験を行なうに十
分な波形情報を得ることができる。第７図は、図(a)の
繰返し入力方形波信号を３周期に渡って図(b)の変換ク
ロックでＡ／Ｄ変換した場合の例である。Ａ／Ｄ変換後
に得られた出力デジタルコードは図(c)に示す様にな
る。これを計算機13によって図(d)の様に並べ換えた後
に、出力デジタルコードに応じたレベルに変換するとに
よって図(a)の一周期当りに比較して３倍のサンプリン
グ点数を持つ再生波形を得ることができる。ここで、入
力信号周波数をSG、データ取込繰返し周期をＭ、変換
クロック周波数をSPLとした時に、入力信号一周期当
りのサンプリング点数をＮ個得たい場合には、SPL＝
Ｎ／Ｍ・SGとなる条件を満たすのみで良い。
る。入力信号周波数SGか、ナイキスト周波数（＝
SPL／２）に近い試験を行う場合に、入力信号一周期当
りのサンプル点数は十分な値を得ることができず、試験
を行なうために十分な波形情報を得ることは難しくな
る。しかし、第７図の様に入力信号が一定の繰返し周期
を持った場合には、数周期分の波形中から異なる波形情
報を得ることによって、入力信号一周期当りのサンプル
点数も等価的に増加することができ、試験を行なうに十
分な波形情報を得ることができる。第７図は、図(a)の
繰返し入力方形波信号を３周期に渡って図(b)の変換ク
ロックでＡ／Ｄ変換した場合の例である。Ａ／Ｄ変換後
に得られた出力デジタルコードは図(c)に示す様にな
る。これを計算機13によって図(d)の様に並べ換えた後
に、出力デジタルコードに応じたレベルに変換するとに
よって図(a)の一周期当りに比較して３倍のサンプリン
グ点数を持つ再生波形を得ることができる。ここで、入
力信号周波数をSG、データ取込繰返し周期をＭ、変換
クロック周波数をSPLとした時に、入力信号一周期当
りのサンプリング点数をＮ個得たい場合には、SPL＝
Ｎ／Ｍ・SGとなる条件を満たすのみで良い。
第８図は、第６図の構成において、高速方形波を入力し
た場合の良品資料に対する再生波形の一例である。サン
プリング点数Ｎを増加することによって、立上り、立下
り部の詳細な試験が可能である。第９図は、第８図と同
様の条件において不良品資料を試験した結果である。立
上り、立下り部分において欠陥コードを生じ、スルーレ
ート依存性を試験できる。第８，９図において、立上り
時間からＡ／Ｄ変換器の遮断周波数ｃを求める手法
は、第一実施例と同様である。本実施例は、基準クロッ
ク発生器９、周波数シンセサイザ８の発生周波数を計算
機によって制御し、かつ、再生波形を予め定めた良品波
形形状と自動比較を行なうことによって、任意試験周波
数において、被試験Ａ／Ｄ変換器２の自動試験が可能で
ある。また、立上り時間ｔｒを波形認識で求めることに
よって、遮断周波数ｃの自動試験も可能である。
た場合の良品資料に対する再生波形の一例である。サン
プリング点数Ｎを増加することによって、立上り、立下
り部の詳細な試験が可能である。第９図は、第８図と同
様の条件において不良品資料を試験した結果である。立
上り、立下り部分において欠陥コードを生じ、スルーレ
ート依存性を試験できる。第８，９図において、立上り
時間からＡ／Ｄ変換器の遮断周波数ｃを求める手法
は、第一実施例と同様である。本実施例は、基準クロッ
ク発生器９、周波数シンセサイザ８の発生周波数を計算
機によって制御し、かつ、再生波形を予め定めた良品波
形形状と自動比較を行なうことによって、任意試験周波
数において、被試験Ａ／Ｄ変換器２の自動試験が可能で
ある。また、立上り時間ｔｒを波形認識で求めることに
よって、遮断周波数ｃの自動試験も可能である。
本発明によれば、Ａ／Ｄ変換器の試験において入力試験
信号に方形波パルス、ステップパルス等の急峻な立上
り、立下り特性を持った波形を使用することによって、
入力試験波形の各振幅値におけるスルーレートの相異を
改善できる。更に、再生波形の立上り、立下り部分に着
目することにより、被試験Ａ／Ｄ変換器の変換特性にお
いて、スルーレート依存性の高い部分を検出可能であ
り、これによって生じた欠陥コードも容易に検出でき
る。周波数帯域幅試験では、従来例では正弦波をスイー
プし、遮断周波数を見つける必要があったが、本発明に
よれば再生波形の立上り時から容易に試験できる。更
に、既知の出力インピーダンスを持つ方形波発生器を使
用した場合には立上り時間から被試験Ａ／Ｄ変換器のア
ナログ入力端における入力静電容量を求めることができ
る。
信号に方形波パルス、ステップパルス等の急峻な立上
り、立下り特性を持った波形を使用することによって、
入力試験波形の各振幅値におけるスルーレートの相異を
改善できる。更に、再生波形の立上り、立下り部分に着
目することにより、被試験Ａ／Ｄ変換器の変換特性にお
いて、スルーレート依存性の高い部分を検出可能であ
り、これによって生じた欠陥コードも容易に検出でき
る。周波数帯域幅試験では、従来例では正弦波をスイー
プし、遮断周波数を見つける必要があったが、本発明に
よれば再生波形の立上り時から容易に試験できる。更
に、既知の出力インピーダンスを持つ方形波発生器を使
用した場合には立上り時間から被試験Ａ／Ｄ変換器のア
ナログ入力端における入力静電容量を求めることができ
る。
以上、本発明を用いることによって、従来異なる試験方
式を必要としてた動特性試験項目を単一の方式のみで試
験可能であり、試験の簡易化と、高速化を実現する上で
効果がある。
式を必要としてた動特性試験項目を単一の方式のみで試
験可能であり、試験の簡易化と、高速化を実現する上で
効果がある。
第１図は本発明の第１実施例を適用した動特性試験方式
の構成図、第２図は従来例の動特性試験方式を示す図、
第３図は従来例の再生波形を示す図、第４図は本発明の
第１実施例における立上り時間と遮断周波数の計算方法
を示す図、第５図は試作装置における再生波形の一例を
示す図、第６図は本発明第２実施例を適用した動特性試
験方式の構成図、第７図は波形再生方法を示す図、第８
図は試作装置における良品資料の再生波形の一例を示す
図、第９図は、不良品資料の再生波形の一例を示す図で
ある。 １……正弦波発生器 ２……被試験Ａ／Ｄ変換器、 ３……Ｄ／Ａ変換器、４……オシロスコープ、 ５……クロック発生器、６……ラッチ回路、 ７……ディグリッチ回路、 ８……周波数シンセサイザ、 ９……基準クロック発生器、 10……分周器、11……方形波発生器、 12……メモリ、13……計算機、 14……ＸＹプロッタ
の構成図、第２図は従来例の動特性試験方式を示す図、
第３図は従来例の再生波形を示す図、第４図は本発明の
第１実施例における立上り時間と遮断周波数の計算方法
を示す図、第５図は試作装置における再生波形の一例を
示す図、第６図は本発明第２実施例を適用した動特性試
験方式の構成図、第７図は波形再生方法を示す図、第８
図は試作装置における良品資料の再生波形の一例を示す
図、第９図は、不良品資料の再生波形の一例を示す図で
ある。 １……正弦波発生器 ２……被試験Ａ／Ｄ変換器、 ３……Ｄ／Ａ変換器、４……オシロスコープ、 ５……クロック発生器、６……ラッチ回路、 ７……ディグリッチ回路、 ８……周波数シンセサイザ、 ９……基準クロック発生器、 10……分周器、11……方形波発生器、 12……メモリ、13……計算機、 14……ＸＹプロッタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−174861（ＪＰ，Ａ) 特開 昭54−88777（ＪＰ，Ａ) 特開 昭57−19679（ＪＰ，Ａ)
Claims (1)
- 【請求項１】方形波パルス、ステップパルス等の試験信
号を発生して被試験Ａ／Ｄ変換器に供給する試験信号発
生手段と、 サンプルクロックを発生して前記被試験Ａ／Ｄ変換器に
入力するクロック発生手段と、 該被試験Ａ／Ｄ変換器の出力ディジタルデータから入力
試験波形を再生する再生手段と、 該再生手段の再生した波形の立上り又は立下がり時間か
ら前記被試験Ａ／Ｄ変換器のアナログ遮断周波数を演算
する演算手段と によって構成されるＡ／Ｄ変換器の動特性試験装置にお
いて、 前記試験信号周波数SG、前記クロック発生手段の発生
するサンプルクロックの周波数SPL、出力ディジタル
データから再生した入力波形１周期のサンプリング点数
Ｎ、及びデータ取り込み繰り返し周期Ｍの関係を、
SPL＝Ｎ／Ｍ・SG（但し、Ｎ，Ｍは自然数）とするこ
とを特徴とするＡ／Ｄ変換器試験方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093656A JPH0630444B2 (ja) | 1985-05-02 | 1985-05-02 | Ａ／ｄ変換器試験方式 |
| US06/858,793 US4795963A (en) | 1985-05-02 | 1986-05-01 | Test method of A/D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093656A JPH0630444B2 (ja) | 1985-05-02 | 1985-05-02 | Ａ／ｄ変換器試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61252718A JPS61252718A (ja) | 1986-11-10 |
| JPH0630444B2 true JPH0630444B2 (ja) | 1994-04-20 |
Family
ID=14088425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60093656A Expired - Lifetime JPH0630444B2 (ja) | 1985-05-02 | 1985-05-02 | Ａ／ｄ変換器試験方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4795963A (ja) |
| JP (1) | JPH0630444B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108828933A (zh) * | 2018-07-03 | 2018-11-16 | 唐瑭 | 提高并网变流器输出波形质量的控制方法和系统 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2198246B (en) * | 1986-11-15 | 1991-05-08 | Schlumberger Ind Ltd | Improvements in or relating to frequency response analysis |
| JPS63281523A (ja) * | 1987-05-14 | 1988-11-18 | Yokogawa Electric Corp | Ａ／ｄ変換器試験装置 |
| US5291140A (en) * | 1990-07-13 | 1994-03-01 | Hewlett-Packard Company | Mixed domain spectrum measurement method |
| US5095310A (en) * | 1990-08-22 | 1992-03-10 | Storage Technology Corporation | Method and apparatus for using synthesized analog data for testing read circuitry in a magnetic tape data storage subsystem |
| US5222028A (en) * | 1990-10-12 | 1993-06-22 | Westinghouse Electric Corp. | Pulse analysis system and method |
| US5162744A (en) * | 1991-10-18 | 1992-11-10 | National Semiconductor Corporation | Method of determining settling time of a device under test |
| US5175547A (en) * | 1992-01-31 | 1992-12-29 | Motorola, Inc. | Method and apparatus for testing an analog to digital converter |
| US5351009A (en) * | 1993-03-08 | 1994-09-27 | Honeywell, Inc. | Method for calibrating components permitting the use of low cost components |
| US6216254B1 (en) | 1998-12-16 | 2001-04-10 | Lsi Logic Corporation | Integrated circuit design using a frequency synthesizer that automatically ensures testability |
| DE10103961A1 (de) * | 2001-01-30 | 2002-04-25 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Testen einer elektronischen Vorrichtung unter Verwendung digitaler und analoger Signale |
| DE10130687A1 (de) * | 2001-06-26 | 2003-01-02 | Rohde & Schwarz | Meßsystem mit einem Referenzsignal zwischen einem Signalgenerator und einem Signalanalysator |
| JP2009250807A (ja) * | 2008-04-07 | 2009-10-29 | Seiko Epson Corp | 周波数測定装置及び測定方法 |
| JP2010068024A (ja) * | 2008-09-08 | 2010-03-25 | Yokogawa Electric Corp | 温度調節計 |
| JP2010271091A (ja) * | 2009-05-20 | 2010-12-02 | Seiko Epson Corp | 周波数測定装置 |
| JP5517033B2 (ja) * | 2009-05-22 | 2014-06-11 | セイコーエプソン株式会社 | 周波数測定装置 |
| JP5440999B2 (ja) * | 2009-05-22 | 2014-03-12 | セイコーエプソン株式会社 | 周波数測定装置 |
| JP5582447B2 (ja) * | 2009-08-27 | 2014-09-03 | セイコーエプソン株式会社 | 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス |
| JP5815918B2 (ja) | 2009-10-06 | 2015-11-17 | セイコーエプソン株式会社 | 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置 |
| JP5876975B2 (ja) * | 2009-10-08 | 2016-03-02 | セイコーエプソン株式会社 | 周波数測定装置及び周波数測定装置における変速分周信号の生成方法 |
| JP5883558B2 (ja) | 2010-08-31 | 2016-03-15 | セイコーエプソン株式会社 | 周波数測定装置及び電子機器 |
| US9935646B2 (en) | 2015-07-17 | 2018-04-03 | Schweitzer Engineering Laboratories, Inc. | Systems and methods for identifying a failure in an analog to digital converter |
| US9698809B1 (en) * | 2016-07-19 | 2017-07-04 | Scweitzer Engineering Laboratories, Inc. | Systems and methods for analog to digital converter failure identification |
| US9985646B1 (en) | 2017-10-18 | 2018-05-29 | Schweitzer Engineering Laboratories, Inc. | Analog-to-digital converter verification using quantization noise properties |
| US10033400B1 (en) | 2017-10-18 | 2018-07-24 | Schweitzer Engineering Laboratories, Inc. | Analog-to-digital converter verification using quantization noise properties |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE433782B (sv) * | 1977-10-31 | 1984-06-12 | Western Electric Co | Forfarande och anordning for testning av elektriska ledarelement |
| JPS5719679A (en) * | 1980-07-11 | 1982-02-01 | Fujitsu Ltd | Measuring circuit for encoder characteristics |
| JPS58174861A (ja) * | 1982-04-07 | 1983-10-13 | Sony Tektronix Corp | アナログ・デジタル変換器の特性測定装置 |
-
1985
- 1985-05-02 JP JP60093656A patent/JPH0630444B2/ja not_active Expired - Lifetime
-
1986
- 1986-05-01 US US06/858,793 patent/US4795963A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108828933A (zh) * | 2018-07-03 | 2018-11-16 | 唐瑭 | 提高并网变流器输出波形质量的控制方法和系统 |
| CN108828933B (zh) * | 2018-07-03 | 2021-06-11 | 唐瑭 | 提高并网变流器输出波形质量的控制方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4795963A (en) | 1989-01-03 |
| JPS61252718A (ja) | 1986-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630444B2 (ja) | Ａ／ｄ変換器試験方式 | |
| US4928251A (en) | Method and apparatus for waveform reconstruction for sampled data system | |
| US5589763A (en) | Coherent undersampling digitizer for use with automatic field test equipment | |
| US7248200B2 (en) | Analog to digital conversion method using track/hold circuit and time interval analyzer, and an apparatus using the method | |
| US5793642A (en) | Histogram based testing of analog signals | |
| JP2001514761A (ja) | 反復波形におけるノイズの分析 | |
| US8155165B2 (en) | Method of characterizing parameters and removing spectral components of a spread spectrum clock in a communications signal | |
| US6240130B1 (en) | Method and apparatus to measure jitter. | |
| US7792649B2 (en) | System and circuit for constructing a synchronous signal diagram from asynchronously sampled data | |
| WO1987003694A1 (en) | High-speed precision equivalent time sampling a/d converter and method | |
| US6658368B2 (en) | On-chip histogram testing | |
| JP3960858B2 (ja) | アナログ／ディジタル信号変換方法 | |
| JPH0582780B2 (ja) | ||
| US4758781A (en) | DA converter testing system | |
| US5093616A (en) | Voltage measurement method using electron beam | |
| US6163159A (en) | Charged particle beam test system | |
| JP3958866B2 (ja) | サンプリング・デジタイザ | |
| JPH0630445B2 (ja) | Ｄ／ａ変換器の試験方法 | |
| EP0225704A2 (en) | Method and apparatus for waveform analysis | |
| JPH09232955A (ja) | Ｄ／ａ変換器の試験方法及びその装置 | |
| JP2810253B2 (ja) | Ｄ／ａ変換器の試験装置 | |
| Takeuchi et al. | A method for analyzing sampling jitter in audio equipment | |
| JPH0691464B2 (ja) | Ａ／ｄ変換器の試験装置 | |
| JPS6383677A (ja) | サンプリング方式 | |
| Sounders et al. | Measurement of the transient versus steady-state response of waveform recorders |