发明内容
有鉴于此,本发明的目的在于提供涉及提高并网变流器输出波形质量的控制方法和系统,对输入重复控制的信号进行筛选,避免比例积分控制器在动态响应过程中的误差信号输入重复控制器中,同时保证输入重复控制器的值总是由以往或当前周期中具有真实性的值组成,从而保证控制器输出信号质量。
第一方面,本发明实施例提供了提高并网变流器输出波形质量的控制方法,包括:
获取系统输入指令信号;
根据所述输入指令信号的变化情况,记录第一控制器动态响应过程的时间点;
由时间点确定时间范围,并根据确定好的时间范围确定输入第二控制器的信号值。
结合第一方面,本发明提供了第一方面的第一种可能的实施方式,其中,在所述获取系统输入指令信号之后,还包括:
将基波周期分为若干时间点,其中,时间点的数量为一个周内的采样点数。
结合第一方面的第一种可能的实施方式,本发明提供了第一方面的第二种可能的实施方式,其中,所述时间点包括起始时间点和终止时间点,所述根据所述输入指令信号的变化情况,记录第一控制器动态响应过程的时间点包括:
当所述输入指令信号发生阶跃的情况下,记录所述第一控制器动态响应过程的所述起始时间点和所述终止时间点。
结合第一方面的第二种可能的实施方式,本发明提供了第一方面的第三种可能的实施方式,其中,所述当所述输入指令信号发生阶跃的情况下,记录所述第一控制器动态响应过程的所述起始时间点和所述终止时间点包括:
在一个所述基波周期内,当所述输入指令信号发生阶跃变化时,将所述输入指令信号的变化时间记为所述起始时间点;
当所述第一控制器完成对所述输入指令信号的跟踪,且输出信号由动态恢复至稳态的时间点记为所述终止时间点。
结合第一方面的第二种可能的实施方式,本发明提供了第一方面的第四种可能的实施方式,其中,所述时间范围包括第一时间范围和第二时间范围,所述由时间点确定时间范围包括:
在所述起始时间点和所述终止时间点之间的时间段确定为所述第一时间范围;
在所述起始时间点和所述终止时间点之外的部分确定为所述第二时间范围。
结合第一方面的第四种可能的实施方式,本发明提供了第一方面的第五种可能的实施方式,其中,所述根据确定好的时间范围确定输入第二控制器的信号值包括:
在所述第一时间范围内,输入所述第二控制器的值替换为上一基波周期同时间段的值;
在所述第二时间范围内,输入所述第二控制器的误差值均为实时值。
结合第一方面的第五种可能的实施方式,本发明提供了第一方面的第六种可能的实施方式,其中,所述在所述第一时间范围内,输入所述第二控制器的值替换为上一基波周期同时间段的值包括:
一个基波周期内,在所述起始时间点与所述终止时间点之间时间段内输入所述第二控制器的值,替换为上一基波周期内,对应所述起始时间点和所述终止时间点时间段内输入所述第二控制器的值。
结合第一方面的第五种可能的实施方式,本发明提供了第一方面的第七种可能的实施方式,其中,所述在所述第二时间范围内,输入所述第二控制器的误差值均为实时值包括:
一个基波周期内,在所述起始时间点和所述终止时间点以外输入所述第二控制器的值,确定为本个所述基波周期内的实时值。
结合第一方面的第一种可能的实施方式,本发明提供了第一方面的第八种可能的实施方式,其中,当所述输入指令信号的变化所对应的所述时间范围发生重叠时,在重叠时间段内输入所述第二控制器的值,替换为上一基波周期对应时间段内输入所述第二控制器的值。
第二方面,本发明实施例提供了提高并网变流器输出波形质量的控制系统,包括:
获取单元,用于获取系统输入指令信号;
记录单元,用于根据所述输入指令信号的变化情况,记录第一控制器动态响应过程的时间点;
确定单元,用于由时间点确定时间范围,并根据确定好的时间范围确定输入第二控制器的信号值。
本发明提供了提高并网变流器输出波形质量的控制方法和系统,包括:获取系统输入指令信号;根据输入指令信号的变化情况,记录第一控制器动态响应过程的时间点;由时间点确定时间范围,并根据确定好的时间范围确定输入第二控制器的信号值。本发明实现了对输入重复控制的信号进行筛选,避免比例积分控制器在动态响应过程中的误差信号输入重复控制器中,同时保证输入重复控制器的值总是由以往或当前周期中具有真实性的值组成,从而保证控制器输出信号质量。
本发明的其他特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
目前,随着电力电子技术的发展与高性能芯片的大量使用,控制系统对指令值信号的响应速度与控制精度的要求被逐渐提高,比例积分(PI)控制器可以实现直流输入信号的无静差跟踪,但是对谐波缺乏足够的抑制能力。比例微分(PR)控制器可以有效抑制特定频率的谐波,当系统需要抑制不同频次谐波时,需要大量的PR控制器并联,导致控制器结构复杂。
重复控制基于内模原理,可以实现直流分量与各频次交流分量的无静差跟踪,对谐波的抑制效果好,可有效改善逆变器输出电流波形,但是由于其内部具有一个基波周期的延时,响应速度较慢,因此通常采用比例积分+重复控制,通过比例积分控制器提高系统的响应速度,同时通过重复控制弥补比例积分控制器对谐波抑制能力较差的不足。
比例积分+重复控制的控制框图如图2所示,重复控制器会将当前时刻的误差值与上一基波周期同一时刻的误差值累加并作为下一基波周期同一时刻的输出信号,因此当指令信号发生阶跃变化时,重复控制无法立刻做出响应,导致系统响应速度降低。并联比例积分控制器后,比例积分控制器可立刻对指令信号的阶跃信号做出响应,迅速跟踪指令信号的变化,提高系统响应速度,但是在动态响应过程当中,被控变量的实际值与指令值之间的误差值会被存入重复控制器并在下一基波周期的同一时刻输出,该误差会导致系并网逆变器输出电流畸变。
综上所述,目前缺少一种对上述提到的误差信号加以控制的方法。
基于此,本发明实施例提供的提高并网变流器输出波形质量的控制方法和系统以及系统,对输入重复控制的信号进行筛选,避免比例积分控制器在动态响应过程中的误差信号输入重复控制器中,同时保证输入重复控制器的值总是由以往或当前周期中具有真实性的值组成,从而保证控制器输出信号质量。
实施例一:
参照图1,提高并网变流器输出波形质量的控制方法包括:
步骤S101,获取系统输入指令信号;
步骤S102,根据输入指令信号的变化情况,记录第一控制器动态响应过程的时间点;
步骤S103,由时间点确定时间范围,并根据确定好的时间范围确定输入第二控制器的信号值。
具体地,本发明实施例提供了通过采用比例积分+重复控制并网变流器输出波形质量的控制策略,解决了变流器输出波形质量问题。方法原理为:在任意基波周期内,当系统输入指令信号发生阶跃时,记录比例积分控制器动态响应过程的起始时间点与终止时间,在该时间段内,输入重复控制器的值替换为上一基波周期同时间段的值,该时间段外,输入重复控制器的误差值均为实时值。
进一步地,在步骤S101之后,步骤S102之前,还包括:
将基波周期分为若干时间点,其中,时间点的数量为一个周内的采样点数。
具体地,将基波周期分位N个时间点,N的数量为一个周期内的采样点数。
进一步地,时间点包括起始时间点和终止时间点,步骤S102包括:
当输入指令信号发生阶跃的情况下,记录第一控制器动态响应过程的起始时间点和终止时间点。
进一步地,当输入指令信号发生阶跃的情况下,记录第一控制器动态响应过程的起始时间点和终止时间点,包括:
在一个所述基波周期内,当所述输入指令信号发生阶跃变化时,将所述输入指令信号的变化时间记为所述起始时间点;
当所述第一控制器完成对所述输入指令信号的跟踪,且输出信号由动态恢复至稳态的时间点记为所述终止时间点。
具体地,在第K个基波周期内,当控制信号指令值第i次发生变化时,记录控制信号指令值变化时间tstart(i),称为起始时间点,当比例积分控制器完成对控制信号的跟踪,输出信号由动态回归稳态时,记录对应时间点tend(i),记录为终止时间点。
进一步地,时间范围包括第一时间范围和第二时间范围,步骤S103中,由时间点确定时间范围包括:
在起始时间点和终止时间点之间的时间段确定为第一时间范围;
在起始时间点和终止时间点之外的部分确定为第二时间范围。
进一步地,步骤S103中,根据确定好的时间范围确定输入第二控制器的信号值包括:
在第一时间范围内,输入第二控制器的值替换为上一基波周期同时间段的值;
在第二时间范围内,输入第二控制器的误差值均为实时值。
进一步地,在第一时间范围内,输入第二控制器的值替换为上一基波周期同时间段的值包括:
一个基波周期内,在起始时间点与终止时间点之间时间段内输入第二控制器的值,替换为上一基波周期内,对应起始时间点和终止时间点时间段内输入第二控制器的值。
进一步地,在第二时间范围内,输入第二控制器的误差值均为实时值包括:
一个基波周期内,在起始时间点和终止时间点以外输入第二控制器的值,确定为本个基波周期内的实时值。
具体地,将第K个基波周期内,起始时间点至终止时间点时间段内输入重复控制器的值,替换为第K-1个基波周期内,对应起始时间点至终止时间点时间段内输入重复控制器的值;将第K个基波周期内,起始时间点至终止时间点时间段外输入重复控制器的值,为第K个基波周期内的实时值;
进一步地,当输入指令信号的变化所对应的时间范围发生重叠时,在重叠时间段内输入第二控制器的值,替换为上一基波周期对应时间段内输入第二控制器的值。
具体地,本发明实施例也考虑了少数情况下,当控制信号指令变化对应的时间段产生重叠的问题。本发明实施例提供的控制方法在重叠时间段内输入重复控制器的值,依然替换为上一基波周期对应时间段内输入重复控制器的值。
与现有技术相比,本发明实施例具备以下有益效果:
当指令信号发生阶跃变化时,比例积分控制器的控制作用使系统处于的动态响应过程中,指令值与反馈值的差值对于重复控制器而言其实均为扰动信号,即使增加比例环节或限幅环节限制输入重复控制器的值的大小,但该值不具备真实性,依然会对并网变流器输出波形质量造成一定影响。考虑到电网中的谐波含量不会突然发生变化,将比例积分控制器动态阶段输入重复控制器的值,替换为上一基波周期对应时刻的值,可有效避免扰动信号在重复控制器中的累积。由于指令信号变化的时间为随机值,且PI调节器稳态时间段内输入重复控制器的值不包含误差扰动信号,因此可保证重复控制器输入信号的真实性与实时性。
进一步地,本发明只需增加若干比较单元与寄存器,无需大量的编程环节,实现方法简单且不破坏原有系统的稳定性。
实施例二:
图2为比例积分+重复控制结构框图,
图2中r(z)为输入信号指令值,e(z)为差值,Gpi(z)为比例积分控制器传递函数,z-N为一个基波周期的延时环节,Q(z)z-N中Q(z)通常设为常数0.95,S(z)为镇定补偿器,Gp(z)为控制对象。由图可见,当r(z)发生阶跃响应时,Gpi(z)在动态响应过程中产生的误差扰动信号会直接通过反馈回路叠加到重复控制器中,进而导致并网逆变器输出波形畸变。
图3为本发明实施例所提出的一种提高采用比例积分+重复控制并网变流器输出波形质量的控制策略框图,由图可见,若r(z)未发生阶跃变化,图3等效图2。
设基波周期为50HZ,系统一个激波周期内的采样点数为200,r(z)在第二个基波周期时间点为100时发生阶跃变化,115时系统由动态回归到稳态,在第三个基波周期时间点为50时发生阶跃变化,65时系统由动态回归到稳态。
将基波周期分位200个时间点,第二个基波周期1至99与116至200时间段,输入重复控制器的值依然为当前时刻指令值与反馈值之差。在100至115时间段内,输入重复控制器的值由第一个基频周期中100值115时间段内的值代替。第三个基波周期1至49与66至200时间段,输入重复控制器的值依然为当前时刻指令值与反馈值之差。在100至115时间段内,输入重复控制器的值由第二个基频周期中100值115时间段内的值代替。
实施例三:
参照图4,提高并网变流器输出波形质量的控制系统包括:
获取单元10,用于获取系统输入指令信号;
记录单元20,用于根据输入指令信号的变化情况,记录第一控制器动态响应过程的时间点;
确定单元30,用于由时间点确定时间范围,并根据确定好的时间范围确定输入第二控制器的信号值。
本发明实施例提供的提高并网变流器输出波形质量的控制系统,与上述实施例提供的提高并网变流器输出波形质量的控制方法具有相同的技术特征,所以也能解决相同的技术问题,达到相同的技术效果。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统和装置的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
最后应说明的是:以上所述实施例,仅为本发明的具体实施方式,用以说明本发明的技术方案,而非对其限制,本发明的保护范围并不局限于此,尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。