CN111580427A - 一种基于fpga的波形生成方法、装置、设备及存储介质 - Google Patents
一种基于fpga的波形生成方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN111580427A CN111580427A CN202010356300.9A CN202010356300A CN111580427A CN 111580427 A CN111580427 A CN 111580427A CN 202010356300 A CN202010356300 A CN 202010356300A CN 111580427 A CN111580427 A CN 111580427A
- Authority
- CN
- China
- Prior art keywords
- waveform
- circulation
- self
- fpga
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24036—Test signal generated by microprocessor, for all I-O tests
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于FPGA的波形生成方法，通过接收判决信号；根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。本发明将所述目标波形分为多个自循环单元，再得到每个自循环单元中的基础波形的循环次数，即可快速拼装得到所述目标波形，大大缩短了波形生成的时间。本发明还提供了一种具有上述优点的基于FPGA的波形生成装置、设备及计算机可读存储介质。
Description
技术领域
本发明涉及信号发生器领域，特别是涉及一种基于FPGA的波形生成方法、装置、设备及计算机可读存储介质。
背景技术
信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用，信号发生器是一种能提供各种频率、波形和输出电平电信号的设备。在测量各种电信系统或电信设备的振幅特性、频率特性、传输特性及其它电参数时，以及测量元器件的特性与参数时，用作测试的信号源或激励源。信号发生技术发展至今，随着社会的整体进步和基础科学领域的突破，也逐渐被应用于量子计算等高精尖领域。
而在量子计算测控系统中，由于量子芯片退相干时间的要求，在调控量子芯片时要求信号发生器实时性很高，而现有的信号发生方法(即本发明中的波形生成方法)为依次读取各个位点的基本波形，并依次进行组装，直至读完所有位点的基本波形信息，速度慢，效率低，难以满足量子计算测控领域内的退相干件要求。
因此，如何找到一种处理速度快，响应延迟低的波形生成方法，是本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供一种基于FPGA的波形生成方法、装置、设备及计算机可读存储介质，以解决现有技术中波形生成速度慢，不能满足量子计算测控领域退相干时间要求的问题。
为解决上述技术问题，本发明提供一种基于FPGA的波形生成方法，包括：
接收判决信号；
根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；
获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；
根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。
可选地，在所述的基于FPGA的波形生成方法中，所述获取所述波形框架中的多个自循环单元分别对应的基础波形具体为：
从本地存储器中获取所述波形框架中的多个自循环单元分别对应的基础波形。
可选地，在所述的基于FPGA的波形生成方法中，当所述本地存储器缺少所述待组装波形组中的基础波形时，向上位机发送波形请求信号，使所述上位机向所述本地存储器发送所述本地存储器中缺少的基础波形。
一种基于FPGA的波形生成装置，包括：
接收模块，用于接收判决信号；
信号解析模块，用于根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；
基础波形获取模块，用于获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；
拼装模块，用于根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。
可选地，在所述的基于FPGA的波形生成装置中，所述基础波形获取模块还包括：
本地提取单元，用于从本地存储器中获取所述波形框架中的多个自循环单元分别对应的基础波形。
可选地，在所述的基于FPGA的波形生成装置中，所述基础波形获取模块还包括：
请求单元，用于当所述本地存储器缺少所述待组装波形组中的基础波形时，向上位机发送波形请求信号，使所述上位机向所述本地存储器发送所述本地存储器中缺少的基础波形。
一种基于FPGA的波形生成设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述任一种所述的基于FPGA的波形生成方法的步骤。
一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述的基于FPGA的波形生成方法的步骤。
本发明所提供的基于FPGA的波形生成方法，通过接收判决信号；根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。本发明将所述目标波形分为多个自循环单元，所述自循环单元为所述目标波形内相邻的同一种基本波形的集合，即所述波形框架代表所述目标波形中各个基础波形出现的种类与顺序，在此基础上，只需要知道每个自循环单元中的基础波形的循环次数(即所述自循环单元中有几个基础波形)，即可快速拼装得到所述目标波形，相比与现有技术中依次读取并拼装每个基础波形位点，大大提升了拼装效率，缩短了波形生成的时间，可满足量子计算测控领域退相干的时间要求。本发明同时还提供了一种具有上述有益效果的基于FPGA的波形生成装置、设备及计算机可读存储介质。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的基于FPGA的波形生成方法的一种具体实施的流程示意图；
图2为本发明提供的基于FPGA的波形生成方法的另一种具体实施的流程示意图；
图3为本发明提供的基于FPGA的波形生成方法的又一种具体实施的流程示意图；
图4为本发明提供的基于FPGA的波形生成装置的一种具体实施的流程示意图。
具体实施方式
需要预先说明的是，本发明中的FPGA指的是Field Programmable Gate Array，即现场可编程逻辑门阵列，是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的核心是提供一种基于FPGA的波形生成方法，其一种具体实施方式的流程示意图如图1所示，称其为具体实施方式一，包括：
S101：接收判决信号。
S102：根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据。
S103：获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组。
S104：根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。
简单将本发明提供的波形生成方法与现有技术中的波形生成方法进行对比，设现有基础波形A、B、C，所述目标波形为AAACCAAAAB，则现有技术中，需要依次读取各个位点的基础波形，即先读取第一位点，第一位点的基础波形为A，得到半成品波形A，再读取第二位点，第二位点仍旧为A，半成品波形更新为AA。。。直至得到AAACCAAAAB，步骤复杂繁琐，效率很低；
反观本发明，本发明先得到所述波形框架，所述波形框架为目标波形的自循环单元按顺序排列而成，因此本目标波形的波形框架为(A)(C)(A)(B)，接下来再确定每个所述自循环单元对应的基础波形的循环次数，自循环单元中(A)循环了3次，记成(A3)，以此类推，得到(A3)(C2)(A4)(B1)，按照此种规则进行拼装，很快便可得到目标波形AAACCAAAAB。
所述基础波形可为模拟波数据，比如周期为π，幅值为3的正弦波；或幅值为1，周期为3的方波。
本发明所提供的基于FPGA的波形生成方法，通过接收判决信号；根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。本发明将所述目标波形分为多个自循环单元，所述自循环单元为所述目标波形内相邻的同一种基本波形的集合，即所述波形框架代表所述目标波形中各个基础波形出现的种类与顺序，在此基础上，只需要知道每个自循环单元中的基础波形的循环次数(即所述自循环单元中有几个基础波形)，即可快速拼装得到所述目标波形，相比与现有技术中依次读取并拼装每个基础波形位点，大大提升了拼装效率，缩短了波形生成的时间，可满足量子计算测控领域退相干的时间要求。
在具体实施方式一的基础上，进一步对所述基础波形的获取途径做限定，得到具体实施方式二，其流程示意图如图2所示，包括：
S201：接收判决信号。
S202：根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据。
S203：从本地存储器中获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组。
S204：根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。
本具体实施方式与上述具体实施方式的不同之处在于，本具体实施方式中限定了所述基础波形的来源，其余步骤均与上述具体实施方式相同，在此不再展开赘述。
本具体实施方式中限定了组装所述目标波形的基础波形从所述本地存储器中提取获得，由于现有技术中的基础波形都存在云端，需要组装所述目标波形时还需要从上位机中下载，消耗了额外的时间，而本具体实施方式中由于预先将所述基础波形存储在本地，调用时间大大缩短，进一步提升了所述目标波形的生成效率。
更进一步地，本具体实施方式中的所述本地存储器为DDR4存储器，存储容量4GB，可以最多存储1024个基本波形，也可以使用32bit的存储颗粒，速度为2400Mbps。
在具体实施方式二的基础上，进一步对所述基础波形获取中可能产生的问题做限定，得到具体实施方式三，其流程示意图如图3所示，包括：
S301：接收判决信号。
S302：根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据。
S303：从本地存储器中获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；
当所述本地存储器缺少所述待组装波形组中的基础波形时，向上位机发送波形请求信号，使所述上位机向所述本地存储器发送所述本地存储器中缺少的基础波形。
S304：根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。
本具体实施方式与上述具体实施方式的不同之处在于，本具体实施方式中添加了如果所述本地存储器中的基础波形不全的情况的应对措施，其余步骤均与上述具体实施方式相同，在此不再展开赘述。
本具体实施方式中考虑到所述目标波形中包含的基础波形没有预先存储在所述本地存储器中的情况，系统可向所述上位机发送所述波形请求信号，由所述上位机将缺少的基础波形发送至所述本地存储器，再由所述本地存储器进行储存，即可继续调用所述基础波形，拓宽了本发明提供的波形生成方法的使用场景，增加了泛用性。
更进一步地，与所述上位机之间通过PCIE通信器进行通信，可为PCIE 3.0*8的带DMA的IP核，理论数据传输速度可以达到64Gbps，可以用AXI_LITE作为控制命令传输。
下面对本发明实施例提供的基于FPGA的波形生成装置进行介绍，下文描述的基于FPGA的波形生成装置与上文描述的基于FPGA的波形生成方法可相互对应参照。
图4为本发明实施例提供的基于FPGA的波形生成装置的结构框图，称其为具体实施方式四，参照图4基于FPGA的波形生成装置可以包括：
接收模块100，用于接收判决信号；
信号解析模块200，用于根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；
基础波形获取模块300，用于获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；
拼装模块400，用于根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。
作为一种优选的实施方式，所述基础波形获取模块还包括：
本地提取单元，用于从本地存储器中获取所述波形框架中的多个自循环单元分别对应的基础波形。
作为一种优选的实施方式，所述基础波形获取模块还包括：
请求单元，用于当所述本地存储器缺少所述待组装波形组中的基础波形时，向上位机发送波形请求信号，使所述上位机向所述本地存储器发送所述本地存储器中缺少的基础波形。
本发明所提供的基于FPGA的波形生成装置，通过接收模块100，用于接收判决信号；信号解析模块200，用于根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；基础波形获取模块300，用于获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；拼装模块400，用于根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。本发明将所述目标波形分为多个自循环单元，所述自循环单元为所述目标波形内相邻的同一种基本波形的集合，即所述波形框架代表所述目标波形中各个基础波形出现的种类与顺序，在此基础上，只需要知道每个自循环单元中的基础波形的循环次数(即所述自循环单元中有几个基础波形)，即可快速拼装得到所述目标波形，相比与现有技术中依次读取并拼装每个基础波形位点，大大提升了拼装效率，缩短了波形生成的时间，可满足量子计算测控领域退相干的时间要求。
本实施例的基于FPGA的波形生成装置用于实现前述的基于FPGA的波形生成方法，因此基于FPGA的波形生成装置中的具体实施方式可见前文中的基于FPGA的波形生成方法的实施例部分，例如，接收模块100，信号解析模块200，基础波形获取模块300及拼装模块400，分别用于实现上述基于FPGA的波形生成方法中步骤S101，S102，S103和S104，所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再赘述。
本发明还提供了一种基于FPGA的波形生成设备，包括：
存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如上述任一种所述的基于FPGA的波形生成方法的步骤。其具体实施方式与有益效果均与上述基于FPGA的波形生成方法及装置相同，在此不再展开赘述。
本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述的基于FPGA的波形生成方法的步骤。其具体实施方式与有益效果均与上述基于FPGA的波形生成方法及装置相同，在此不再展开赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的基于FPGA的波形生成方法、装置、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (8)
1.一种基于FPGA的波形生成方法，其特征在于，包括：
接收判决信号；
根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；
获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；
根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。
2.如权利要求1所述的基于FPGA的波形生成方法，其特征在于，所述获取所述波形框架中的多个自循环单元分别对应的基础波形具体为：
从本地存储器中获取所述波形框架中的多个自循环单元分别对应的基础波形。
3.如权利要求2所述的基于FPGA的波形生成方法，其特征在于，当所述本地存储器缺少所述待组装波形组中的基础波形时，向上位机发送波形请求信号，使所述上位机向所述本地存储器发送所述本地存储器中缺少的基础波形。
4.一种基于FPGA的波形生成装置，其特征在于，包括：
接收模块，用于接收判决信号；
信号解析模块，用于根据所述判决信号确定目标波形的自循环单元的排列顺序，得到波形框架，并确定所述波形框架中的每个所述自循环单元对应的基础波形的循环次数，作为波形循环数据；
基础波形获取模块，用于获取所述波形框架中的多个自循环单元分别对应的基础波形，作为待组装波形组；
拼装模块，用于根据所述波形框架、所述波形循环数据及所述待组装波形组，得到所述目标波形。
5.如权利要求4所述的基于FPGA的波形生成装置，其特征在于，所述基础波形获取模块还包括：
本地提取单元，用于从本地存储器中获取所述波形框架中的多个自循环单元分别对应的基础波形。
6.如权利要求5所述的基于FPGA的波形生成装置，其特征在于，所述基础波形获取模块还包括：
请求单元，用于当所述本地存储器缺少所述待组装波形组中的基础波形时，向上位机发送波形请求信号，使所述上位机向所述本地存储器发送所述本地存储器中缺少的基础波形。
7.一种基于FPGA的波形生成设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至3任一项所述的基于FPGA的波形生成方法的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述的基于FPGA的波形生成方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010356300.9A CN111580427A (zh) | 2020-04-29 | 2020-04-29 | 一种基于fpga的波形生成方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010356300.9A CN111580427A (zh) | 2020-04-29 | 2020-04-29 | 一种基于fpga的波形生成方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111580427A true CN111580427A (zh) | 2020-08-25 |
Family
ID=72124924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010356300.9A Pending CN111580427A (zh) | 2020-04-29 | 2020-04-29 | 一种基于fpga的波形生成方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111580427A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112835648A (zh) * | 2021-02-25 | 2021-05-25 | 中国科学院西安光学精密机械研究所 | 一种基于fpga的芯片内部寄存器高可靠配置方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200941168Y (zh) * | 2006-08-25 | 2007-08-29 | 王悦 | 一种dds信号发生器 |
| CN102641557A (zh) * | 2012-04-19 | 2012-08-22 | 山东大学 | 一种能输出任意波形的电针仪及其波形输出方法 |
| CN107422780A (zh) * | 2017-08-08 | 2017-12-01 | 电子科技大学 | 一种基于指令架构的任意波形发生器 |
| CN209562554U (zh) * | 2018-12-27 | 2019-10-29 | 中国移动通信集团贵州有限公司 | 光缆探测器 |
| CN110850131A (zh) * | 2019-11-27 | 2020-02-28 | 山东浪潮人工智能研究院有限公司 | 一种Rapid IO接口任意波形发生器及传输方法 |
| CN110989766A (zh) * | 2018-11-16 | 2020-04-10 | 苏州普源精电科技有限公司 | 一种构建任意波函数的方法和装置 |
-
2020
- 2020-04-29 CN CN202010356300.9A patent/CN111580427A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200941168Y (zh) * | 2006-08-25 | 2007-08-29 | 王悦 | 一种dds信号发生器 |
| CN102641557A (zh) * | 2012-04-19 | 2012-08-22 | 山东大学 | 一种能输出任意波形的电针仪及其波形输出方法 |
| CN107422780A (zh) * | 2017-08-08 | 2017-12-01 | 电子科技大学 | 一种基于指令架构的任意波形发生器 |
| CN110989766A (zh) * | 2018-11-16 | 2020-04-10 | 苏州普源精电科技有限公司 | 一种构建任意波函数的方法和装置 |
| CN209562554U (zh) * | 2018-12-27 | 2019-10-29 | 中国移动通信集团贵州有限公司 | 光缆探测器 |
| CN110850131A (zh) * | 2019-11-27 | 2020-02-28 | 山东浪潮人工智能研究院有限公司 | 一种Rapid IO接口任意波形发生器及传输方法 |
Non-Patent Citations (1)
| Title |
|---|
| 潘曦，闫建华，郑建君: "《数字系统与微处理器》", 30 July 2018 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112835648A (zh) * | 2021-02-25 | 2021-05-25 | 中国科学院西安光学精密机械研究所 | 一种基于fpga的芯片内部寄存器高可靠配置方法 |
| CN112835648B (zh) * | 2021-02-25 | 2022-03-25 | 中国科学院西安光学精密机械研究所 | 一种基于fpga的芯片内部寄存器高可靠配置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110737737A (zh) | 一种国土矢量数据渲染方法及系统 | |
| CN107402597A (zh) | 一种数据与时钟对齐的方法、装置、介质及磁共振设备 | |
| WO2016141685A1 (zh) | 一种通信工程图纸生成方法及图纸设计客户端 | |
| CN111221700B (zh) | 一种集群节点状态监控方法、装置、设备及可读存储介质 | |
| CN109342073A (zh) | 路面激励载荷的获取方法、装置及实现装置 | |
| CN109460009A (zh) | 一种工业控制系统可靠性测试系统及测试方法 | |
| CN109340586A (zh) | 一种供水管道泄露的检测方法及系统 | |
| CN111580427A (zh) | 一种基于fpga的波形生成方法、装置、设备及存储介质 | |
| CN109120643A (zh) | 渗透测试方法及装置 | |
| CN115586995A (zh) | 负载机最大负载量的预测方法、系统、计算机设备及介质 | |
| CN104765792A (zh) | 一种维度数据存储的方法、装置及系统 | |
| CN106155822A (zh) | 一种处理能力评估方法及装置 | |
| CN112910086B (zh) | 一种智能变电站数据校验方法及系统 | |
| CN110704099B (zh) | 联盟链的构建方法、装置和电子设备 | |
| CN104572427A (zh) | 一种页面测试的方法、服务器及系统 | |
| CN105656707B (zh) | 一种测试网络爬虫的方法及系统 | |
| CN107066421B (zh) | 一种示波器及其采集数据上报方法 | |
| CN110348566B (zh) | 一种生成神经网络训练用数字信号的方法和系统 | |
| CN109412149A (zh) | 基于区域划分的电网子图构建方法、拓扑分析方法及装置 | |
| CN111597096B (zh) | 一种基准测试方法、系统及终端设备 | |
| RU2001115342A (ru) | Унифицированный способ Чернякова/Петрушина для оценки эффективности больших систем | |
| CN113190403A (zh) | 大数据平台运行状态的监控系统、计算机设备、终端、介质 | |
| CN112433950A (zh) | 自动搭建测试环境的方法、电子设备及存储介质 | |
| Sachdeva et al. | Availability modeling of screening system of a paper plant using GSPN | |
| CN108988340A (zh) | 降低线损的方法、装置及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200825 |