JP3548108B2 - 電気信号評価方法 - Google Patents
電気信号評価方法 Download PDFInfo
- Publication number
- JP3548108B2 JP3548108B2 JP2000268981A JP2000268981A JP3548108B2 JP 3548108 B2 JP3548108 B2 JP 3548108B2 JP 2000268981 A JP2000268981 A JP 2000268981A JP 2000268981 A JP2000268981 A JP 2000268981A JP 3548108 B2 JP3548108 B2 JP 3548108B2
- Authority
- JP
- Japan
- Prior art keywords
- histogram
- signal
- test result
- test
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for dc performance, i.e. static testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ電気信号の試験方法、特に、集積回路内に埋め込まれるなどしてアクセスしにくい（近づきがたい）部分のアナログ電気信号を評価する方法に関する。
【０００２】
【従来の技術】
集積回路（ＩＣ）は、近年益々高密度化している。また、複合集積回路は、マルチ・チップ・モジュール（ＭＣＭ）内に更に高密度に詰め込まれているので、増加した数の被試験回路に対して、入力／出力性能がほとんど追いつかなくなってきた。その結果、ビルト・イン（組み込み）自己試験（ＢＩＳＴ）機能の必要性が高まっている。その名前が表すように、組み込み自己試験では、ＩＣ又はＭＣＭの内部に試験回路及び測定回路を組み込むと共に、機能回路が他のいつかの目的にも働くように設計されている。実行した試験結果と同様に、試験を開始するデータ及びコマンドを、比較的少数の入力／出力（Ｉ／Ｏ）ピンを介して伝送できる。なお、これらピンは、境界走査バス（ｂｏｕｎｄａｒｙ ｓｃａｎ ｂｕｓ）の一部である。
【０００３】
診断回路の組み込み自己試験に関しては、非常に進歩しているが、アナログ回路の組み込み自己試験は、さほど進歩しておらず、一般的にはまだ問題がある。現在のアプローチの大部分は、外部の自動化試験装置を用いる点と、ＩＣ又はＭＣＭの端子からのアナログ信号を外部装置に伝搬させる手段とを想定している。典型的には、信号テンプレートから得られる最小値及び最大値と、デジタル化した信号値と比較して、アクセスが容易な環境下でアナログ信号の合格／不合格（パス／フェイル）試験を行っている。しかし、ＩＣ又はＭＣＭの奥深い位置の信号に近づくことは、非常に面倒であり、高価である。非常に必要とされていることは、ＩＣ又はＭＣＭの内部のアナログ信号を、高速で合格／不合格（ｇｏ／ｎｏ−ｇｏ）を、簡単且つ安価に実行できることである。よって、この場合、従来の外部手段では、試験ができない。
【０００４】
ＩＣ又はＭＣＭ内に埋め込まれた回路の組み込み自己試験用ツール（道具）の利用が、近年、盛んになってきた。集積回路内に埋め込まれて使用するのに適したアナログ・プローブ・システムが、フリシュの米国特許第５４１８４７０号「アナログ・マルチチャンネル・プローブ・システム」（特開平７−１９１１０号に対応）に記載されている。また、フリシュの米国特許第４７７４６８１号「ヒストグラムを提供する方法及び装置」（特公昭５−３０３２号に対応）は、上述の問題を解決するのに適したヒストグラム発生回路の実現について記載している。
【０００５】
ヒストグラムは、歴史的に種々の方法に用いられてきた。クロスビーの米国特許第５０９７４２８号「データ発生周波数分析器」（特願平１−３３５２７０号に対応）は、その特許の請求項の発明のデータ・ソート装置がソートしたデータを要約するのにヒストグラムをどのように用いるかを記載している。フォレイらの米国特許第４９８５８４４号「カウンタ／タイマを用いた統計的な波形グラフ化」は、繰り返し波形の電圧ヒストグラムを発生するアプローチを記載している。同様に、バレスらの米国特許第４８９０２３７号「信号処理方法及び装置」（特願昭６３−１８６６７７号に対応）は、電力及び周波数の特定組合せが生じる回数を表す輝度変化を行うのに、どのようにヒストグラムを用いるかを記載している。シエゲルらの米国特許第５５０９６３号「デジタル的に圧縮された波形のぼかし表示」は、デジタル蓄積オシロスコープにおいて、アナログ的な輝度表示を発生する処理で、どのようにヒストグラムを用いるかを記載している。
【０００６】
ジョンソンの米国特許第５００３２４８号「確率密度ヒストグラム」は、従来の時間対電圧のオシロスコープ表示を補うのに、どのようにヒストグラム表示を用いるかを記載している。同様に、クセラらの米国特許第５３４３４０５号「多値関数からパルス・パラメータの自動抽出」（特開平４−２８０１４２号に対応）は、繰り返し信号の時間に対する動きを見るのに、どのようにヒストグラムを用いるかを記載している。米国特許第５４９５１６８号「オシロスコープにおいて、安定したスケールの表示を行うための信号分析方法」は、自動的又は手動でオシロスコープの設定を制御するのに、どのようにヒストグラムを用いるかを記載している。
【０００７】
【発明が解決しようとする課題】
とろこで、電気信号の品質を評価する方法が求められている。求められている方法は、特に、集積回路内や、その他のアクセスしにくい位置のアナログ電気信号を評価するのに用いることができる方法である。
したがって、本発明の目的は、ヒストグラムを用いて、アクセスしにくい位置の電気信号を評価する方法の提供にある。
【０００８】
【課題を解決するための手段】
本発明によれば、理想的な信号又は所望信号のシミュレーションか、又は、所望信号自体をサンプリングして、基準ヒストグラムを導出する。この基準ヒストグラム値と試験結果ヒストグラム値との差を減算により求めて、偏差（変動）ヒストグラムを求める。この偏差ヒストグラムを更に評価して、被試験電気信号の特性を求めたり、被評価信号を発生する回路のメリット数を求める。試験結果ヒストグラム及び基準ヒストグラムの差を求める前に、試験結果ヒストグラムに対して、正規化、オフセット計算、利得調整、ノイズ・フロア（雑音下限）調整を行って、これら値を用いて、被評価信号の特性を求めてもよい。また、基準ヒストグラム及び試験結果ヒストグラムの間のオフセットは、被試験回路からの波形を特徴づけるデータの全体的なシグネチャの一部になる。
【０００９】
【発明の実施の形態】
以下、添付図を参照して、本発明を更に詳細に説明する。図１は、理想的な正弦波信号１０の１サイクル（プラス１及びマイナス１の振幅に正規化されている）と、低利得正弦波信号１２の１サイクルとを示す。図２は、図１に示す理想的な正弦波１０の電圧値のヒストグラムである。理想的な正弦波の電圧値ヒストグラムは、本発明により偏差ヒストグラム（差ヒストグラム）を求める際に用いる「基準ヒストグラム」となる。図３は、図１に示す低利得正弦波信号１２の試験結果ヒストグラムを示す。図４は、図１に示す低利得正弦波信号１２の偏差ヒストグラムを示す。基準ヒストグラム値（基準ヒストグラムの各ビンに含まれるデータの回数）を試験結果ヒストグラム値（試験結果ヒストグラムの各ビンに含まれるデータの回数）から減算することにより、この偏差ヒストグラムにおける値を得る。なお、図１の波形図において、横軸が時間を示し、縦軸が正規化した振幅を示す。また、図２、図３及び図４のヒストグラムにおいて、横軸がビン（ＢＩＮ：電気信号の振幅を複数の範囲で分割した際の各範囲、即ち、量子化範囲）を示し、縦軸が各ビンに含まれるデータの回数の値、即ち、電気信号の電圧が各ビンに入った回数を示す。また、横軸の数値は、各ビン（範囲）における最小値を示す。アナログ電気信号がデジタル化された場合、各ビンは各デジタル値が表す範囲に対応し、ビン内の数はそのビンに対応するデジタル・データの回数に対応する。なお、以下、特に断らない限り、波形図及びヒストグラムの横軸及び縦軸は、上述と同様である。
【００１０】
図５は、クロスオーバー歪みを含んだ正弦波信号１４、即ち、ゼロ・クロスオーバー点付近の低レベル信号が失われた正弦波信号を示す。図５は、また、基準である理想的な（所望）正弦波１０も示している。図６は、クロスオーバー歪みを含んだ正弦波信号１４の試験結果ヒストグラムを示す。図７は、図６に示すクロスオーバー歪みを含んだ正弦波信号１４の偏差ヒストグラムを示す。この偏差ヒストグラムにおける値は、試験結果ヒストグラム値から基準ヒストグラム値を減算することにより得る。
【００１１】
図８は、「クリッピング」された正弦波信号１６、即ち、信号が最大値及び最小値になったときの信号ピークが損失した正弦波信号を示す。図８は、基準としての理想的な正弦波信号も示している。この信号１６の最大値及び最小値付近を除いた総ての点において、波形１０及び１６は一致する。図９は、図８に示すクリッピングされた（クリップ済み）正弦波信号１６の試験結果ヒストグラムを示す。図１０は、クリッピングされた正弦波信号１６の偏差ヒストグラムを示す。この偏差ヒストグラムでの値は、基準ヒストグラム値を試験結果ヒストグラム値から減算して求めたものである。
【００１２】
図１１は、高レベルのノイズを含んだ正弦波信号１８を示す。この図１１は、基準としての理想的な正弦波信号１０も示しているが、ほとんどの部分で、ノイズを含んだ正弦波信号１８により不鮮明になっている。図１２は、ノイズを含んだ正弦波信号１８の試験結果ヒストグラムを示す。図１３は、ノイズを含んだ正弦波信号１８の偏差ヒストグラムを示す。試験結果ヒストグラム値から基準ヒストグラム値を減算することにより、偏差ヒストグラムの値が得られる。
【００１３】
図１４は、立ち上がり時間が遅い矩形波信号と、図の目盛に重なった理想的な矩形波信号とを示す。なお、理想的な矩形波信号は、目盛と重なっているため、図からは判断しにくい。基準ヒストグラムを図示しないが、理想的な矩形波信号による基準ヒストグラムは、２個のビンのみに総ての値が当てはまることから、容易に作成できる。なお、これら２個のビンの内の一方は、矩形波の頂部の振幅を示し、他方のビンは、矩形波の底部の振幅を示す。また、図１４において、横軸は、時間（秒）であるが、縦軸は、振幅（ボルト）である。図１４に示す立ち上がり時間の遅い矩形波信号の試験結果ヒストグラムを図１５に示す。適切な正規化の後に、理論的に理想的なヒストグラム結果を試験結果ヒストグラムから減算して、偏差ヒストグラムを作成できる。なお、この図１５において、横軸は、−２ボルトから＋２ボルトの振幅を２５６のビン（範囲）で分割したときの各ビン（範囲）に０〜２５５の番号の各々を夫々付したときの番号である。図１５以外に横軸をビン番号で表したときは、上述と同様である。また、縦軸は、各ビンに含まれる振幅の回数を対数で示しており、その値は、対数の値に１を足したものである（対数軸にした場合、０は、ｌｏｇ［−∞］になり、０を縦軸に取れないため）。また、縦軸では、１Ｅ０＝１、１Ｅ１＝１０、１Ｅ２＝１００というように、１Ｅｎは１０のｎ乗を表す。よって、１Ｅ０は１であるが、縦軸は１だけオフセットして表しているので、１Ｅ０は、各ビンにおけるデータの回数が０を意味する。なお、図１５以外に、ヒストグラムの縦軸を対数で表したときは、上述と同様である。
【００１４】
図１６は、オーバーシュートを含む矩形波信号と、図の目盛と重なって判りにくくなっているが理想的な矩形波信号も示す。この場合も、基準ヒストグラムを図示しないが、理想的な矩形波信号による基準ヒストグラムは、２個のビンのみに総ての値が当てはまることから、容易に作成できる。この場合も、これら２個のビンの内の一方は、矩形波の頂部の振幅を示し、他方のビンは、矩形波の底部の振幅を示す。また、図１６においても、横軸は、時間（秒）であるが、縦軸は、振幅（ボルト）である。図１６に示すオーバーシュートを含む矩形波信号の試験結果ヒストグラムを図１７に示す。適切な正規化の後に、理論的に理想的なヒストグラム結果を試験結果ヒストグラムから減算して、偏差ヒストグラムを作成できる。図１７の横軸及び縦軸は、図１５の場合と同じである。
【００１５】
図１８は、チルト（傾斜）を含む矩形波信号と、図の目盛と重なって判りにくくなっているが理想的な矩形波信号も示す。この場合も、基準ヒストグラムを図示しないが、理想的な矩形波信号による基準ヒストグラムは、２個のビンのみに総ての値が当てはまることから、容易に作成できる。この場合も、これら２個のビンの内の一方は、矩形波の頂部の振幅を示し、他方のビンは、矩形波の底部の振幅を示す。また、図１８においても、横軸は、時間（秒）であるが、縦軸は、振幅（ボルト）である。図１８に示すチルトを含む矩形波信号の試験結果ヒストグラムを図１７に示す。適切な正規化の後に、理論的に理想的なヒストグラム結果を試験結果ヒストグラムから減算して、偏差ヒストグラムを作成できる。図１９の横軸及び縦軸は、図１５の場合と同じである。
【００１６】
図２０は、非直線性である傾斜波（鋸歯状波）信号と、比較用の理想的な傾斜波信号も示す。この場合も、基準ヒストグラムを図示しないが、理想的な傾斜波信号による基準ヒストグラムは、総ての値が、傾斜波信号のゼロから最大値までの総てのビンに均一に配分されることから、容易に作成できる。図２０においては、横軸は、時間であるが、縦軸は、振幅である。図２０に示す非直線性の傾斜波信号の試験結果ヒストグラムを図２１に示す。適切な正規化の後に、理論的に理想的なヒストグラム結果を試験結果ヒストグラムから減算して、偏差ヒストグラムを作成できる。図２１の横軸は、図１５と同様にビン番号であるが、縦軸は、図２と同様のビン内の値の数（個数）である。
【００１７】
図２２は、本発明の方法を実現するのに適する回路及びソフトウェアの組合せを示す高レベルのブロック図である。この図の上側のブロック２０〜２８は、ハードウェア回路を示し、下側のブロック３０〜３４は、ソフトウェアで実現される機能を示す。アナログＢＩＳＴ（組み込み自己試験）を刺激する従来方法は、疑似ランダム信号発生器及びデジタル・アナログ変換器を用いている。必要に応じて（オプションとして）、図示のように、疑似ランダム・シーケンス（ＰＲＳ）発生器２０及びデジタル・アナログ（Ｄ／Ａ）変換器２２を設ける。これらブロック２０及び２２への試験クロックは、必要に応じて供給するので、クロック供給線を点線で示す。
【００１８】
図２２に示す被試験回路２４は、モニタすべき出力波形を発生するが、この出力は、刺激の結果であってもよいし、通常回路の動作結果であってもよい。アナログ・デジタル（Ａ／Ｄ）変換器２６は、被試験回路２４からの出力波形をサンプリングし、アナログ・レベルからデジタル値に変換する。（このＡ／Ｄ変換器２６は、その形式及びその他の理由に応じて、サンプリング及びホールド（Ｓ／Ｈ）回路を含んでもよい。）これらデジタル値をヒストグラム発生器２８に供給する。このヒストグラム発生器２８は、入力信号の関心のある期間に対して、これらデジタル値をアナログ信号の電圧レベルの試験結果ヒストグラムに処理する。
【００１９】
図示の如く実現した方法では、試験結果ヒストグラム値に対する残りの処理はソフトウェアで実行されるが、処理速度が重要な場合には、これらソフトウェアで実行する機能をハードウェアで実行してもよい。ヒストグラム発生器２８からの試験結果ヒストグラム値を、差を求めるアルゴリズム３２に供給する。この差アルゴリズム３２は、期待ヒストグラム値（理想的な信号波形のヒストグラムの値）のテーブル３０からも入力を受け、期待ヒストグラム値を試験結果ヒストグラム値から減算して、偏差ヒストグラム用の値を発生する。この偏差ヒストグラム値を、必要に応じて、圧縮したり、被試験回路のシグネチャにエンコードしてもよい（アルゴリズム３４）。
【００２０】
図２３は、図２２のＡ／Ｄ変換器２６及びヒストグラム発生ブロック２８を取り巻く回路の詳細なブロック図である。左側では、（米国特許第５４１８４７０号に記載されたような）埋め込みプローブ（被試験回路２４に埋め込まれている）からのｎ個のアナログ入力信号を、アナログ・マルチプレクサ（ＭＵＸ：選択器）４０の入力端に供給している。このアナログ・マルチプレクサ４０は、アナログ入力信号の１つをその出力信号として選択する。アナログ・マルチプレクサ４０の出力端をＡ／Ｄ変換器２６の入力端に結合する。３２個のビンのヒストグラム用のデータを発生するために、Ａ／Ｄ変換器２６の出力信号は、５ビットとして図示されているが、このビット数は、アプリケーションに応じて任意に設計できる。
【００２１】
Ａ／Ｄ変換器２６の５ビット出力信号をデジタル・マルチプレクサ４４の一方の入力端に供給する。デジタル・マルチプレクサ４４の他方の入力端の５ビット入力信号は、境界走査バス（例えば、ＪＴＡＧ）からのラッチされた１組のデジタル・サンプル値である。なお、境界走査バスは、このシステムにおいて、総ての組み込み自己試験信号源と通信を行う。これらデジタル・サンプル値は、Ａ／Ｄ変換器２６と同様の他のＡ／Ｄ変換器からの出力信号でもよく、これら信号源が組み込まれたＩＣの他の部分に存在する他のアナログ被試験信号をモニタできる。代わりに、デジタル・マルチプレクサ４４へのデジタル・サンプル値入力は、ＲＡＭ（ランダム・アクセス・メモリ）４６及びヒストグラム・ロジック回路４８の動作を確認する試験信号であってもよいし、パーフォマンス（性能）分析器を実現するための試験信号であってもよい。
【００２２】
デジタル・マルチプレクサ４４の５ビット出力信号をランダム・アクセス・メモリ４６（３２アドレスで、各アドレスが８ビット・データ）のアドレス・ラインに供給する。各アドレスは、本発明に応じて発生した試験結果ヒストグラム内の３２個のビンの１個を表す。米国特許第４７７４６８１号は、ＲＡＭ４６及びヒストグラム・ロジック回路４８の動作を更に詳細に記載している。Ａ／Ｄ変換器２６のサンプリング・タイミングを制御する試験クロック信号発生器（図２２の右上）により、このＡ／Ｄ変換器２６が制御される。また、ヒストグラム・ロジック回路４８は、デジタル・マルチプレクサの出力信号が決定したアドレスに蓄積されたデータの８ビットに対して、読出し−変更−書込み（増分）動作を実行する。この動作は、データを増分するので、現在のアドレスに関連したヒストグラム電圧レベルのビン内の計数値を増分する。すなわち、ヒストグラム・ロジック回路４８は、マルチプレクサ４４の出力信号によりアドレス指定されたＲＡＭ４６のデータを読み取って、そのデータを増分し、再び、ＲＡＭ４６のそのアドレスに増分したデータを書き込む。なお、ＲＡＭ４６において、Ａ０−４は、アドレス端子を示し、Ｒ／Ｗは、読出し及び書込み動作の制御端子を示し、Ｄ０−７は、データ端子を示す。よって、ヒストグラムを発生できる。
【００２３】
上述の方法は、比較的簡単なＡ／Ｄ変換器２６と共に用いて、特定のアプリケーションにおける必要な速度及び精度を満足できる。オンチップ・ヒストグラム・プロセッサでは、この処理を行うのに最少の蓄積及び処理を行えればよい。波形レコーダは不要であり、複雑なトリガ回路も必要ない。ソフトウェア処理も同様に簡単で、直接的なものでよい。
【００２４】
このアプリケーションにおいて、ヒストグラムに関して注意すべき事項は、次の通りである。すなわち、▲１▼使用したサンプル値のシーケンス関係に関する情報を含まないので、サンプル値をランダム又はアルゴリズム的に取り込むことができる。また、▲２▼ヒストグラムによって表される原因（刺激）及び影響（応答）の間に同期関係があるかもしれないし、ないかもしれない。すなわち、ヒストグラムは、観察下にあるノードに現れる実際の信号から作成できるし、供給した刺激の結果である信号からも作成できる。
【００２５】
ヒストグラムのこれらの特徴により、順次実時間サンプリングのいかなる必要性もなく、また、複雑なトリガ資源の必要性もなく、種々の環境において、適切な結果が得られる。被試験信号の周波数が既知の場合、被試験信号の周波数と同期しないようするためだけに、サンプリング周波数を制御するだけでよいならば、等価時間非同期サンプリングにより適切なヒストグラム値を得ることができる。（「等価時間」サンプリングは、多くのサイクルにわたって、各対応時点において、繰り返し波形をわずかな点だけサンプリングする。）被試験信号が、それ固有に関連したトリガを有し、そのトリガ周波数に対して利用可能なサンプリング周波数が比較的に高い場合、そのトリガを用い、その信号の各周期にわたって、高速サンプリングを同期させ、サンプリングを分散させる。被試験信号の周波数が高すぎるか、又は既知でない場合で、固有のトリガ信号が利用できない場合、被試験信号の非常に多くのサイクルにわたって、ランダムなインターバルで非常に多くのサンプル値を得ることにより、安定したサンプル値を依然得ることができる。
【００２６】
上述した例に関連して、本発明の方法は、区分的方法により実現できる点に留意されたい。これは、多くの部分的結果を累積し、時間にわたって処理して、直接的に発生したいかなるヒストグラムの大きさ（例えば、データ・フィールドの所定サイズに拘束された大きさ）をも大幅に超えた等価なヒストグラムを作成できることを意味する。
【００２７】
本発明の上述の実施例は、集積回路内からの結果を転送する際のデータ量が比較的に少なくてよいので、埋め込み試験アプリケーションにとっては理想的であるが、本発明を他のアプリケーションにも利用できる。特に、ＩＣの内部で実行されたステップ数は、本発明の広範な概念から離れることなく、大幅に変更できる。被試験アナログ電気信号波形を外に伝送し、上述の如き分析の総てのステップを集積回路の外部で実行することもできる。または、アナログ信号のデジタル化を内部で実行して、他の総てのステップを外部で実行することもできる。または、結果のヒストグラムの構成を内部的に実行し、その結果のヒストグラムを外に伝送して、その後の手順を外部的に完了できる。または、上述の如く、偏差ヒストグラムの評価を除いた総てのステップをＩＣの内部で実行でき、この評価のみを外部で実行できる。または、さらに進んで、偏差ヒストグラムの評価を内部で実行し、必要なエラー・コードのみを外部に伝送することもできる。
【００２８】
図２４は、本発明を実行するソフトウェアにより利用されるデータの流れ及び処理ステップを表す概念ブロック図である。期待又は基準ヒストグラム（ＨＥＸＰ）データ及び試験結果ヒストグラム（ＨＣＵＴ）を最初に正規化し（ステップ５１及び５２）、総てのビン内のデータの和を１とする。この正規化は、取得したサンプル値の数に応じて、ヒストグラム内の偏差を除去する。結果としての正規化したデータは、整数の配列として表すことができる。この配列において、２進小数点は、最上位ビットであり、少数の和は１に等しい。この形式において、データは小型であり、浮動小数点動作が不要な安価な処理を用いて迅速に処理できる。
【００２９】
ＨＥＸＰ（基準又は「期待」ヒストグラム）データを次に試験して、中間（中央）のビン番号を求める。中央のビン番号は、種々の処理により決定できるし、希望により改良して、（ａ）差ヒストグラム（偏差ヒストグラム）のＲＭＳエラーを最少にできるか、（ｂ）差ヒストグラムの最大エラーを最少にできるか、（ｃ）差ヒストグラムの偏差成分の平均値を最少にするか、又は（ｄ）種々の他の基準にできる。
【００３０】
実行した試験の結果として、ＨＣＵＴ（被試験回路の試験結果ヒストグラム）をハードウェアが発生して、ソフトウェアが正規化する（ステップ５２）。非常に正確な結果を得るには、ハードウェアは、１個のビンが最大係数に達するまでサンプリングをし続けなければならない。つぎに、正規化を標準形式の結果に適用して、計算をその後に行なう。その後の次の計算により、ＨＣＵＴの中央ビン又は局部的なオフセットを求め（ステップ５３）るが、この際、ＨＥＸＰの中央ビンの数を求めるのに使用するのと同じ基準により条件付ける。ステップ５４でも、正規化されたＨＣＵＴをオフセットする。ＨＣＵＴの中央ビンとＨＥＸＰの中央ビンとの間の差（ステップ５５）は、オフセット・エラーを表す。このオフセット・エラー値は、被試験回路からの波形を特徴づけるデータの全体的なシグネチャの一部になれる。オフセットを求めた後、これを用いて、その中央ビン番号がＨＥＸＰのものと同じになるまで、ＨＣＵＴデータをオフセット調整する（ステップ５６）。ほとんどの測定では、このオフセットが連続的に行われると、測定が悪影響を受けるので、このオフセット調整のステップは、通常必要である。
【００３１】
ＨＥＸＰをＨＣＵＴから減算して（ステップ６１）、フィルタ処理（ステップ６２）して、偏差ヒストグラム（ＨＤＩＦ）を直接発生する。または、図２４に示すように、更に処理を実行する。後者の場合、利得調整（ステップ５８）を実行するには、信号振幅の差を求め（ステップ５７）、ＨＣＵＴデータを適切にスケーリング（拡大縮小）するか、又は、逐次近似を用いて、ＨＣＵＴデータを調整する。必要な利得調整（ステップ５８）の信号は、「利得エラー」として外に伝送された他の信号であり、波形を特徴づける。図２４が示すステップのシーケンスは、幾分任意であり、同じステップの他のシーケンスとは、ある場合には等価である。例えば、図２４に示す如く、オフセット調整（ステップ５６）を最初に実行するのではなく、差、即ち、偏差ヒストグラムＨＤＩＦの後で且つこれらを基にして、オフセット調整（ステップ５６）を実行できる。
【００３２】
ノイズ計算ステップ５９及びフロア値（底の値）の低下（減算）ステップ６０を用いて、「ポップ」形式のノイズを測定及び除去できる一方、ノイズ・エラー信号を発生する。総てのビンに対して均一に付加することにより、「ポップ」ノイズは、ある場合には、ヒストグラムを変更できる。この形式のノイズを測定した（ステップ５９）後に、ヒストグラム間の差を求める前に、総てのビンからこのフロア値を減算（ステップ６０：フロア値だけ低くする）して、それを補償し、差ヒストグラム（ＨＤＩＦ）を作成できる。
【００３３】
測定する波形が、正弦波、矩形波、又は傾斜信号の如く、簡単な数学的表現ならば、ＨＣＵＴで行った付加的な測定により、差ヒストグラムを作成する必要性がなくなる。かかる波形に対する量子化エラー値を求めるが、これら値は、標準測定技法と容易には両立性がない。したがって、求めた値を基準（最高）回路からの対応する値と比較すると、この形式の測定は、良好に機能する。
【００３４】
正弦波の場合、電圧の端部及び中央部におけるビンを解析して、クリッピングを測定し（ステップ６３）、クロスオーバー歪みを測定（ステップ６４）できる。いくつかの場合、試験結果ヒストグラムの形を調べて、ハーモニックひずみを測定することができる。矩形波の場合、ヒストグラムの中央ビンを調べて立ち上がり時間／立ち下がり時間を最良に求め（ステップ６５）、電圧の端部でのビンを調べてオーバーシュート／アンダーシュートを最良に求める（ステップ６６）ことができる。一方、電圧端部間のビンを試験して、チルトを測定できる（ステップ６７）。同様に、中央ビンを調べて、鋸歯状傾斜信号の線形性を求めることができる（ステップ６５）。一層複雑であるか、簡単でない波形にとって、最良の基準ヒストグラムは、一般的には、「最高の」即ち、基準の装置又は回路から得る。
【００３５】
ＨＣＵＴに関して上述した任意又は総ての補正を実行した後、メリット数を差ヒストグラムから求めることができる。このメリット数の計算を重み付けして、より重要な電圧範囲での差が、結果を求める際に、より重要な意味を持つようにする。いくつかの環境においては、かかるメリット数は、単独で、集積回路から外部に伝送されて、その被試験回路の動作を適切に特徴づける。
【００３６】
本発明の好適実施例について図示し説明したが、本発明の要旨を逸脱することなく種々の変形変更が可能なことが理解できよう。特許請求の範囲は、本発明の要旨内の総ての変更変形をカバーするものである。
【００３７】
【発明の効果】
上述の如く、本発明によれば、ヒストグラムを用いて、アクセスしにくい位置の電気信号を評価することができる。また、基準ヒストグラム及び試験結果ヒストグラムの間のオフセットは、被試験回路からの波形を特徴づけるデータの全体的なシグネチャの一部となる。
【図面の簡単な説明】
【図１】低利得の正弦波信号と、基準である理想正弦波信号とである。
【図２】図１、図５、図８及び図１１で基準として示した所望正弦波の値を示すヒストグラムである。
【図３】図１に示す低利得正弦波信号の試験結果ヒストグラムである。
【図４】図１に示す低利得正弦波信号の偏差ヒストグラムである。
【図５】クロスオーバー歪みを示す正弦波信号と、基準である理想又は所望正弦波とである。
【図６】図５に示すクロスオーバー歪みを伴った正弦波信号の試験結果ヒストグラムである。
【図７】図５に示すクロスオーバー歪みを伴った正弦波信号の偏差ヒストグラムである。
【図８】クリッピングされた正弦波信号と、基準である所望正弦波信号とである。
【図９】図８に示すクリッピングされた正弦波信号の試験結果ヒストグラムである。
【図１０】図８に示すクリッピングされた正弦波信号の偏差ヒストグラムである。
【図１１】ノイズを含んだ正弦波信号と、基準である所望正弦波信号である。
【図１２】図１１に示すノイズを含んだ正弦波信号の試験結果ヒストグラムである。
【図１３】図１１に示すノイズを含んだ正弦波信号の偏差ヒストグラムである。
【図１４】立ち上がり時間の遅い矩形波信号である。
【図１５】図１４に示す立ち上がり時間の遅い矩形波信号の試験結果ヒストグラムである。
【図１６】オーバーシュートを含んだ矩形波信号である。
【図１７】図１６に示すオーバーシュートを含んだ矩形波信号の試験結果ヒストグラムである。
【図１８】チルト（傾斜）を含んだ矩形波信号である。
【図１９】図１９に示すチルトを含んだ矩形波信号の試験結果ヒストグラムである。
【図２０】非線形の傾斜波信号と、基準である所望信号波形とである。
【図２１】非線形の傾斜波信号の試験結果ヒストグラムである。
【図２２】本発明の方法を実現するのに適する回路及びソフトウェアの組合せを示す高レベルのブロック図である。
【図２３】図２２のＡ／Ｄ変換器２６及びヒストグラム発生ブロック２８を取り巻く回路の詳細なブロック図である。
【図２４】本発明を実行するソフトウェアにより利用されるデータの流れ及び処理ステップを表す概念ブロック図である。
【符号の説明】
２０ 疑似ランダム・シーケンス発生器
２２ Ｄ／Ａ変換器
２４ 被試験回路
２６ Ａ／Ｄ変換器
２８ ヒストグラム発生器
３０ 期待ヒストグラムのテーブル
３２ 差アルゴリズム
３４ 圧縮エンコード・アルゴリズム
４０、４４ マルチプレクサ
４６ ＲＡＭ
４８ ヒストグラム・ロジック回路
５１、５２ 正規化ステップ
５３、５４ オフセット・ステップ
５６ オフセット調整ステップ
５７ 相対振幅を求めるステップ
５８ 利得調整ステップ
５９ ノイズ計算ステップ
６０ フロア値減算ステップ
６２ フィルタ処理ステップ
６３ 正弦波のクリッピング測定
６４ 正弦波のクロスオーバー測定
６５ 鋸歯状傾斜波の線形測定
６６ 矩形波の立ち上がり／立ち下がり測定
６７ 矩形波のチルト測定
６８ 矩形波のオーバーシュート測定
【発明の属する技術分野】
本発明は、アナログ電気信号の試験方法、特に、集積回路内に埋め込まれるなどしてアクセスしにくい（近づきがたい）部分のアナログ電気信号を評価する方法に関する。
【０００２】
【従来の技術】
集積回路（ＩＣ）は、近年益々高密度化している。また、複合集積回路は、マルチ・チップ・モジュール（ＭＣＭ）内に更に高密度に詰め込まれているので、増加した数の被試験回路に対して、入力／出力性能がほとんど追いつかなくなってきた。その結果、ビルト・イン（組み込み）自己試験（ＢＩＳＴ）機能の必要性が高まっている。その名前が表すように、組み込み自己試験では、ＩＣ又はＭＣＭの内部に試験回路及び測定回路を組み込むと共に、機能回路が他のいつかの目的にも働くように設計されている。実行した試験結果と同様に、試験を開始するデータ及びコマンドを、比較的少数の入力／出力（Ｉ／Ｏ）ピンを介して伝送できる。なお、これらピンは、境界走査バス（ｂｏｕｎｄａｒｙ ｓｃａｎ ｂｕｓ）の一部である。
【０００３】
診断回路の組み込み自己試験に関しては、非常に進歩しているが、アナログ回路の組み込み自己試験は、さほど進歩しておらず、一般的にはまだ問題がある。現在のアプローチの大部分は、外部の自動化試験装置を用いる点と、ＩＣ又はＭＣＭの端子からのアナログ信号を外部装置に伝搬させる手段とを想定している。典型的には、信号テンプレートから得られる最小値及び最大値と、デジタル化した信号値と比較して、アクセスが容易な環境下でアナログ信号の合格／不合格（パス／フェイル）試験を行っている。しかし、ＩＣ又はＭＣＭの奥深い位置の信号に近づくことは、非常に面倒であり、高価である。非常に必要とされていることは、ＩＣ又はＭＣＭの内部のアナログ信号を、高速で合格／不合格（ｇｏ／ｎｏ−ｇｏ）を、簡単且つ安価に実行できることである。よって、この場合、従来の外部手段では、試験ができない。
【０００４】
ＩＣ又はＭＣＭ内に埋め込まれた回路の組み込み自己試験用ツール（道具）の利用が、近年、盛んになってきた。集積回路内に埋め込まれて使用するのに適したアナログ・プローブ・システムが、フリシュの米国特許第５４１８４７０号「アナログ・マルチチャンネル・プローブ・システム」（特開平７−１９１１０号に対応）に記載されている。また、フリシュの米国特許第４７７４６８１号「ヒストグラムを提供する方法及び装置」（特公昭５−３０３２号に対応）は、上述の問題を解決するのに適したヒストグラム発生回路の実現について記載している。
【０００５】
ヒストグラムは、歴史的に種々の方法に用いられてきた。クロスビーの米国特許第５０９７４２８号「データ発生周波数分析器」（特願平１−３３５２７０号に対応）は、その特許の請求項の発明のデータ・ソート装置がソートしたデータを要約するのにヒストグラムをどのように用いるかを記載している。フォレイらの米国特許第４９８５８４４号「カウンタ／タイマを用いた統計的な波形グラフ化」は、繰り返し波形の電圧ヒストグラムを発生するアプローチを記載している。同様に、バレスらの米国特許第４８９０２３７号「信号処理方法及び装置」（特願昭６３−１８６６７７号に対応）は、電力及び周波数の特定組合せが生じる回数を表す輝度変化を行うのに、どのようにヒストグラムを用いるかを記載している。シエゲルらの米国特許第５５０９６３号「デジタル的に圧縮された波形のぼかし表示」は、デジタル蓄積オシロスコープにおいて、アナログ的な輝度表示を発生する処理で、どのようにヒストグラムを用いるかを記載している。
【０００６】
ジョンソンの米国特許第５００３２４８号「確率密度ヒストグラム」は、従来の時間対電圧のオシロスコープ表示を補うのに、どのようにヒストグラム表示を用いるかを記載している。同様に、クセラらの米国特許第５３４３４０５号「多値関数からパルス・パラメータの自動抽出」（特開平４−２８０１４２号に対応）は、繰り返し信号の時間に対する動きを見るのに、どのようにヒストグラムを用いるかを記載している。米国特許第５４９５１６８号「オシロスコープにおいて、安定したスケールの表示を行うための信号分析方法」は、自動的又は手動でオシロスコープの設定を制御するのに、どのようにヒストグラムを用いるかを記載している。
【０００７】
【発明が解決しようとする課題】
とろこで、電気信号の品質を評価する方法が求められている。求められている方法は、特に、集積回路内や、その他のアクセスしにくい位置のアナログ電気信号を評価するのに用いることができる方法である。
したがって、本発明の目的は、ヒストグラムを用いて、アクセスしにくい位置の電気信号を評価する方法の提供にある。
【０００８】
【課題を解決するための手段】
本発明によれば、理想的な信号又は所望信号のシミュレーションか、又は、所望信号自体をサンプリングして、基準ヒストグラムを導出する。この基準ヒストグラム値と試験結果ヒストグラム値との差を減算により求めて、偏差（変動）ヒストグラムを求める。この偏差ヒストグラムを更に評価して、被試験電気信号の特性を求めたり、被評価信号を発生する回路のメリット数を求める。試験結果ヒストグラム及び基準ヒストグラムの差を求める前に、試験結果ヒストグラムに対して、正規化、オフセット計算、利得調整、ノイズ・フロア（雑音下限）調整を行って、これら値を用いて、被評価信号の特性を求めてもよい。また、基準ヒストグラム及び試験結果ヒストグラムの間のオフセットは、被試験回路からの波形を特徴づけるデータの全体的なシグネチャの一部になる。
【０００９】
【発明の実施の形態】
以下、添付図を参照して、本発明を更に詳細に説明する。図１は、理想的な正弦波信号１０の１サイクル（プラス１及びマイナス１の振幅に正規化されている）と、低利得正弦波信号１２の１サイクルとを示す。図２は、図１に示す理想的な正弦波１０の電圧値のヒストグラムである。理想的な正弦波の電圧値ヒストグラムは、本発明により偏差ヒストグラム（差ヒストグラム）を求める際に用いる「基準ヒストグラム」となる。図３は、図１に示す低利得正弦波信号１２の試験結果ヒストグラムを示す。図４は、図１に示す低利得正弦波信号１２の偏差ヒストグラムを示す。基準ヒストグラム値（基準ヒストグラムの各ビンに含まれるデータの回数）を試験結果ヒストグラム値（試験結果ヒストグラムの各ビンに含まれるデータの回数）から減算することにより、この偏差ヒストグラムにおける値を得る。なお、図１の波形図において、横軸が時間を示し、縦軸が正規化した振幅を示す。また、図２、図３及び図４のヒストグラムにおいて、横軸がビン（ＢＩＮ：電気信号の振幅を複数の範囲で分割した際の各範囲、即ち、量子化範囲）を示し、縦軸が各ビンに含まれるデータの回数の値、即ち、電気信号の電圧が各ビンに入った回数を示す。また、横軸の数値は、各ビン（範囲）における最小値を示す。アナログ電気信号がデジタル化された場合、各ビンは各デジタル値が表す範囲に対応し、ビン内の数はそのビンに対応するデジタル・データの回数に対応する。なお、以下、特に断らない限り、波形図及びヒストグラムの横軸及び縦軸は、上述と同様である。
【００１０】
図５は、クロスオーバー歪みを含んだ正弦波信号１４、即ち、ゼロ・クロスオーバー点付近の低レベル信号が失われた正弦波信号を示す。図５は、また、基準である理想的な（所望）正弦波１０も示している。図６は、クロスオーバー歪みを含んだ正弦波信号１４の試験結果ヒストグラムを示す。図７は、図６に示すクロスオーバー歪みを含んだ正弦波信号１４の偏差ヒストグラムを示す。この偏差ヒストグラムにおける値は、試験結果ヒストグラム値から基準ヒストグラム値を減算することにより得る。
【００１１】
図８は、「クリッピング」された正弦波信号１６、即ち、信号が最大値及び最小値になったときの信号ピークが損失した正弦波信号を示す。図８は、基準としての理想的な正弦波信号も示している。この信号１６の最大値及び最小値付近を除いた総ての点において、波形１０及び１６は一致する。図９は、図８に示すクリッピングされた（クリップ済み）正弦波信号１６の試験結果ヒストグラムを示す。図１０は、クリッピングされた正弦波信号１６の偏差ヒストグラムを示す。この偏差ヒストグラムでの値は、基準ヒストグラム値を試験結果ヒストグラム値から減算して求めたものである。
【００１２】
図１１は、高レベルのノイズを含んだ正弦波信号１８を示す。この図１１は、基準としての理想的な正弦波信号１０も示しているが、ほとんどの部分で、ノイズを含んだ正弦波信号１８により不鮮明になっている。図１２は、ノイズを含んだ正弦波信号１８の試験結果ヒストグラムを示す。図１３は、ノイズを含んだ正弦波信号１８の偏差ヒストグラムを示す。試験結果ヒストグラム値から基準ヒストグラム値を減算することにより、偏差ヒストグラムの値が得られる。
【００１３】
図１４は、立ち上がり時間が遅い矩形波信号と、図の目盛に重なった理想的な矩形波信号とを示す。なお、理想的な矩形波信号は、目盛と重なっているため、図からは判断しにくい。基準ヒストグラムを図示しないが、理想的な矩形波信号による基準ヒストグラムは、２個のビンのみに総ての値が当てはまることから、容易に作成できる。なお、これら２個のビンの内の一方は、矩形波の頂部の振幅を示し、他方のビンは、矩形波の底部の振幅を示す。また、図１４において、横軸は、時間（秒）であるが、縦軸は、振幅（ボルト）である。図１４に示す立ち上がり時間の遅い矩形波信号の試験結果ヒストグラムを図１５に示す。適切な正規化の後に、理論的に理想的なヒストグラム結果を試験結果ヒストグラムから減算して、偏差ヒストグラムを作成できる。なお、この図１５において、横軸は、−２ボルトから＋２ボルトの振幅を２５６のビン（範囲）で分割したときの各ビン（範囲）に０〜２５５の番号の各々を夫々付したときの番号である。図１５以外に横軸をビン番号で表したときは、上述と同様である。また、縦軸は、各ビンに含まれる振幅の回数を対数で示しており、その値は、対数の値に１を足したものである（対数軸にした場合、０は、ｌｏｇ［−∞］になり、０を縦軸に取れないため）。また、縦軸では、１Ｅ０＝１、１Ｅ１＝１０、１Ｅ２＝１００というように、１Ｅｎは１０のｎ乗を表す。よって、１Ｅ０は１であるが、縦軸は１だけオフセットして表しているので、１Ｅ０は、各ビンにおけるデータの回数が０を意味する。なお、図１５以外に、ヒストグラムの縦軸を対数で表したときは、上述と同様である。
【００１４】
図１６は、オーバーシュートを含む矩形波信号と、図の目盛と重なって判りにくくなっているが理想的な矩形波信号も示す。この場合も、基準ヒストグラムを図示しないが、理想的な矩形波信号による基準ヒストグラムは、２個のビンのみに総ての値が当てはまることから、容易に作成できる。この場合も、これら２個のビンの内の一方は、矩形波の頂部の振幅を示し、他方のビンは、矩形波の底部の振幅を示す。また、図１６においても、横軸は、時間（秒）であるが、縦軸は、振幅（ボルト）である。図１６に示すオーバーシュートを含む矩形波信号の試験結果ヒストグラムを図１７に示す。適切な正規化の後に、理論的に理想的なヒストグラム結果を試験結果ヒストグラムから減算して、偏差ヒストグラムを作成できる。図１７の横軸及び縦軸は、図１５の場合と同じである。
【００１５】
図１８は、チルト（傾斜）を含む矩形波信号と、図の目盛と重なって判りにくくなっているが理想的な矩形波信号も示す。この場合も、基準ヒストグラムを図示しないが、理想的な矩形波信号による基準ヒストグラムは、２個のビンのみに総ての値が当てはまることから、容易に作成できる。この場合も、これら２個のビンの内の一方は、矩形波の頂部の振幅を示し、他方のビンは、矩形波の底部の振幅を示す。また、図１８においても、横軸は、時間（秒）であるが、縦軸は、振幅（ボルト）である。図１８に示すチルトを含む矩形波信号の試験結果ヒストグラムを図１７に示す。適切な正規化の後に、理論的に理想的なヒストグラム結果を試験結果ヒストグラムから減算して、偏差ヒストグラムを作成できる。図１９の横軸及び縦軸は、図１５の場合と同じである。
【００１６】
図２０は、非直線性である傾斜波（鋸歯状波）信号と、比較用の理想的な傾斜波信号も示す。この場合も、基準ヒストグラムを図示しないが、理想的な傾斜波信号による基準ヒストグラムは、総ての値が、傾斜波信号のゼロから最大値までの総てのビンに均一に配分されることから、容易に作成できる。図２０においては、横軸は、時間であるが、縦軸は、振幅である。図２０に示す非直線性の傾斜波信号の試験結果ヒストグラムを図２１に示す。適切な正規化の後に、理論的に理想的なヒストグラム結果を試験結果ヒストグラムから減算して、偏差ヒストグラムを作成できる。図２１の横軸は、図１５と同様にビン番号であるが、縦軸は、図２と同様のビン内の値の数（個数）である。
【００１７】
図２２は、本発明の方法を実現するのに適する回路及びソフトウェアの組合せを示す高レベルのブロック図である。この図の上側のブロック２０〜２８は、ハードウェア回路を示し、下側のブロック３０〜３４は、ソフトウェアで実現される機能を示す。アナログＢＩＳＴ（組み込み自己試験）を刺激する従来方法は、疑似ランダム信号発生器及びデジタル・アナログ変換器を用いている。必要に応じて（オプションとして）、図示のように、疑似ランダム・シーケンス（ＰＲＳ）発生器２０及びデジタル・アナログ（Ｄ／Ａ）変換器２２を設ける。これらブロック２０及び２２への試験クロックは、必要に応じて供給するので、クロック供給線を点線で示す。
【００１８】
図２２に示す被試験回路２４は、モニタすべき出力波形を発生するが、この出力は、刺激の結果であってもよいし、通常回路の動作結果であってもよい。アナログ・デジタル（Ａ／Ｄ）変換器２６は、被試験回路２４からの出力波形をサンプリングし、アナログ・レベルからデジタル値に変換する。（このＡ／Ｄ変換器２６は、その形式及びその他の理由に応じて、サンプリング及びホールド（Ｓ／Ｈ）回路を含んでもよい。）これらデジタル値をヒストグラム発生器２８に供給する。このヒストグラム発生器２８は、入力信号の関心のある期間に対して、これらデジタル値をアナログ信号の電圧レベルの試験結果ヒストグラムに処理する。
【００１９】
図示の如く実現した方法では、試験結果ヒストグラム値に対する残りの処理はソフトウェアで実行されるが、処理速度が重要な場合には、これらソフトウェアで実行する機能をハードウェアで実行してもよい。ヒストグラム発生器２８からの試験結果ヒストグラム値を、差を求めるアルゴリズム３２に供給する。この差アルゴリズム３２は、期待ヒストグラム値（理想的な信号波形のヒストグラムの値）のテーブル３０からも入力を受け、期待ヒストグラム値を試験結果ヒストグラム値から減算して、偏差ヒストグラム用の値を発生する。この偏差ヒストグラム値を、必要に応じて、圧縮したり、被試験回路のシグネチャにエンコードしてもよい（アルゴリズム３４）。
【００２０】
図２３は、図２２のＡ／Ｄ変換器２６及びヒストグラム発生ブロック２８を取り巻く回路の詳細なブロック図である。左側では、（米国特許第５４１８４７０号に記載されたような）埋め込みプローブ（被試験回路２４に埋め込まれている）からのｎ個のアナログ入力信号を、アナログ・マルチプレクサ（ＭＵＸ：選択器）４０の入力端に供給している。このアナログ・マルチプレクサ４０は、アナログ入力信号の１つをその出力信号として選択する。アナログ・マルチプレクサ４０の出力端をＡ／Ｄ変換器２６の入力端に結合する。３２個のビンのヒストグラム用のデータを発生するために、Ａ／Ｄ変換器２６の出力信号は、５ビットとして図示されているが、このビット数は、アプリケーションに応じて任意に設計できる。
【００２１】
Ａ／Ｄ変換器２６の５ビット出力信号をデジタル・マルチプレクサ４４の一方の入力端に供給する。デジタル・マルチプレクサ４４の他方の入力端の５ビット入力信号は、境界走査バス（例えば、ＪＴＡＧ）からのラッチされた１組のデジタル・サンプル値である。なお、境界走査バスは、このシステムにおいて、総ての組み込み自己試験信号源と通信を行う。これらデジタル・サンプル値は、Ａ／Ｄ変換器２６と同様の他のＡ／Ｄ変換器からの出力信号でもよく、これら信号源が組み込まれたＩＣの他の部分に存在する他のアナログ被試験信号をモニタできる。代わりに、デジタル・マルチプレクサ４４へのデジタル・サンプル値入力は、ＲＡＭ（ランダム・アクセス・メモリ）４６及びヒストグラム・ロジック回路４８の動作を確認する試験信号であってもよいし、パーフォマンス（性能）分析器を実現するための試験信号であってもよい。
【００２２】
デジタル・マルチプレクサ４４の５ビット出力信号をランダム・アクセス・メモリ４６（３２アドレスで、各アドレスが８ビット・データ）のアドレス・ラインに供給する。各アドレスは、本発明に応じて発生した試験結果ヒストグラム内の３２個のビンの１個を表す。米国特許第４７７４６８１号は、ＲＡＭ４６及びヒストグラム・ロジック回路４８の動作を更に詳細に記載している。Ａ／Ｄ変換器２６のサンプリング・タイミングを制御する試験クロック信号発生器（図２２の右上）により、このＡ／Ｄ変換器２６が制御される。また、ヒストグラム・ロジック回路４８は、デジタル・マルチプレクサの出力信号が決定したアドレスに蓄積されたデータの８ビットに対して、読出し−変更−書込み（増分）動作を実行する。この動作は、データを増分するので、現在のアドレスに関連したヒストグラム電圧レベルのビン内の計数値を増分する。すなわち、ヒストグラム・ロジック回路４８は、マルチプレクサ４４の出力信号によりアドレス指定されたＲＡＭ４６のデータを読み取って、そのデータを増分し、再び、ＲＡＭ４６のそのアドレスに増分したデータを書き込む。なお、ＲＡＭ４６において、Ａ０−４は、アドレス端子を示し、Ｒ／Ｗは、読出し及び書込み動作の制御端子を示し、Ｄ０−７は、データ端子を示す。よって、ヒストグラムを発生できる。
【００２３】
上述の方法は、比較的簡単なＡ／Ｄ変換器２６と共に用いて、特定のアプリケーションにおける必要な速度及び精度を満足できる。オンチップ・ヒストグラム・プロセッサでは、この処理を行うのに最少の蓄積及び処理を行えればよい。波形レコーダは不要であり、複雑なトリガ回路も必要ない。ソフトウェア処理も同様に簡単で、直接的なものでよい。
【００２４】
このアプリケーションにおいて、ヒストグラムに関して注意すべき事項は、次の通りである。すなわち、▲１▼使用したサンプル値のシーケンス関係に関する情報を含まないので、サンプル値をランダム又はアルゴリズム的に取り込むことができる。また、▲２▼ヒストグラムによって表される原因（刺激）及び影響（応答）の間に同期関係があるかもしれないし、ないかもしれない。すなわち、ヒストグラムは、観察下にあるノードに現れる実際の信号から作成できるし、供給した刺激の結果である信号からも作成できる。
【００２５】
ヒストグラムのこれらの特徴により、順次実時間サンプリングのいかなる必要性もなく、また、複雑なトリガ資源の必要性もなく、種々の環境において、適切な結果が得られる。被試験信号の周波数が既知の場合、被試験信号の周波数と同期しないようするためだけに、サンプリング周波数を制御するだけでよいならば、等価時間非同期サンプリングにより適切なヒストグラム値を得ることができる。（「等価時間」サンプリングは、多くのサイクルにわたって、各対応時点において、繰り返し波形をわずかな点だけサンプリングする。）被試験信号が、それ固有に関連したトリガを有し、そのトリガ周波数に対して利用可能なサンプリング周波数が比較的に高い場合、そのトリガを用い、その信号の各周期にわたって、高速サンプリングを同期させ、サンプリングを分散させる。被試験信号の周波数が高すぎるか、又は既知でない場合で、固有のトリガ信号が利用できない場合、被試験信号の非常に多くのサイクルにわたって、ランダムなインターバルで非常に多くのサンプル値を得ることにより、安定したサンプル値を依然得ることができる。
【００２６】
上述した例に関連して、本発明の方法は、区分的方法により実現できる点に留意されたい。これは、多くの部分的結果を累積し、時間にわたって処理して、直接的に発生したいかなるヒストグラムの大きさ（例えば、データ・フィールドの所定サイズに拘束された大きさ）をも大幅に超えた等価なヒストグラムを作成できることを意味する。
【００２７】
本発明の上述の実施例は、集積回路内からの結果を転送する際のデータ量が比較的に少なくてよいので、埋め込み試験アプリケーションにとっては理想的であるが、本発明を他のアプリケーションにも利用できる。特に、ＩＣの内部で実行されたステップ数は、本発明の広範な概念から離れることなく、大幅に変更できる。被試験アナログ電気信号波形を外に伝送し、上述の如き分析の総てのステップを集積回路の外部で実行することもできる。または、アナログ信号のデジタル化を内部で実行して、他の総てのステップを外部で実行することもできる。または、結果のヒストグラムの構成を内部的に実行し、その結果のヒストグラムを外に伝送して、その後の手順を外部的に完了できる。または、上述の如く、偏差ヒストグラムの評価を除いた総てのステップをＩＣの内部で実行でき、この評価のみを外部で実行できる。または、さらに進んで、偏差ヒストグラムの評価を内部で実行し、必要なエラー・コードのみを外部に伝送することもできる。
【００２８】
図２４は、本発明を実行するソフトウェアにより利用されるデータの流れ及び処理ステップを表す概念ブロック図である。期待又は基準ヒストグラム（ＨＥＸＰ）データ及び試験結果ヒストグラム（ＨＣＵＴ）を最初に正規化し（ステップ５１及び５２）、総てのビン内のデータの和を１とする。この正規化は、取得したサンプル値の数に応じて、ヒストグラム内の偏差を除去する。結果としての正規化したデータは、整数の配列として表すことができる。この配列において、２進小数点は、最上位ビットであり、少数の和は１に等しい。この形式において、データは小型であり、浮動小数点動作が不要な安価な処理を用いて迅速に処理できる。
【００２９】
ＨＥＸＰ（基準又は「期待」ヒストグラム）データを次に試験して、中間（中央）のビン番号を求める。中央のビン番号は、種々の処理により決定できるし、希望により改良して、（ａ）差ヒストグラム（偏差ヒストグラム）のＲＭＳエラーを最少にできるか、（ｂ）差ヒストグラムの最大エラーを最少にできるか、（ｃ）差ヒストグラムの偏差成分の平均値を最少にするか、又は（ｄ）種々の他の基準にできる。
【００３０】
実行した試験の結果として、ＨＣＵＴ（被試験回路の試験結果ヒストグラム）をハードウェアが発生して、ソフトウェアが正規化する（ステップ５２）。非常に正確な結果を得るには、ハードウェアは、１個のビンが最大係数に達するまでサンプリングをし続けなければならない。つぎに、正規化を標準形式の結果に適用して、計算をその後に行なう。その後の次の計算により、ＨＣＵＴの中央ビン又は局部的なオフセットを求め（ステップ５３）るが、この際、ＨＥＸＰの中央ビンの数を求めるのに使用するのと同じ基準により条件付ける。ステップ５４でも、正規化されたＨＣＵＴをオフセットする。ＨＣＵＴの中央ビンとＨＥＸＰの中央ビンとの間の差（ステップ５５）は、オフセット・エラーを表す。このオフセット・エラー値は、被試験回路からの波形を特徴づけるデータの全体的なシグネチャの一部になれる。オフセットを求めた後、これを用いて、その中央ビン番号がＨＥＸＰのものと同じになるまで、ＨＣＵＴデータをオフセット調整する（ステップ５６）。ほとんどの測定では、このオフセットが連続的に行われると、測定が悪影響を受けるので、このオフセット調整のステップは、通常必要である。
【００３１】
ＨＥＸＰをＨＣＵＴから減算して（ステップ６１）、フィルタ処理（ステップ６２）して、偏差ヒストグラム（ＨＤＩＦ）を直接発生する。または、図２４に示すように、更に処理を実行する。後者の場合、利得調整（ステップ５８）を実行するには、信号振幅の差を求め（ステップ５７）、ＨＣＵＴデータを適切にスケーリング（拡大縮小）するか、又は、逐次近似を用いて、ＨＣＵＴデータを調整する。必要な利得調整（ステップ５８）の信号は、「利得エラー」として外に伝送された他の信号であり、波形を特徴づける。図２４が示すステップのシーケンスは、幾分任意であり、同じステップの他のシーケンスとは、ある場合には等価である。例えば、図２４に示す如く、オフセット調整（ステップ５６）を最初に実行するのではなく、差、即ち、偏差ヒストグラムＨＤＩＦの後で且つこれらを基にして、オフセット調整（ステップ５６）を実行できる。
【００３２】
ノイズ計算ステップ５９及びフロア値（底の値）の低下（減算）ステップ６０を用いて、「ポップ」形式のノイズを測定及び除去できる一方、ノイズ・エラー信号を発生する。総てのビンに対して均一に付加することにより、「ポップ」ノイズは、ある場合には、ヒストグラムを変更できる。この形式のノイズを測定した（ステップ５９）後に、ヒストグラム間の差を求める前に、総てのビンからこのフロア値を減算（ステップ６０：フロア値だけ低くする）して、それを補償し、差ヒストグラム（ＨＤＩＦ）を作成できる。
【００３３】
測定する波形が、正弦波、矩形波、又は傾斜信号の如く、簡単な数学的表現ならば、ＨＣＵＴで行った付加的な測定により、差ヒストグラムを作成する必要性がなくなる。かかる波形に対する量子化エラー値を求めるが、これら値は、標準測定技法と容易には両立性がない。したがって、求めた値を基準（最高）回路からの対応する値と比較すると、この形式の測定は、良好に機能する。
【００３４】
正弦波の場合、電圧の端部及び中央部におけるビンを解析して、クリッピングを測定し（ステップ６３）、クロスオーバー歪みを測定（ステップ６４）できる。いくつかの場合、試験結果ヒストグラムの形を調べて、ハーモニックひずみを測定することができる。矩形波の場合、ヒストグラムの中央ビンを調べて立ち上がり時間／立ち下がり時間を最良に求め（ステップ６５）、電圧の端部でのビンを調べてオーバーシュート／アンダーシュートを最良に求める（ステップ６６）ことができる。一方、電圧端部間のビンを試験して、チルトを測定できる（ステップ６７）。同様に、中央ビンを調べて、鋸歯状傾斜信号の線形性を求めることができる（ステップ６５）。一層複雑であるか、簡単でない波形にとって、最良の基準ヒストグラムは、一般的には、「最高の」即ち、基準の装置又は回路から得る。
【００３５】
ＨＣＵＴに関して上述した任意又は総ての補正を実行した後、メリット数を差ヒストグラムから求めることができる。このメリット数の計算を重み付けして、より重要な電圧範囲での差が、結果を求める際に、より重要な意味を持つようにする。いくつかの環境においては、かかるメリット数は、単独で、集積回路から外部に伝送されて、その被試験回路の動作を適切に特徴づける。
【００３６】
本発明の好適実施例について図示し説明したが、本発明の要旨を逸脱することなく種々の変形変更が可能なことが理解できよう。特許請求の範囲は、本発明の要旨内の総ての変更変形をカバーするものである。
【００３７】
【発明の効果】
上述の如く、本発明によれば、ヒストグラムを用いて、アクセスしにくい位置の電気信号を評価することができる。また、基準ヒストグラム及び試験結果ヒストグラムの間のオフセットは、被試験回路からの波形を特徴づけるデータの全体的なシグネチャの一部となる。
【図面の簡単な説明】
【図１】低利得の正弦波信号と、基準である理想正弦波信号とである。
【図２】図１、図５、図８及び図１１で基準として示した所望正弦波の値を示すヒストグラムである。
【図３】図１に示す低利得正弦波信号の試験結果ヒストグラムである。
【図４】図１に示す低利得正弦波信号の偏差ヒストグラムである。
【図５】クロスオーバー歪みを示す正弦波信号と、基準である理想又は所望正弦波とである。
【図６】図５に示すクロスオーバー歪みを伴った正弦波信号の試験結果ヒストグラムである。
【図７】図５に示すクロスオーバー歪みを伴った正弦波信号の偏差ヒストグラムである。
【図８】クリッピングされた正弦波信号と、基準である所望正弦波信号とである。
【図９】図８に示すクリッピングされた正弦波信号の試験結果ヒストグラムである。
【図１０】図８に示すクリッピングされた正弦波信号の偏差ヒストグラムである。
【図１１】ノイズを含んだ正弦波信号と、基準である所望正弦波信号である。
【図１２】図１１に示すノイズを含んだ正弦波信号の試験結果ヒストグラムである。
【図１３】図１１に示すノイズを含んだ正弦波信号の偏差ヒストグラムである。
【図１４】立ち上がり時間の遅い矩形波信号である。
【図１５】図１４に示す立ち上がり時間の遅い矩形波信号の試験結果ヒストグラムである。
【図１６】オーバーシュートを含んだ矩形波信号である。
【図１７】図１６に示すオーバーシュートを含んだ矩形波信号の試験結果ヒストグラムである。
【図１８】チルト（傾斜）を含んだ矩形波信号である。
【図１９】図１９に示すチルトを含んだ矩形波信号の試験結果ヒストグラムである。
【図２０】非線形の傾斜波信号と、基準である所望信号波形とである。
【図２１】非線形の傾斜波信号の試験結果ヒストグラムである。
【図２２】本発明の方法を実現するのに適する回路及びソフトウェアの組合せを示す高レベルのブロック図である。
【図２３】図２２のＡ／Ｄ変換器２６及びヒストグラム発生ブロック２８を取り巻く回路の詳細なブロック図である。
【図２４】本発明を実行するソフトウェアにより利用されるデータの流れ及び処理ステップを表す概念ブロック図である。
【符号の説明】
２０ 疑似ランダム・シーケンス発生器
２２ Ｄ／Ａ変換器
２４ 被試験回路
２６ Ａ／Ｄ変換器
２８ ヒストグラム発生器
３０ 期待ヒストグラムのテーブル
３２ 差アルゴリズム
３４ 圧縮エンコード・アルゴリズム
４０、４４ マルチプレクサ
４６ ＲＡＭ
４８ ヒストグラム・ロジック回路
５１、５２ 正規化ステップ
５３、５４ オフセット・ステップ
５６ オフセット調整ステップ
５７ 相対振幅を求めるステップ
５８ 利得調整ステップ
５９ ノイズ計算ステップ
６０ フロア値減算ステップ
６２ フィルタ処理ステップ
６３ 正弦波のクリッピング測定
６４ 正弦波のクロスオーバー測定
６５ 鋸歯状傾斜波の線形測定
６６ 矩形波の立ち上がり／立ち下がり測定
６７ 矩形波のチルト測定
６８ 矩形波のオーバーシュート測定
Claims (1)
- 集積回路内の被試験電気信号を評価する方法であって、
上記被試験電気信号に関連した基準電気信号をサンプリングし、そのサンプル値が１組の電圧値の量子化範囲の特定の範囲内になる回数を夫々表す複数の値から成る基準ヒストグラムを求め、
上記被試験電気信号をサンプリングし、これらサンプリングした値の各々をデジタル電圧値に変換し、
１組の電圧値の量子化範囲の内の特定範囲内になった上記被測定電気信号のデジタル電圧値の回数を夫々表す複数の値から成る試験結果ヒストグラムを上記デジタル電圧値から作成し、
上記試験結果ヒストグラムの複数の値と上記基準ヒストグラムの対応する複数の値との差を夫々求めて、偏差ヒストグラム用の値を発生して偏差ヒストグラムを作成し、
上記試験結果ヒストグラム及び上記基準ヒストグラムの差、又は上記偏差ヒストグラムを用いて、上記基準ヒストグラム及び上記試験結果ヒストグラムの間のオフセットを求め、
特定の電圧範囲における上記試験結果ヒストグラム及び上記基準ヒストグラムの差が増すように上記試験結果ヒストグラム及び上記基準ヒストグラムの差を重み付けして、上記偏差ヒストグラムの複数の値を評価して、上記基準電気信号に対する上記被試験電気信号の特性を求め、
上記サンプリング及び上記変換のステップ並びに上記作成のステップを上記集積回路の内部で実行して上記試験結果ヒストグラムを上記集積回路の外部に取り出し、上記偏差ヒストグラムを作成するステップ及び上記評価を行うステップを上記集積回路の外部で実行することを特徴とする電気信号評価方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/784,640 US5793642A (en) | 1997-01-21 | 1997-01-21 | Histogram based testing of analog signals |
| US08/784,640 | 1997-01-21 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10009942A Division JPH10221415A (ja) | 1997-01-21 | 1998-01-21 | 電気信号評価方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002303077A Division JP3594949B2 (ja) | 1997-01-21 | 2002-10-17 | 電気信号評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001108723A JP2001108723A (ja) | 2001-04-20 |
| JP3548108B2 true JP3548108B2 (ja) | 2004-07-28 |
Family
ID=25133088
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10009942A Pending JPH10221415A (ja) | 1997-01-21 | 1998-01-21 | 電気信号評価方法 |
| JP2000268981A Expired - Fee Related JP3548108B2 (ja) | 1997-01-21 | 2000-09-05 | 電気信号評価方法 |
| JP2002303077A Expired - Fee Related JP3594949B2 (ja) | 1997-01-21 | 2002-10-17 | 電気信号評価方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10009942A Pending JPH10221415A (ja) | 1997-01-21 | 1998-01-21 | 電気信号評価方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002303077A Expired - Fee Related JP3594949B2 (ja) | 1997-01-21 | 2002-10-17 | 電気信号評価方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5793642A (ja) |
| EP (1) | EP0854366B1 (ja) |
| JP (3) | JPH10221415A (ja) |
| DE (1) | DE69822527T2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263290B1 (en) * | 1995-02-22 | 2001-07-17 | Michael K. Williams | Process and machine for signal waveform analysis |
| FR2798539B1 (fr) * | 1999-09-09 | 2002-01-25 | Centre Nat Rech Scient | Procede et dispositif de test integre pour un convertisseur analogique-numerique et convertisseur muni d'un tel dispositif |
| US6418386B1 (en) * | 1999-12-06 | 2002-07-09 | Koninklijke Philips Electronics N.V. | High and low voltage measurement in waveform analysis |
| US6531972B2 (en) | 2000-04-19 | 2003-03-11 | Texas Instruments Incorporated | Apparatus and method including an efficient data transfer for analog to digital converter testing |
| US6658368B2 (en) | 2001-03-23 | 2003-12-02 | International Business Machines Corporation | On-chip histogram testing |
| JP2002286813A (ja) * | 2001-03-28 | 2002-10-03 | Agilent Technologies Japan Ltd | トラック・ホールド回路を内蔵した集積回路及び試験方法 |
| US6847905B2 (en) * | 2002-02-12 | 2005-01-25 | Tektronix, Inc. | Architecture providing increased information display for long acquisitions or constrained memory bandwidth |
| US7225096B2 (en) * | 2002-09-25 | 2007-05-29 | Thermo Finnigan Llc | Method of controlling and correcting an asymmetric waveform |
| AU2003249796A1 (en) * | 2002-09-25 | 2004-04-19 | Ionalytics Corporation | Faims apparatus and method for separating ions |
| US7084394B2 (en) * | 2002-09-25 | 2006-08-01 | Ionalytics Corporation | FAIMS apparatus and method for separating ions |
| FR2846504B1 (fr) * | 2002-10-29 | 2005-04-08 | Ge Med Sys Global Tech Co Llc | Procede de determination d'un bruit fluoroscopique |
| CA2468394A1 (en) * | 2003-07-11 | 2005-01-11 | Ionalytics Corporation | Automated optimization of asymmetric waveform generator lc tuning electronics |
| WO2009026435A1 (en) * | 2007-08-23 | 2009-02-26 | Amherst Systems Associates, Inc. | Waveform anomoly detection and notification systems and methods |
| US8244528B2 (en) * | 2008-04-25 | 2012-08-14 | Nokia Corporation | Method and apparatus for voice activity determination |
| US8275136B2 (en) * | 2008-04-25 | 2012-09-25 | Nokia Corporation | Electronic device speech enhancement |
| US8611556B2 (en) * | 2008-04-25 | 2013-12-17 | Nokia Corporation | Calibrating multiple microphones |
| TWI479428B (zh) | 2008-10-14 | 2015-04-01 | Sicpa Holding Sa | 用於物品識別之方法及系統 |
| US8706445B2 (en) * | 2009-07-22 | 2014-04-22 | Advantest Corporation | Measurement apparatus, program, recording medium, and measurement method |
| US8817431B2 (en) | 2009-12-18 | 2014-08-26 | True-Safe Technologies, Inc. | System and integrated method for a parallel and series arc fault circuit interrupter |
| FR3004652A1 (fr) * | 2013-04-19 | 2014-10-24 | Sorin Crm Sas | Dispositif medical implantable actif pour le traitement de l'insuffisance cardiaque avec stimulation du nerf vague |
| CN103426121B (zh) * | 2013-04-28 | 2016-06-22 | 中国南方电网有限责任公司 | 一种电网运行评估指标无量纲化的计算方法 |
| JP6353747B2 (ja) * | 2014-08-29 | 2018-07-04 | 日置電機株式会社 | 波形記録装置 |
| US10852323B2 (en) * | 2018-12-28 | 2020-12-01 | Rohde & Schwarz Gmbh & Co. Kg | Measurement apparatus and method for analyzing a waveform of a signal |
| GB2608829A (en) * | 2021-07-13 | 2023-01-18 | Nordic Semiconductor Asa | ADC non-linearity testing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104934B2 (ja) * | 1984-11-20 | 1995-11-13 | 株式会社明電舍 | 画像処理装置 |
| US4890237A (en) * | 1987-07-27 | 1989-12-26 | Tektronix, Inc. | Method and apparatus for signal processing |
| US5081592A (en) * | 1987-08-05 | 1992-01-14 | Tektronix, Inc. | Test system for acquiring, calculating and displaying representations of data sequences |
| US4897650A (en) * | 1988-04-05 | 1990-01-30 | General Electric Company | Self-characterizing analog-to-digital converter |
| JPH01284743A (ja) * | 1988-05-10 | 1989-11-16 | Toshiba Corp | 半導体装置の樹脂モールドの外観検査方法とその検査装置 |
| JPH02258345A (ja) * | 1989-03-31 | 1990-10-19 | Toppan Printing Co Ltd | 印刷物脱色検査装置 |
| US4985844A (en) * | 1989-05-08 | 1991-01-15 | Tektronix, Inc. | Statistical waveform profiler employing counter/timer |
| FR2690543A1 (fr) * | 1992-04-27 | 1993-10-29 | Robert Pierre | Procédé de création/vérification de la signature d'un objet représenté sur une image numérique à l'aide d'histogrammes calculés dans des fenêtres positionnées dans l'image. |
| JPH0679862A (ja) * | 1992-07-27 | 1994-03-22 | Harii:Kk | 印刷紙面品質検査方法及び装置 |
| JP3316098B2 (ja) * | 1994-11-24 | 2002-08-19 | 株式会社アドバンテスト | ビデオ用ａｄコンバータの試験装置及びその試験方法 |
-
1997
- 1997-01-21 US US08/784,640 patent/US5793642A/en not_active Expired - Fee Related
-
1998
- 1998-01-05 EP EP98300015A patent/EP0854366B1/en not_active Expired - Lifetime
- 1998-01-05 DE DE69822527T patent/DE69822527T2/de not_active Expired - Fee Related
- 1998-01-21 JP JP10009942A patent/JPH10221415A/ja active Pending
-
2000
- 2000-09-05 JP JP2000268981A patent/JP3548108B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-17 JP JP2002303077A patent/JP3594949B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10221415A (ja) | 1998-08-21 |
| EP0854366B1 (en) | 2004-03-24 |
| JP3594949B2 (ja) | 2004-12-02 |
| JP2001108723A (ja) | 2001-04-20 |
| EP0854366A1 (en) | 1998-07-22 |
| JP2003177160A (ja) | 2003-06-27 |
| US5793642A (en) | 1998-08-11 |
| DE69822527D1 (de) | 2004-04-29 |
| DE69822527T2 (de) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3548108B2 (ja) | 電気信号評価方法 | |
| US7486205B2 (en) | Compression and decompression of stimulus and response waveforms in automated test systems | |
| Frisch et al. | HABIST: histogram-based analog built in self test | |
| JPH0630444B2 (ja) | Ａ／ｄ変換器試験方式 | |
| JP2002517762A (ja) | アモルファス論理を有する集積回路テスタ | |
| EP0439921A2 (en) | Apparatus and method of testing arbitrary waveforms | |
| US6658368B2 (en) | On-chip histogram testing | |
| US4667296A (en) | Testing the transfer function linearity of analogue input circuits | |
| JP3960858B2 (ja) | アナログ／ディジタル信号変換方法 | |
| US6351835B1 (en) | High speed LSI spectral analysis testing apparatus and method | |
| Linnenbrink et al. | ADC testing with IEEE Std 1241-2000 | |
| Arseneau et al. | A test system for calibrating flickermeters | |
| US6339389B1 (en) | Method of testing analog to digital converters | |
| US5768155A (en) | Fast undersampling | |
| EP0225704A2 (en) | Method and apparatus for waveform analysis | |
| JP3958866B2 (ja) | サンプリング・デジタイザ | |
| US20030220758A1 (en) | Method for testing an AD-converter | |
| Crawley et al. | A test bench for evaluating fast ADCs | |
| Balestrieri et al. | Experimental comparison of different standards for dynamic characterization of ADCs | |
| Whetsel | An IEEE 1149.1 based voltmeter/oscilloscope in a chip | |
| Huang et al. | A delta-sigma modulation based BIST scheme for mixed-signal systems | |
| JP3496936B1 (ja) | アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置 | |
| Vaikkola | Integrated Circuit Testing Using Automatic Test Equipment | |
| US6757632B2 (en) | Method and apparatus for testing integrated circuits using a synchronization signal so that all measurements are allotted a time slot of the same length | |
| Wei et al. | ADC Static Test System Based on LabVIEW Platform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |