JP2001108723A - 電気信号評価方法 - Google Patents

電気信号評価方法

Info

Publication number
JP2001108723A
JP2001108723A JP2000268981A JP2000268981A JP2001108723A JP 2001108723 A JP2001108723 A JP 2001108723A JP 2000268981 A JP2000268981 A JP 2000268981A JP 2000268981 A JP2000268981 A JP 2000268981A JP 2001108723 A JP2001108723 A JP 2001108723A
Authority
JP
Japan
Prior art keywords
histogram
signal
values
test result
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000268981A
Other languages
English (en)
Other versions
JP3548108B2 (ja
Inventor
Arnold M Frisch
アーノルド・エム・フリシュ
Thomas A Almy
トーマス・エー・アルミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2001108723A publication Critical patent/JP2001108723A/ja
Application granted granted Critical
Publication of JP3548108B2 publication Critical patent/JP3548108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • H03M1/1076Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • H03M1/109Measuring or testing for dc performance, i.e. static testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 ヒストグラムを用いて、アクセスしにくい位
置のアナログ電気信号を評価する。 【解決手段】 被試験回路の理想的な出力信号の基準ヒ
ストグラムHEXPを準備する。被試験回路の実際の出力信
号をサンプリングし、そのサンプル値が電圧値の量子化
範囲の特定の範囲内になる回数を夫々表す複数の値から
成る試験結果ヒストグラムHCUTを作成しする。試験結果
ヒストグラムの複数の値から基準ヒストグラムの複数の
対応値を減算して(61)、分散ヒストグラムHDIFを発生
する。分散ヒストグラムの複数の値を評価して、電気信
号の特性を求める。また、基準ヒストグラムに対する試
験結果ヒストグラムのオフセットを求める。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アナログ電気信号
の試験方法、特に、集積回路内に埋め込まれるなどして
アクセスしにくい(近づきがたい)部分のアナログ電気
信号を評価する方法に関する。
【0002】
【従来の技術】集積回路(IC)は、近年益々高密度化
している。また、複合集積回路は、マルチ・チップ・モ
ジュール(MCM)内に更に高密度に詰め込まれている
ので、増加した数の被試験回路に対して、入力/出力性
能がほとんど追いつかなくなってきた。その結果、ビル
ト・イン(組み込み)自己試験(BIST)機能の必要
性が高まっている。その名前が表すように、組み込み自
己試験では、IC又はMCMの内部に試験回路及び測定
回路を組み込むと共に、機能回路が他のいつかの目的に
も働くように設計されている。実行した試験結果と同様
に、試験を開始するデータ及びコマンドを、比較的少数
の入力/出力(I/O)ピンを介して伝送できる。な
お、これらピンは、境界走査バス(boundary scan bu
s)の一部である。
【0003】診断回路の組み込み自己試験に関しては、
非常に進歩しているが、アナログ回路の組み込み自己試
験は、さほど進歩しておらず、一般的にはまだ問題があ
る。現在のアプローチの大部分は、外部の自動化試験装
置を用いる点と、IC又はMCMの端子からのアナログ
信号を外部装置に伝搬させる手段とを想定している。典
型的には、信号テンプレートから得られる最小値及び最
大値と、デジタル化した信号値と比較して、アクセスが
容易な環境下でアナログ信号の合格/不合格(パス/フ
ェイル)試験を行っている。しかし、IC又はMCMの
奥深い位置の信号に近づくことは、非常に面倒であり、
高価である。非常に必要とされていることは、IC又は
MCMの内部のアナログ信号を、高速で合格/不合格
(go/no-go)を、簡単且つ安価に実行できることであ
る。よって、この場合、従来の外部手段では、試験がで
きない。
【0004】IC又はMCM内に埋め込まれた回路の組
み込み自己試験用ツール(道具)の利用が、近年、盛ん
になってきた。集積回路内に埋め込まれて使用するのに
適したアナログ・プローブ・システムが、フリシュの米
国特許第5418470号「アナログ・マルチチャンネ
ル・プローブ・システム」(特開平7−19110号に
対応)に記載されている。また、フリシュの米国特許第
4774681号「ヒストグラムを提供する方法及び装
置」(特公昭5−3032号に対応)は、上述の問題を
解決するのに適したヒストグラム発生回路の実現につい
て記載している。
【0005】ヒストグラムは、歴史的に種々の方法に用
いられてきた。クロスビーの米国特許第5097428
号「データ発生周波数分析器」(特願平1−33527
0号に対応)は、その特許の請求項の発明のデータ・ソ
ート装置がソートしたデータを要約するのにヒストグラ
ムをどのように用いるかを記載している。フォレイらの
米国特許第4985844号「カウンタ/タイマを用い
た統計的な波形グラフ化」は、繰り返し波形の電圧ヒス
トグラムを発生するアプローチを記載している。同様
に、バレスらの米国特許第4890237号「信号処理
方法及び装置」(特願昭63−186677号に対応)
は、電力及び周波数の特定組合せが生じる回数を表す輝
度変化を行うのに、どのようにヒストグラムを用いるか
を記載している。シエゲルらの米国特許第550963
号「デジタル的に圧縮された波形のぼかし表示」は、デ
ジタル蓄積オシロスコープにおいて、アナログ的な輝度
表示を発生する処理で、どのようにヒストグラムを用い
るかを記載している。
【0006】ジョンソンの米国特許第5003248号
「確率密度ヒストグラム」は、従来の時間対電圧のオシ
ロスコープ表示を補うのに、どのようにヒストグラム表
示を用いるかを記載している。同様に、クセラらの米国
特許第5343405号「多値関数からパルス・パラメ
ータの自動抽出」(特開平4−280142号に対応)
は、繰り返し信号の時間に対する動きを見るのに、どの
ようにヒストグラムを用いるかを記載している。米国特
許第5495168号「オシロスコープにおいて、安定
したスケールの表示を行うための信号分析方法」は、自
動的又は手動でオシロスコープの設定を制御するのに、
どのようにヒストグラムを用いるかを記載している。
【0007】
【発明が解決しようとする課題】とろこで、電気信号の
品質を評価する方法が求められている。求められている
方法は、特に、集積回路内や、その他のアクセスしにく
い位置のアナログ電気信号を評価するのに用いることが
できる方法である。したがって、本発明の目的は、ヒス
トグラムを用いて、アクセスしにくい位置の電気信号を
評価する方法の提供にある。
【0008】
【課題を解決するための手段】本発明によれば、理想的
な信号又は所望信号のシミュレーションか、又は、所望
信号自体をサンプリングして、基準ヒストグラムを導出
する。この基準ヒストグラム値と試験結果ヒストグラム
値との差を減算により求めて、偏差(変動)ヒストグラ
ムを求める。この偏差ヒストグラムを更に評価して、被
試験電気信号の特性を求めたり、被評価信号を発生する
回路のメリット数を求める。試験結果ヒストグラム及び
基準ヒストグラムの差を求める前に、試験結果ヒストグ
ラムに対して、正規化、オフセット計算、利得調整、ノ
イズ・フロア(雑音下限)調整を行って、これら値を用
いて、被評価信号の特性を求めてもよい。また、基準ヒ
ストグラム及び試験結果ヒストグラムの間のオフセット
は、被試験回路からの波形を特徴づけるデータの全体的
なシグネチャの一部になる。
【0009】
【発明の実施の形態】以下、添付図を参照して、本発明
を更に詳細に説明する。図1は、理想的な正弦波信号1
0の1サイクル(プラス1及びマイナス1の振幅に正規
化されている)と、低利得正弦波信号12の1サイクル
とを示す。図2は、図1に示す理想的な正弦波10の電
圧値のヒストグラムである。理想的な正弦波の電圧値ヒ
ストグラムは、本発明により偏差ヒストグラム(差ヒス
トグラム)を求める際に用いる「基準ヒストグラム」と
なる。図3は、図1に示す低利得正弦波信号12の試験
結果ヒストグラムを示す。図4は、図1に示す低利得正
弦波信号12の偏差ヒストグラムを示す。基準ヒストグ
ラム値(基準ヒストグラムの各ビンに含まれるデータの
回数)を試験結果ヒストグラム値(試験結果ヒストグラ
ムの各ビンに含まれるデータの回数)から減算すること
により、この偏差ヒストグラムにおける値を得る。な
お、図1の波形図において、横軸が時間を示し、縦軸が
正規化した振幅を示す。また、図2、図3及び図4のヒ
ストグラムにおいて、横軸がビン(BIN:電気信号の振
幅を複数の範囲で分割した際の各範囲、即ち、量子化範
囲)を示し、縦軸が各ビンに含まれるデータの回数の
値、即ち、電気信号の電圧が各ビンに入った回数を示
す。また、横軸の数値は、各ビン(範囲)における最小
値を示す。アナログ電気信号がデジタル化された場合、
各ビンは各デジタル値が表す範囲に対応し、ビン内の数
はそのビンに対応するデジタル・データの回数に対応す
る。なお、以下、特に断らない限り、波形図及びヒスト
グラムの横軸及び縦軸は、上述と同様である。
【0010】図5は、クロスオーバー歪みを含んだ正弦
波信号14、即ち、ゼロ・クロスオーバー点付近の低レ
ベル信号が失われた正弦波信号を示す。図5は、また、
基準である理想的な(所望)正弦波10も示している。
図6は、クロスオーバー歪みを含んだ正弦波信号14の
試験結果ヒストグラムを示す。図7は、図6に示すクロ
スオーバー歪みを含んだ正弦波信号14の偏差ヒストグ
ラムを示す。この偏差ヒストグラムにおける値は、試験
結果ヒストグラム値から基準ヒストグラム値を減算する
ことにより得る。
【0011】図8は、「クリッピング」された正弦波信
号16、即ち、信号が最大値及び最小値になったときの
信号ピークが損失した正弦波信号を示す。図8は、基準
としての理想的な正弦波信号も示している。この信号1
6の最大値及び最小値付近を除いた総ての点において、
波形10及び16は一致する。図9は、図8に示すクリ
ッピングされた(クリップ済み)正弦波信号16の試験
結果ヒストグラムを示す。図10は、クリッピングされ
た正弦波信号16の偏差ヒストグラムを示す。この偏差
ヒストグラムでの値は、基準ヒストグラム値を試験結果
ヒストグラム値から減算して求めたものである。
【0012】図11は、高レベルのノイズを含んだ正弦
波信号18を示す。この図11は、基準としての理想的
な正弦波信号10も示しているが、ほとんどの部分で、
ノイズを含んだ正弦波信号18により不鮮明になってい
る。図12は、ノイズを含んだ正弦波信号18の試験結
果ヒストグラムを示す。図13は、ノイズを含んだ正弦
波信号18の偏差ヒストグラムを示す。試験結果ヒスト
グラム値から基準ヒストグラム値を減算することによ
り、偏差ヒストグラムの値が得られる。
【0013】図14は、立ち上がり時間が遅い矩形波信
号と、図の目盛に重なった理想的な矩形波信号とを示
す。なお、理想的な矩形波信号は、目盛と重なっている
ため、図からは判断しにくい。基準ヒストグラムを図示
しないが、理想的な矩形波信号による基準ヒストグラム
は、2個のビンのみに総ての値が当てはまることから、
容易に作成できる。なお、これら2個のビンの内の一方
は、矩形波の頂部の振幅を示し、他方のビンは、矩形波
の底部の振幅を示す。また、図14において、横軸は、
時間(秒)であるが、縦軸は、振幅(ボルト)である。
図14に示す立ち上がり時間の遅い矩形波信号の試験結
果ヒストグラムを図15に示す。適切な正規化の後に、
理論的に理想的なヒストグラム結果を試験結果ヒストグ
ラムから減算して、偏差ヒストグラムを作成できる。な
お、この図15において、横軸は、−2ボルトから+2
ボルトの振幅を256のビン(範囲)で分割したときの
各ビン(範囲)に0〜255の番号の各々を夫々付した
ときの番号である。図15以外に横軸をビン番号で表し
たときは、上述と同様である。また、縦軸は、各ビンに
含まれる振幅の回数を対数で示しており、その値は、対
数の値に1を足したものである(対数軸にした場合、0
は、log[−∞]になり、0を縦軸に取れないた
め)。また、縦軸では、1E0=1、1E1=10、1
E2=100というように、1Enは10のn乗を表
す。よって、1E0は1であるが、縦軸は1だけオフセ
ットして表しているので、1E0は、各ビンにおけるデ
ータの回数が0を意味する。なお、図15以外に、ヒス
トグラムの縦軸を対数で表したときは、上述と同様であ
る。
【0014】図16は、オーバーシュートを含む矩形波
信号と、図の目盛と重なって判りにくくなっているが理
想的な矩形波信号も示す。この場合も、基準ヒストグラ
ムを図示しないが、理想的な矩形波信号による基準ヒス
トグラムは、2個のビンのみに総ての値が当てはまるこ
とから、容易に作成できる。この場合も、これら2個の
ビンの内の一方は、矩形波の頂部の振幅を示し、他方の
ビンは、矩形波の底部の振幅を示す。また、図16にお
いても、横軸は、時間(秒)であるが、縦軸は、振幅
(ボルト)である。図16に示すオーバーシュートを含
む矩形波信号の試験結果ヒストグラムを図17に示す。
適切な正規化の後に、理論的に理想的なヒストグラム結
果を試験結果ヒストグラムから減算して、偏差ヒストグ
ラムを作成できる。図17の横軸及び縦軸は、図15の
場合と同じである。
【0015】図18は、チルト(傾斜)を含む矩形波信
号と、図の目盛と重なって判りにくくなっているが理想
的な矩形波信号も示す。この場合も、基準ヒストグラム
を図示しないが、理想的な矩形波信号による基準ヒスト
グラムは、2個のビンのみに総ての値が当てはまること
から、容易に作成できる。この場合も、これら2個のビ
ンの内の一方は、矩形波の頂部の振幅を示し、他方のビ
ンは、矩形波の底部の振幅を示す。また、図18におい
ても、横軸は、時間(秒)であるが、縦軸は、振幅(ボ
ルト)である。図18に示すチルトを含む矩形波信号の
試験結果ヒストグラムを図17に示す。適切な正規化の
後に、理論的に理想的なヒストグラム結果を試験結果ヒ
ストグラムから減算して、偏差ヒストグラムを作成でき
る。図19の横軸及び縦軸は、図15の場合と同じであ
る。
【0016】図20は、非直線性である傾斜波(鋸歯状
波)信号と、比較用の理想的な傾斜波信号も示す。この
場合も、基準ヒストグラムを図示しないが、理想的な傾
斜波信号による基準ヒストグラムは、総ての値が、傾斜
波信号のゼロから最大値までの総てのビンに均一に配分
されることから、容易に作成できる。図20において
は、横軸は、時間であるが、縦軸は、振幅である。図2
0に示す非直線性の傾斜波信号の試験結果ヒストグラム
を図21に示す。適切な正規化の後に、理論的に理想的
なヒストグラム結果を試験結果ヒストグラムから減算し
て、偏差ヒストグラムを作成できる。図21の横軸は、
図15と同様にビン番号であるが、縦軸は、図2と同様
のビン内の値の数(個数)である。
【0017】図22は、本発明の方法を実現するのに適
する回路及びソフトウェアの組合せを示す高レベルのブ
ロック図である。この図の上側のブロック20〜28
は、ハードウェア回路を示し、下側のブロック30〜3
4は、ソフトウェアで実現される機能を示す。アナログ
BIST(組み込み自己試験)を刺激する従来方法は、
疑似ランダム信号発生器及びデジタル・アナログ変換器
を用いている。必要に応じて(オプションとして)、図
示のように、疑似ランダム・シーケンス(PRS)発生
器20及びデジタル・アナログ(D/A)変換器22を
設ける。これらブロック20及び22への試験クロック
は、必要に応じて供給するので、クロック供給線を点線
で示す。
【0018】図22に示す被試験回路24は、モニタす
べき出力波形を発生するが、この出力は、刺激の結果で
あってもよいし、通常回路の動作結果であってもよい。
アナログ・デジタル(A/D)変換器26は、被試験回
路24からの出力波形をサンプリングし、アナログ・レ
ベルからデジタル値に変換する。(このA/D変換器2
6は、その形式及びその他の理由に応じて、サンプリン
グ及びホールド(S/H)回路を含んでもよい。)これ
らデジタル値をヒストグラム発生器28に供給する。こ
のヒストグラム発生器28は、入力信号の関心のある期
間に対して、これらデジタル値をアナログ信号の電圧レ
ベルの試験結果ヒストグラムに処理する。
【0019】図示の如く実現した方法では、試験結果ヒ
ストグラム値に対する残りの処理はソフトウェアで実行
されるが、処理速度が重要な場合には、これらソフトウ
ェアで実行する機能をハードウェアで実行してもよい。
ヒストグラム発生器28からの試験結果ヒストグラム値
を、差を求めるアルゴリズム32に供給する。この差ア
ルゴリズム32は、期待ヒストグラム値(理想的な信号
波形のヒストグラムの値)のテーブル30からも入力を
受け、期待ヒストグラム値を試験結果ヒストグラム値か
ら減算して、偏差ヒストグラム用の値を発生する。この
偏差ヒストグラム値を、必要に応じて、圧縮したり、被
試験回路のシグネチャにエンコードしてもよい(アルゴ
リズム34)。
【0020】図23は、図22のA/D変換器26及び
ヒストグラム発生ブロック28を取り巻く回路の詳細な
ブロック図である。左側では、(米国特許第54184
70号に記載されたような)埋め込みプローブ(被試験
回路24に埋め込まれている)からのn個のアナログ入
力信号を、アナログ・マルチプレクサ(MUX:選択
器)40の入力端に供給している。このアナログ・マル
チプレクサ40は、アナログ入力信号の1つをその出力
信号として選択する。アナログ・マルチプレクサ40の
出力端をA/D変換器26の入力端に結合する。32個
のビンのヒストグラム用のデータを発生するために、A
/D変換器26の出力信号は、5ビットとして図示され
ているが、このビット数は、アプリケーションに応じて
任意に設計できる。
【0021】A/D変換器26の5ビット出力信号をデ
ジタル・マルチプレクサ44の一方の入力端に供給す
る。デジタル・マルチプレクサ44の他方の入力端の5
ビット入力信号は、境界走査バス(例えば、JTAG)
からのラッチされた1組のデジタル・サンプル値であ
る。なお、境界走査バスは、このシステムにおいて、総
ての組み込み自己試験信号源と通信を行う。これらデジ
タル・サンプル値は、A/D変換器26と同様の他のA
/D変換器からの出力信号でもよく、これら信号源が組
み込まれたICの他の部分に存在する他のアナログ被試
験信号をモニタできる。代わりに、デジタル・マルチプ
レクサ44へのデジタル・サンプル値入力は、RAM
(ランダム・アクセス・メモリ)46及びヒストグラム
・ロジック回路48の動作を確認する試験信号であって
もよいし、パーフォマンス(性能)分析器を実現するた
めの試験信号であってもよい。
【0022】デジタル・マルチプレクサ44の5ビット
出力信号をランダム・アクセス・メモリ46(32アド
レスで、各アドレスが8ビット・データ)のアドレス・
ラインに供給する。各アドレスは、本発明に応じて発生
した試験結果ヒストグラム内の32個のビンの1個を表
す。米国特許第4774681号は、RAM46及びヒ
ストグラム・ロジック回路48の動作を更に詳細に記載
している。A/D変換器26のサンプリング・タイミン
グを制御する試験クロック信号発生器(図22の右上)
により、このA/D変換器26が制御される。また、ヒ
ストグラム・ロジック回路48は、デジタル・マルチプ
レクサの出力信号が決定したアドレスに蓄積されたデー
タの8ビットに対して、読出し−変更−書込み(増分)
動作を実行する。この動作は、データを増分するので、
現在のアドレスに関連したヒストグラム電圧レベルのビ
ン内の計数値を増分する。すなわち、ヒストグラム・ロ
ジック回路48は、マルチプレクサ44の出力信号によ
りアドレス指定されたRAM46のデータを読み取っ
て、そのデータを増分し、再び、RAM46のそのアド
レスに増分したデータを書き込む。なお、RAM46に
おいて、A0−4は、アドレス端子を示し、R/Wは、
読出し及び書込み動作の制御端子を示し、D0−7は、
データ端子を示す。よって、ヒストグラムを発生でき
る。
【0023】上述の方法は、比較的簡単なA/D変換器
26と共に用いて、特定のアプリケーションにおける必
要な速度及び精度を満足できる。オンチップ・ヒストグ
ラム・プロセッサでは、この処理を行うのに最少の蓄積
及び処理を行えればよい。波形レコーダは不要であり、
複雑なトリガ回路も必要ない。ソフトウェア処理も同様
に簡単で、直接的なものでよい。
【0024】このアプリケーションにおいて、ヒストグ
ラムに関して注意すべき事項は、次の通りである。すな
わち、使用したサンプル値のシーケンス関係に関する
情報を含まないので、サンプル値をランダム又はアルゴ
リズム的に取り込むことができる。また、ヒストグラ
ムによって表される原因(刺激)及び影響(応答)の間
に同期関係があるかもしれないし、ないかもしれない。
すなわち、ヒストグラムは、観察下にあるノードに現れ
る実際の信号から作成できるし、供給した刺激の結果で
ある信号からも作成できる。
【0025】ヒストグラムのこれらの特徴により、順次
実時間サンプリングのいかなる必要性もなく、また、複
雑なトリガ資源の必要性もなく、種々の環境において、
適切な結果が得られる。被試験信号の周波数が既知の場
合、被試験信号の周波数と同期しないようするためだけ
に、サンプリング周波数を制御するだけでよいならば、
等価時間非同期サンプリングにより適切なヒストグラム
値を得ることができる。(「等価時間」サンプリング
は、多くのサイクルにわたって、各対応時点において、
繰り返し波形をわずかな点だけサンプリングする。)被
試験信号が、それ固有に関連したトリガを有し、そのト
リガ周波数に対して利用可能なサンプリング周波数が比
較的に高い場合、そのトリガを用い、その信号の各周期
にわたって、高速サンプリングを同期させ、サンプリン
グを分散させる。被試験信号の周波数が高すぎるか、又
は既知でない場合で、固有のトリガ信号が利用できない
場合、被試験信号の非常に多くのサイクルにわたって、
ランダムなインターバルで非常に多くのサンプル値を得
ることにより、安定したサンプル値を依然得ることがで
きる。
【0026】上述した例に関連して、本発明の方法は、
区分的方法により実現できる点に留意されたい。これ
は、多くの部分的結果を累積し、時間にわたって処理し
て、直接的に発生したいかなるヒストグラムの大きさ
(例えば、データ・フィールドの所定サイズに拘束され
た大きさ)をも大幅に超えた等価なヒストグラムを作成
できることを意味する。
【0027】本発明の上述の実施例は、集積回路内から
の結果を転送する際のデータ量が比較的に少なくてよい
ので、埋め込み試験アプリケーションにとっては理想的
であるが、本発明を他のアプリケーションにも利用でき
る。特に、ICの内部で実行されたステップ数は、本発
明の広範な概念から離れることなく、大幅に変更でき
る。被試験アナログ電気信号波形を外に伝送し、上述の
如き分析の総てのステップを集積回路の外部で実行する
こともできる。または、アナログ信号のデジタル化を内
部で実行して、他の総てのステップを外部で実行するこ
ともできる。または、結果のヒストグラムの構成を内部
的に実行し、その結果のヒストグラムを外に伝送して、
その後の手順を外部的に完了できる。または、上述の如
く、偏差ヒストグラムの評価を除いた総てのステップを
ICの内部で実行でき、この評価のみを外部で実行でき
る。または、さらに進んで、偏差ヒストグラムの評価を
内部で実行し、必要なエラー・コードのみを外部に伝送
することもできる。
【0028】図24は、本発明を実行するソフトウェア
により利用されるデータの流れ及び処理ステップを表す
概念ブロック図である。期待又は基準ヒストグラム(H
EXP)データ及び試験結果ヒストグラム(HCUT)
を最初に正規化し(ステップ51及び52)、総てのビ
ン内のデータの和を1とする。この正規化は、取得した
サンプル値の数に応じて、ヒストグラム内の偏差を除去
する。結果としての正規化したデータは、整数の配列と
して表すことができる。この配列において、2進小数点
は、最上位ビットであり、少数の和は1に等しい。この
形式において、データは小型であり、浮動小数点動作が
不要な安価な処理を用いて迅速に処理できる。
【0029】HEXP(基準又は「期待」ヒストグラ
ム)データを次に試験して、中間(中央)のビン番号を
求める。中央のビン番号は、種々の処理により決定でき
るし、希望により改良して、(a)差ヒストグラム(偏
差ヒストグラム)のRMSエラーを最少にできるか、
(b)差ヒストグラムの最大エラーを最少にできるか、
(c)差ヒストグラムの偏差成分の平均値を最少にする
か、又は(d)種々の他の基準にできる。
【0030】実行した試験の結果として、HCUT(被
試験回路の試験結果ヒストグラム)をハードウェアが発
生して、ソフトウェアが正規化する(ステップ52)。
非常に正確な結果を得るには、ハードウェアは、1個の
ビンが最大係数に達するまでサンプリングをし続けなけ
ればならない。つぎに、正規化を標準形式の結果に適用
して、計算をその後に行なう。その後の次の計算によ
り、HCUTの中央ビン又は局部的なオフセットを求め
(ステップ53)るが、この際、HEXPの中央ビンの
数を求めるのに使用するのと同じ基準により条件付け
る。ステップ54でも、正規化されたHCUTをオフセ
ットする。HCUTの中央ビンとHEXPの中央ビンと
の間の差(ステップ55)は、オフセット・エラーを表
す。このオフセット・エラー値は、被試験回路からの波
形を特徴づけるデータの全体的なシグネチャの一部にな
れる。オフセットを求めた後、これを用いて、その中央
ビン番号がHEXPのものと同じになるまで、HCUT
データをオフセット調整する(ステップ56)。ほとん
どの測定では、このオフセットが連続的に行われると、
測定が悪影響を受けるので、このオフセット調整のステ
ップは、通常必要である。
【0031】HEXPをHCUTから減算して(ステッ
プ61)、フィルタ処理(ステップ62)して、偏差ヒ
ストグラム(HDIF)を直接発生する。または、図2
4に示すように、更に処理を実行する。後者の場合、利
得調整(ステップ58)を実行するには、信号振幅の差
を求め(ステップ57)、HCUTデータを適切にスケ
ーリング(拡大縮小)するか、又は、逐次近似を用い
て、HCUTデータを調整する。必要な利得調整(ステ
ップ58)の信号は、「利得エラー」として外に伝送さ
れた他の信号であり、波形を特徴づける。図24が示す
ステップのシーケンスは、幾分任意であり、同じステッ
プの他のシーケンスとは、ある場合には等価である。例
えば、図24に示す如く、オフセット調整(ステップ5
6)を最初に実行するのではなく、差、即ち、偏差ヒス
トグラムHDIFの後で且つこれらを基にして、オフセ
ット調整(ステップ56)を実行できる。
【0032】ノイズ計算ステップ59及びフロア値(底
の値)の低下(減算)ステップ60を用いて、「ポッ
プ」形式のノイズを測定及び除去できる一方、ノイズ・
エラー信号を発生する。総てのビンに対して均一に付加
することにより、「ポップ」ノイズは、ある場合には、
ヒストグラムを変更できる。この形式のノイズを測定し
た(ステップ59)後に、ヒストグラム間の差を求める
前に、総てのビンからこのフロア値を減算(ステップ6
0:フロア値だけ低くする)して、それを補償し、差ヒ
ストグラム(HDIF)を作成できる。
【0033】測定する波形が、正弦波、矩形波、又は傾
斜信号の如く、簡単な数学的表現ならば、HCUTで行
った付加的な測定により、差ヒストグラムを作成する必
要性がなくなる。かかる波形に対する量子化エラー値を
求めるが、これら値は、標準測定技法と容易には両立性
がない。したがって、求めた値を基準(最高)回路から
の対応する値と比較すると、この形式の測定は、良好に
機能する。
【0034】正弦波の場合、電圧の端部及び中央部にお
けるビンを解析して、クリッピングを測定し(ステップ
63)、クロスオーバー歪みを測定(ステップ64)で
きる。いくつかの場合、試験結果ヒストグラムの形を調
べて、ハーモニックひずみを測定することができる。矩
形波の場合、ヒストグラムの中央ビンを調べて立ち上が
り時間/立ち下がり時間を最良に求め(ステップ6
5)、電圧の端部でのビンを調べてオーバーシュート/
アンダーシュートを最良に求める(ステップ66)こと
ができる。一方、電圧端部間のビンを試験して、チルト
を測定できる(ステップ67)。同様に、中央ビンを調
べて、鋸歯状傾斜信号の線形性を求めることができる
(ステップ65)。一層複雑であるか、簡単でない波形
にとって、最良の基準ヒストグラムは、一般的には、
「最高の」即ち、基準の装置又は回路から得る。
【0035】HCUTに関して上述した任意又は総ての
補正を実行した後、メリット数を差ヒストグラムから求
めることができる。このメリット数の計算を重み付けし
て、より重要な電圧範囲での差が、結果を求める際に、
より重要な意味を持つようにする。いくつかの環境にお
いては、かかるメリット数は、単独で、集積回路から外
部に伝送されて、その被試験回路の動作を適切に特徴づ
ける。
【0036】本発明の好適実施例について図示し説明し
たが、本発明の要旨を逸脱することなく種々の変形変更
が可能なことが理解できよう。特許請求の範囲は、本発
明の要旨内の総ての変更変形をカバーするものである。
【0037】
【発明の効果】上述の如く、本発明によれば、ヒストグ
ラムを用いて、アクセスしにくい位置の電気信号を評価
することができる。また、基準ヒストグラム及び試験結
果ヒストグラムの間のオフセットは、被試験回路からの
波形を特徴づけるデータの全体的なシグネチャの一部と
なる。
【図面の簡単な説明】
【図1】低利得の正弦波信号と、基準である理想正弦波
信号とである。
【図2】図1、図5、図8及び図11で基準として示し
た所望正弦波の値を示すヒストグラムである。
【図3】図1に示す低利得正弦波信号の試験結果ヒスト
グラムである。
【図4】図1に示す低利得正弦波信号の偏差ヒストグラ
ムである。
【図5】クロスオーバー歪みを示す正弦波信号と、基準
である理想又は所望正弦波とである。
【図6】図5に示すクロスオーバー歪みを伴った正弦波
信号の試験結果ヒストグラムである。
【図7】図5に示すクロスオーバー歪みを伴った正弦波
信号の偏差ヒストグラムである。
【図8】クリッピングされた正弦波信号と、基準である
所望正弦波信号とである。
【図9】図8に示すクリッピングされた正弦波信号の試
験結果ヒストグラムである。
【図10】図8に示すクリッピングされた正弦波信号の
偏差ヒストグラムである。
【図11】ノイズを含んだ正弦波信号と、基準である所
望正弦波信号である。
【図12】図11に示すノイズを含んだ正弦波信号の試
験結果ヒストグラムである。
【図13】図11に示すノイズを含んだ正弦波信号の偏
差ヒストグラムである。
【図14】立ち上がり時間の遅い矩形波信号である。
【図15】図14に示す立ち上がり時間の遅い矩形波信
号の試験結果ヒストグラムである。
【図16】オーバーシュートを含んだ矩形波信号であ
る。
【図17】図16に示すオーバーシュートを含んだ矩形
波信号の試験結果ヒストグラムである。
【図18】チルト(傾斜)を含んだ矩形波信号である。
【図19】図19に示すチルトを含んだ矩形波信号の試
験結果ヒストグラムである。
【図20】非線形の傾斜波信号と、基準である所望信号
波形とである。
【図21】非線形の傾斜波信号の試験結果ヒストグラム
である。
【図22】本発明の方法を実現するのに適する回路及び
ソフトウェアの組合せを示す高レベルのブロック図であ
る。
【図23】図22のA/D変換器26及びヒストグラム
発生ブロック28を取り巻く回路の詳細なブロック図で
ある。
【図24】本発明を実行するソフトウェアにより利用さ
れるデータの流れ及び処理ステップを表す概念ブロック
図である。
【符号の説明】
20 疑似ランダム・シーケンス発生器 22 D/A変換器 24 被試験回路 26 A/D変換器 28 ヒストグラム発生器 30 期待ヒストグラムのテーブル 32 差アルゴリズム 34 圧縮エンコード・アルゴリズム 40、44 マルチプレクサ 46 RAM 48 ヒストグラム・ロジック回路 51、52 正規化ステップ 53、54 オフセット・ステップ 56 オフセット調整ステップ 57 相対振幅を求めるステップ 58 利得調整ステップ 59 ノイズ計算ステップ 60 フロア値減算ステップ 62 フィルタ処理ステップ 63 正弦波のクリッピング測定 64 正弦波のクロスオーバー測定 65 鋸歯状傾斜波の線形測定 66 矩形波の立ち上がり/立ち下がり測定 67 矩形波のチルト測定 68 矩形波のオーバーシュート測定
フロントページの続き (72)発明者 トーマス・エー・アルミー アメリカ合衆国 オレゴン州 97062 ト ゥラティン サウスウェスト シャスタ・ トレイル 17830

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 集積回路内の被試験電気信号を評価する
    方法であって、 上記被試験電気信号に関連した基準電気信号をサンプリ
    ングし、そのサンプル値が1組の電圧値の量子化範囲の
    特定の範囲内になる回数を夫々表す複数の値から成る基
    準ヒストグラムを求め、 上記被試験電気信号をサンプリングし、これらサンプリ
    ングした値の各々をデジタル電圧値に変換し、 1組の電圧値の量子化範囲の内の特定範囲内になった上
    記被測定電気信号のデジタル電圧値の回数を夫々表す複
    数の値から成る試験結果ヒストグラムを上記デジタル電
    圧値から作成し、 上記試験結果ヒストグラムの複数の値と上記基準ヒスト
    グラムの対応する複数の値との差を夫々求めて、偏差ヒ
    ストグラム用の値を発生して偏差ヒストグラムを作成
    し、 上記基準試験結果ヒストグラム及び上記基準ヒストグラ
    ムの差、又は上記偏差ヒストグラムを用いて、上記基準
    ヒストグラム及び上記試験結果ヒストグラムの間のオフ
    セットを求め、 上記偏差ヒストグラムの複数の値を評価して、上記基準
    電気信号に対する上記被試験電気信号の特性を求め、 上記サンプリング及び上記変換のステップ並びに上記作
    成のステップを上記集積回路の内部で実行して上記試験
    結果ヒストグラムを上記集積回路の外部に取り出し、上
    記偏差ヒストグラムを作成するステップ及び上記評価を
    行うステップを上記集積回路の外部で実行することを特
    徴とする電気信号評価方法。法。
JP2000268981A 1997-01-21 2000-09-05 電気信号評価方法 Expired - Fee Related JP3548108B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/784,640 1997-01-21
US08/784,640 US5793642A (en) 1997-01-21 1997-01-21 Histogram based testing of analog signals

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10009942A Division JPH10221415A (ja) 1997-01-21 1998-01-21 電気信号評価方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002303077A Division JP3594949B2 (ja) 1997-01-21 2002-10-17 電気信号評価方法

Publications (2)

Publication Number Publication Date
JP2001108723A true JP2001108723A (ja) 2001-04-20
JP3548108B2 JP3548108B2 (ja) 2004-07-28

Family

ID=25133088

Family Applications (3)

Application Number Title Priority Date Filing Date
JP10009942A Pending JPH10221415A (ja) 1997-01-21 1998-01-21 電気信号評価方法
JP2000268981A Expired - Fee Related JP3548108B2 (ja) 1997-01-21 2000-09-05 電気信号評価方法
JP2002303077A Expired - Fee Related JP3594949B2 (ja) 1997-01-21 2002-10-17 電気信号評価方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP10009942A Pending JPH10221415A (ja) 1997-01-21 1998-01-21 電気信号評価方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2002303077A Expired - Fee Related JP3594949B2 (ja) 1997-01-21 2002-10-17 電気信号評価方法

Country Status (4)

Country Link
US (1) US5793642A (ja)
EP (1) EP0854366B1 (ja)
JP (3) JPH10221415A (ja)
DE (1) DE69822527T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263290B1 (en) * 1995-02-22 2001-07-17 Michael K. Williams Process and machine for signal waveform analysis
FR2798539B1 (fr) * 1999-09-09 2002-01-25 Centre Nat Rech Scient Procede et dispositif de test integre pour un convertisseur analogique-numerique et convertisseur muni d'un tel dispositif
US6418386B1 (en) * 1999-12-06 2002-07-09 Koninklijke Philips Electronics N.V. High and low voltage measurement in waveform analysis
JP2002031670A (ja) 2000-04-19 2002-01-31 Texas Instr Inc <Ti> A/d変換器試験用の効率的データ転送を含む装置及び方法
US6658368B2 (en) 2001-03-23 2003-12-02 International Business Machines Corporation On-chip histogram testing
JP2002286813A (ja) * 2001-03-28 2002-10-03 Agilent Technologies Japan Ltd トラック・ホールド回路を内蔵した集積回路及び試験方法
US6847905B2 (en) * 2002-02-12 2005-01-25 Tektronix, Inc. Architecture providing increased information display for long acquisitions or constrained memory bandwidth
WO2004029614A1 (en) * 2002-09-25 2004-04-08 Ionalytics Corporation Faims apparatus and method for separating ions
US7084394B2 (en) * 2002-09-25 2006-08-01 Ionalytics Corporation FAIMS apparatus and method for separating ions
US7225096B2 (en) * 2002-09-25 2007-05-29 Thermo Finnigan Llc Method of controlling and correcting an asymmetric waveform
FR2846504B1 (fr) * 2002-10-29 2005-04-08 Ge Med Sys Global Tech Co Llc Procede de determination d'un bruit fluoroscopique
US7058528B2 (en) 2003-07-11 2006-06-06 Ionalytics Corporation Automated optimization of asymmetric waveform generator LC tuning electronics
WO2009026435A1 (en) * 2007-08-23 2009-02-26 Amherst Systems Associates, Inc. Waveform anomoly detection and notification systems and methods
US8275136B2 (en) * 2008-04-25 2012-09-25 Nokia Corporation Electronic device speech enhancement
US8244528B2 (en) 2008-04-25 2012-08-14 Nokia Corporation Method and apparatus for voice activity determination
WO2009130388A1 (en) * 2008-04-25 2009-10-29 Nokia Corporation Calibrating multiple microphones
TWI479428B (zh) 2008-10-14 2015-04-01 Sicpa Holding Sa 用於物品識別之方法及系統
US8706445B2 (en) * 2009-07-22 2014-04-22 Advantest Corporation Measurement apparatus, program, recording medium, and measurement method
US8817431B2 (en) 2009-12-18 2014-08-26 True-Safe Technologies, Inc. System and integrated method for a parallel and series arc fault circuit interrupter
FR3004652A1 (fr) * 2013-04-19 2014-10-24 Sorin Crm Sas Dispositif medical implantable actif pour le traitement de l'insuffisance cardiaque avec stimulation du nerf vague
CN103426121B (zh) * 2013-04-28 2016-06-22 中国南方电网有限责任公司 一种电网运行评估指标无量纲化的计算方法
JP6353747B2 (ja) * 2014-08-29 2018-07-04 日置電機株式会社 波形記録装置
US10852323B2 (en) * 2018-12-28 2020-12-01 Rohde & Schwarz Gmbh & Co. Kg Measurement apparatus and method for analyzing a waveform of a signal
GB2608829A (en) * 2021-07-13 2023-01-18 Nordic Semiconductor Asa ADC non-linearity testing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104934B2 (ja) * 1984-11-20 1995-11-13 株式会社明電舍 画像処理装置
US4890237A (en) * 1987-07-27 1989-12-26 Tektronix, Inc. Method and apparatus for signal processing
US5081592A (en) * 1987-08-05 1992-01-14 Tektronix, Inc. Test system for acquiring, calculating and displaying representations of data sequences
US4897650A (en) * 1988-04-05 1990-01-30 General Electric Company Self-characterizing analog-to-digital converter
JPH01284743A (ja) * 1988-05-10 1989-11-16 Toshiba Corp 半導体装置の樹脂モールドの外観検査方法とその検査装置
JPH02258345A (ja) * 1989-03-31 1990-10-19 Toppan Printing Co Ltd 印刷物脱色検査装置
US4985844A (en) * 1989-05-08 1991-01-15 Tektronix, Inc. Statistical waveform profiler employing counter/timer
FR2690543A1 (fr) * 1992-04-27 1993-10-29 Robert Pierre Procédé de création/vérification de la signature d'un objet représenté sur une image numérique à l'aide d'histogrammes calculés dans des fenêtres positionnées dans l'image.
JPH0679862A (ja) * 1992-07-27 1994-03-22 Harii:Kk 印刷紙面品質検査方法及び装置
JP3316098B2 (ja) * 1994-11-24 2002-08-19 株式会社アドバンテスト ビデオ用adコンバータの試験装置及びその試験方法

Also Published As

Publication number Publication date
JP2003177160A (ja) 2003-06-27
EP0854366A1 (en) 1998-07-22
JPH10221415A (ja) 1998-08-21
US5793642A (en) 1998-08-11
DE69822527D1 (de) 2004-04-29
JP3594949B2 (ja) 2004-12-02
JP3548108B2 (ja) 2004-07-28
DE69822527T2 (de) 2005-03-03
EP0854366B1 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
JP3548108B2 (ja) 電気信号評価方法
US7096133B1 (en) Method of establishing benchmark for figure of merit indicative of amplifier flicker noise
US7486205B2 (en) Compression and decompression of stimulus and response waveforms in automated test systems
US4795963A (en) Test method of A/D converter
JP2002517762A (ja) アモルファス論理を有する集積回路テスタ
US5066909A (en) Apparatus for testing an electronic circuit having an arbitrary output waveform
US6658368B2 (en) On-chip histogram testing
US4667296A (en) Testing the transfer function linearity of analogue input circuits
JP3960858B2 (ja) アナログ/ディジタル信号変換方法
US6351835B1 (en) High speed LSI spectral analysis testing apparatus and method
Linnenbrink et al. ADC testing with IEEE Std 1241-2000
US6697753B2 (en) Methods and apparatus for testing electronic devices
US6339389B1 (en) Method of testing analog to digital converters
EP1783505A1 (en) Compressed logic sample storage
EP0225704A2 (en) Method and apparatus for waveform analysis
JP3958866B2 (ja) サンプリング・デジタイザ
US20030220758A1 (en) Method for testing an AD-converter
Shmakov et al. Automated data processing system for oscilloscope measurements during an environmental test
Crawley et al. A test bench for evaluating fast ADCs
JP3496936B1 (ja) アナログデジタル(ad)コンバータを備えた半導体装置の検査装置
Huang et al. A delta-sigma modulation based BIST scheme for mixed-signal systems
Mason et al. Integrated circuit signal measurements using an undersampling approach
JP2959174B2 (ja) 集積回路
US6757632B2 (en) Method and apparatus for testing integrated circuits using a synchronization signal so that all measurements are allotted a time slot of the same length
SU1644378A1 (ru) Устройство дл контрол функционировани аналого-цифровых преобразователей в динамическом режиме

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees