JP3496936B1 - アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置 - Google Patents
アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置Info
- Publication number
- JP3496936B1 JP3496936B1 JP2002183264A JP2002183264A JP3496936B1 JP 3496936 B1 JP3496936 B1 JP 3496936B1 JP 2002183264 A JP2002183264 A JP 2002183264A JP 2002183264 A JP2002183264 A JP 2002183264A JP 3496936 B1 JP3496936 B1 JP 3496936B1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- cycle
- converter
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【要約】
【課題】 半導体装置の製品品質を向上させることがで
きる半導体装置の検査装置を提供する。 【解決手段】 半導体装置の検査装置１００は、アナロ
グデジタル（ＡＤ）コンバータ７を備えた半導体装置の
検査装置であって、ＡＤコンバータ７が第１周期ごとに
サンプリングして第１デジタル信号２に変換するための
アナログ信号９を供給するアナログ信号供給器８と、Ａ
Ｄコンバータ７によって変換された第１デジタル信号２
を第１周期よりも長い第２周期ごとにサンプリングして
第２デジタル信号５に変換するデジタル信号変換器１
と、デジタル信号変換器１によって変換された第２デジ
タル信号５の信号特性を計測するテスタ６とを具備する
ことを特徴とする。
きる半導体装置の検査装置を提供する。 【解決手段】 半導体装置の検査装置１００は、アナロ
グデジタル（ＡＤ）コンバータ７を備えた半導体装置の
検査装置であって、ＡＤコンバータ７が第１周期ごとに
サンプリングして第１デジタル信号２に変換するための
アナログ信号９を供給するアナログ信号供給器８と、Ａ
Ｄコンバータ７によって変換された第１デジタル信号２
を第１周期よりも長い第２周期ごとにサンプリングして
第２デジタル信号５に変換するデジタル信号変換器１
と、デジタル信号変換器１によって変換された第２デジ
タル信号５の信号特性を計測するテスタ６とを具備する
ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、高速に動作するア
ナログデジタル（ＡＤ）コンバータを搭載する半導体装
置の検査装置に関するものである。
ナログデジタル（ＡＤ）コンバータを搭載する半導体装
置の検査装置に関するものである。
【０００２】
【従来の技術】近年、通信等に使用するために高速に動
作するＡＤコンバータを搭載したＬＳＩの出荷検査にお
いて、歪、Ｓ／Ｎ比等の交流（ＡＣ）特性を保証するた
めの要求が強くなってきている。
作するＡＤコンバータを搭載したＬＳＩの出荷検査にお
いて、歪、Ｓ／Ｎ比等の交流（ＡＣ）特性を保証するた
めの要求が強くなってきている。
【０００３】図６は半導体装置９５を検査するための従
来の検査装置９０を模式的に示すブロック図であり、図
７は検査装置９０が検査する半導体装置９５に設けられ
たＡＤコンバータのサンプリング周期を説明するための
波形図である。
来の検査装置９０を模式的に示すブロック図であり、図
７は検査装置９０が検査する半導体装置９５に設けられ
たＡＤコンバータのサンプリング周期を説明するための
波形図である。
【０００４】検査装置９０によって検査される半導体装
置９５は、ＡＤコンバータ７を備えている。ＡＤコンバ
ータ７には、アナログ信号９を入力するための入力端子
２１とクロック信号１２を入力するための端子２２とデ
ジタル信号２を出力するための端子２３とが設けられて
いる。ＡＤコンバータ７は、端子２２へ入力されたクロ
ック信号１２に応じて、端子２１へ入力されたアナログ
信号９をデジタル信号２に変換して端子２３から出力す
る。
置９５は、ＡＤコンバータ７を備えている。ＡＤコンバ
ータ７には、アナログ信号９を入力するための入力端子
２１とクロック信号１２を入力するための端子２２とデ
ジタル信号２を出力するための端子２３とが設けられて
いる。ＡＤコンバータ７は、端子２２へ入力されたクロ
ック信号１２に応じて、端子２１へ入力されたアナログ
信号９をデジタル信号２に変換して端子２３から出力す
る。
【０００５】検査装置９０は、アナログ信号供給器８を
備えている。アナログ信号供給器８は、周波数ｆＡＤＣ
ＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正弦波
状のアナログ信号９を生成して、ＡＤコンバータ７に設
けられた端子２１へ供給する。検査装置９０には、クロ
ック信号供給器１１が設けられている。クロック信号供
給器１１は、周波数ｆＡＤＣＣＬＫ、周期３（周期Ｔｆ
ＡＤＣＣＬＫ）を有するパルス状のクロック信号１２を
生成して、ＡＤコンバータ７に設けられた端子２２へ供
給する。検査装置９０は、テスタ６を備えている。テス
タ６は、半導体装置９５に設けられたＡＤコンバータ７
の端子２３から出力されたデジタル信号２の歪、Ｓ／Ｎ
比等のＡＣ特性を計測する。
備えている。アナログ信号供給器８は、周波数ｆＡＤＣ
ＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正弦波
状のアナログ信号９を生成して、ＡＤコンバータ７に設
けられた端子２１へ供給する。検査装置９０には、クロ
ック信号供給器１１が設けられている。クロック信号供
給器１１は、周波数ｆＡＤＣＣＬＫ、周期３（周期Ｔｆ
ＡＤＣＣＬＫ）を有するパルス状のクロック信号１２を
生成して、ＡＤコンバータ７に設けられた端子２２へ供
給する。検査装置９０は、テスタ６を備えている。テス
タ６は、半導体装置９５に設けられたＡＤコンバータ７
の端子２３から出力されたデジタル信号２の歪、Ｓ／Ｎ
比等のＡＣ特性を計測する。
【０００６】このように、周期３ごとにＡＤコンバータ
７によってアナログ信号９から変換されたデジタル信号
２がテスタ６へ入力される。
７によってアナログ信号９から変換されたデジタル信号
２がテスタ６へ入力される。
【０００７】
【発明が解決しようとする課題】しかしながら、既存の
テスタ６においてデジタル信号２の歪、Ｓ／Ｎ比等のＡ
Ｃ特性を安定して計測することができるデジタル信号２
の周波数には制限がある。そのため、ＡＤコンバータ７
へ入力されるクロック信号１２の周波数ｆＡＤＣＣＬＫ
が、例えば４００メガヘルツ（ＭＨｚ）以上の高速であ
ると、既存のテスタ６においてデジタル信号２の歪、Ｓ
／Ｎ比等のＡＣ特性を安定して計測することができるデ
ジタル信号２の周波数を超えるために、ＡＤコンバータ
７から出力されるデジタル信号２のＡＣ特性を安定して
計測することができないという問題がある。
テスタ６においてデジタル信号２の歪、Ｓ／Ｎ比等のＡ
Ｃ特性を安定して計測することができるデジタル信号２
の周波数には制限がある。そのため、ＡＤコンバータ７
へ入力されるクロック信号１２の周波数ｆＡＤＣＣＬＫ
が、例えば４００メガヘルツ（ＭＨｚ）以上の高速であ
ると、既存のテスタ６においてデジタル信号２の歪、Ｓ
／Ｎ比等のＡＣ特性を安定して計測することができるデ
ジタル信号２の周波数を超えるために、ＡＤコンバータ
７から出力されるデジタル信号２のＡＣ特性を安定して
計測することができないという問題がある。
【０００８】本発明は係る問題を解決するためになされ
たものであり、その目的は、半導体装置の製品品質を向
上させることができる半導体装置の検査装置を提供する
ことにある。
たものであり、その目的は、半導体装置の製品品質を向
上させることができる半導体装置の検査装置を提供する
ことにある。
【０００９】本発明の他の目的は、半導体装置に設けら
れたＡＤコンバータから出力されるデジタル信号のＡＣ
特性を安定して計測することができる半導体装置の検査
装置を提供することにある。
れたＡＤコンバータから出力されるデジタル信号のＡＣ
特性を安定して計測することができる半導体装置の検査
装置を提供することにある。
【００１０】
【課題を解決するための手段】前述した目的を達成する
ために本発明に係る半導体装置の検査装置は、アナログ
デジタル（ＡＤ）コンバータを備えた半導体装置の検査
装置であって、前記ＡＤコンバータが第１周期ごとにサ
ンプリングして第１デジタル信号に変換するためのアナ
ログ信号を供給するアナログ信号供給手段と、前記ＡＤ
コンバータによって変換された前記第１デジタル信号を
前記第１周期よりも長い第２周期ごとにサンプリングし
て第２デジタル信号に変換するデジタル信号変換手段
と、前記デジタル信号変換手段によって変換された前記
第２デジタル信号の信号特性を計測するテスタとを具備
することを特徴とする。
ために本発明に係る半導体装置の検査装置は、アナログ
デジタル（ＡＤ）コンバータを備えた半導体装置の検査
装置であって、前記ＡＤコンバータが第１周期ごとにサ
ンプリングして第１デジタル信号に変換するためのアナ
ログ信号を供給するアナログ信号供給手段と、前記ＡＤ
コンバータによって変換された前記第１デジタル信号を
前記第１周期よりも長い第２周期ごとにサンプリングし
て第２デジタル信号に変換するデジタル信号変換手段
と、前記デジタル信号変換手段によって変換された前記
第２デジタル信号の信号特性を計測するテスタとを具備
することを特徴とする。
【００１１】本発明に係る他の半導体装置の検査装置
は、アナログ信号を第１周期ごとにサンプリングして第
１デジタル信号に変換するアナログデジタル（ＡＤ）コ
ンバータと前記ＡＤコンバータによって変換された前記
第１デジタル信号を前記第１周期よりも長い第２周期ご
とにサンプリングして第２デジタル信号に変換するデジ
タル信号変換手段とが設けられた半導体装置を検査する
ための検査装置であって、前記半導体装置に設けられた
前記ＡＤコンバータへ前記アナログ信号を供給するアナ
ログ信号供給手段と、前記半導体装置に設けられた前記
デジタル信号変換手段によって変換された前記第２デジ
タル信号の信号特性を計測するテスタとを具備すること
を特徴とする。
は、アナログ信号を第１周期ごとにサンプリングして第
１デジタル信号に変換するアナログデジタル（ＡＤ）コ
ンバータと前記ＡＤコンバータによって変換された前記
第１デジタル信号を前記第１周期よりも長い第２周期ご
とにサンプリングして第２デジタル信号に変換するデジ
タル信号変換手段とが設けられた半導体装置を検査する
ための検査装置であって、前記半導体装置に設けられた
前記ＡＤコンバータへ前記アナログ信号を供給するアナ
ログ信号供給手段と、前記半導体装置に設けられた前記
デジタル信号変換手段によって変換された前記第２デジ
タル信号の信号特性を計測するテスタとを具備すること
を特徴とする。
【００１２】
【発明の実施の形態】本発明に係る半導体装置の検査装
置においては、テスタへ入力される第２デジタル信号が
デジタル信号変換手段によってサンプリングされる第２
周期は、第１デジタル信号がＡＤコンバータによってサ
ンプリングされる第１周期よりも長くなっている。この
ため、テスタは、ＡＤコンバータからの出力に基づく第
２デジタル信号の信号特性を安定して計測することがで
きる。その結果、ＡＤコンバータを備えた半導体装置の
製品品質を向上させることができる。
置においては、テスタへ入力される第２デジタル信号が
デジタル信号変換手段によってサンプリングされる第２
周期は、第１デジタル信号がＡＤコンバータによってサ
ンプリングされる第１周期よりも長くなっている。この
ため、テスタは、ＡＤコンバータからの出力に基づく第
２デジタル信号の信号特性を安定して計測することがで
きる。その結果、ＡＤコンバータを備えた半導体装置の
製品品質を向上させることができる。
【００１３】前記アナログ信号は、前記第１周期よりも
長い第３周期を有しており、前記第２周期は、前記第３
周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算
した値になっていることが好ましい。第２周期を第１周
期よりも長くするためである。
長い第３周期を有しており、前記第２周期は、前記第３
周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算
した値になっていることが好ましい。第２周期を第１周
期よりも長くするためである。
【００１４】前記第１周期は、前記テスタが前記第１デ
ジタル信号の信号特性を安定して計測することができな
い程度に高速になっており、前記第２周期は、前記テス
タが前記第２デジタル信号の信号特性を安定して計測す
ることができる程度に低速になっていることが好まし
い。テスタが信号特性を安定して計測することができな
い程度に高速に動作するＡＤコンバータが出力する信号
の特性を安定して計測することができるからである。
ジタル信号の信号特性を安定して計測することができな
い程度に高速になっており、前記第２周期は、前記テス
タが前記第２デジタル信号の信号特性を安定して計測す
ることができる程度に低速になっていることが好まし
い。テスタが信号特性を安定して計測することができな
い程度に高速に動作するＡＤコンバータが出力する信号
の特性を安定して計測することができるからである。
【００１５】前記第１周期を有するクロック信号を前記
ＡＤコンバータへ供給するクロック信号供給手段をさら
に具備しており、前記ＡＤコンバータは、前記クロック
信号供給手段によって供給された前記クロック信号に応
じて前記アナログ信号を前記第１デジタル信号へ変換す
ることが好ましい。また、前記第２周期を有するクロッ
ク信号を前記デジタル信号変換手段へ供給するクロック
信号供給手段をさらに具備しており、前記デジタル信号
変換手段は、前記クロック信号供給手段によって供給さ
れた前記クロック信号に応じて前記第１デジタル信号を
前記第２デジタル信号へ変換することが好ましい。簡単
な構成によって、高速ＡＤコンバータを動作させるため
である。
ＡＤコンバータへ供給するクロック信号供給手段をさら
に具備しており、前記ＡＤコンバータは、前記クロック
信号供給手段によって供給された前記クロック信号に応
じて前記アナログ信号を前記第１デジタル信号へ変換す
ることが好ましい。また、前記第２周期を有するクロッ
ク信号を前記デジタル信号変換手段へ供給するクロック
信号供給手段をさらに具備しており、前記デジタル信号
変換手段は、前記クロック信号供給手段によって供給さ
れた前記クロック信号に応じて前記第１デジタル信号を
前記第２デジタル信号へ変換することが好ましい。簡単
な構成によって、高速ＡＤコンバータを動作させるため
である。
【００１６】前記ＡＤコンバータは、前記第１周期を有
するクロック信号に応じて前記アナログ信号を前記第１
デジタル信号へ変換し、前記検査装置は、前記第１周期
を有する前記クロック信号を前記第２周期を有する第２
クロック信号に変換するクロック信号変換手段をさらに
具備しており、前記デジタル信号変換手段は、前記クロ
ック信号変換手段によって変換された前記第２周期を有
する前記第２クロック信号に応じて前記第１デジタル信
号を前記第２デジタル信号に変換することが好ましい。
デジタル信号変換手段へ与えるクロック信号を生成する
手段を別途追加することなくデジタル信号変換手段を動
作させることができるからである。
するクロック信号に応じて前記アナログ信号を前記第１
デジタル信号へ変換し、前記検査装置は、前記第１周期
を有する前記クロック信号を前記第２周期を有する第２
クロック信号に変換するクロック信号変換手段をさらに
具備しており、前記デジタル信号変換手段は、前記クロ
ック信号変換手段によって変換された前記第２周期を有
する前記第２クロック信号に応じて前記第１デジタル信
号を前記第２デジタル信号に変換することが好ましい。
デジタル信号変換手段へ与えるクロック信号を生成する
手段を別途追加することなくデジタル信号変換手段を動
作させることができるからである。
【００１７】本発明に係る他の半導体装置の検査装置に
おいては、ＡＤコンバータによって変換された第１デジ
タル信号を第１周期よりも長い第２周期ごとにサンプリ
ングして第２デジタル信号に変換するデジタル信号変換
手段が半導体装置の内部に設けられている。このため、
デジタル信号変換手段へ第２周期を有するクロック信号
を供給するためのインターフェース装置を設けなくて
も、テスタは、ＡＤコンバータからの出力に基づく第２
デジタル信号の信号特性を安定して計測することができ
る。その結果、ＡＤコンバータを備えた半導体装置の製
品品質を向上させることができる。
おいては、ＡＤコンバータによって変換された第１デジ
タル信号を第１周期よりも長い第２周期ごとにサンプリ
ングして第２デジタル信号に変換するデジタル信号変換
手段が半導体装置の内部に設けられている。このため、
デジタル信号変換手段へ第２周期を有するクロック信号
を供給するためのインターフェース装置を設けなくて
も、テスタは、ＡＤコンバータからの出力に基づく第２
デジタル信号の信号特性を安定して計測することができ
る。その結果、ＡＤコンバータを備えた半導体装置の製
品品質を向上させることができる。
【００１８】前記アナログ信号は、前記第１周期よりも
長い第３周期を有しており、前記第２周期は、前記第３
周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算
した値になっていることが好ましい。第２周期を第１周
期よりも長くするためである。
長い第３周期を有しており、前記第２周期は、前記第３
周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算
した値になっていることが好ましい。第２周期を第１周
期よりも長くするためである。
【００１９】前記ＡＤコンバータは、前記第１周期を有
するクロック信号に応じて前記アナログ信号を前記第１
デジタル信号へ変換し、前記半導体装置には、前記第１
周期を有する前記クロック信号を前記第２周期を有する
第２クロック信号に変換するクロック信号変換手段がさ
らに設けられており、前記デジタル信号変換手段は、前
記クロック信号変換手段によって変換された前記第２周
期を有する前記第２クロック信号に応じて前記第１デジ
タル信号を前記第２デジタル信号に変換することが好ま
しい。また、前記ＡＤコンバータおよび前記クロック信
号変換手段へ前記第１周期を有する前記クロック信号を
供給するクロック信号供給手段をさらに具備しているこ
とが好ましい。デジタル信号変換手段へ与えるクロック
信号を生成する手段を別途追加することなくデジタル信
号変換手段を動作させることができるからである。
するクロック信号に応じて前記アナログ信号を前記第１
デジタル信号へ変換し、前記半導体装置には、前記第１
周期を有する前記クロック信号を前記第２周期を有する
第２クロック信号に変換するクロック信号変換手段がさ
らに設けられており、前記デジタル信号変換手段は、前
記クロック信号変換手段によって変換された前記第２周
期を有する前記第２クロック信号に応じて前記第１デジ
タル信号を前記第２デジタル信号に変換することが好ま
しい。また、前記ＡＤコンバータおよび前記クロック信
号変換手段へ前記第１周期を有する前記クロック信号を
供給するクロック信号供給手段をさらに具備しているこ
とが好ましい。デジタル信号変換手段へ与えるクロック
信号を生成する手段を別途追加することなくデジタル信
号変換手段を動作させることができるからである。
【００２０】前記アナログ信号は、前記第１周期よりも
長い第３周期を有しており、前記クロック信号変換手段
は、前記第２周期が前記第３周期のｎ倍（ｎは１以上の
整数）に前記第１周期を加算した値になるように前記第
１クロック信号を前記第２クロック信号に変換すること
が好ましい。アナログ信号の第３周期が変更された場合
であっても、変更された第３周期に応じた第２周期を有
する第２クロック信に基づいてデジタル信号変換器を動
作させることができるからである。
長い第３周期を有しており、前記クロック信号変換手段
は、前記第２周期が前記第３周期のｎ倍（ｎは１以上の
整数）に前記第１周期を加算した値になるように前記第
１クロック信号を前記第２クロック信号に変換すること
が好ましい。アナログ信号の第３周期が変更された場合
であっても、変更された第３周期に応じた第２周期を有
する第２クロック信に基づいてデジタル信号変換器を動
作させることができるからである。
【００２１】以下、図面を参照して本発明の実施の形態
を説明する。
を説明する。
【００２２】（実施の形態１）図１は実施の形態１に係
る半導体装置の検査装置１００を模式的に示すブロック
図であり、図２は半導体装置の検査装置１００に設けら
れたデジタル信号変換器１のサンプリング周期を説明す
るための波形図である。
る半導体装置の検査装置１００を模式的に示すブロック
図であり、図２は半導体装置の検査装置１００に設けら
れたデジタル信号変換器１のサンプリング周期を説明す
るための波形図である。
【００２３】検査装置１００によって検査される半導体
装置５０は、ＡＤコンバータ７を備えている。ＡＤコン
バータ７には、正弦波状のアナログ信号９を入力するた
めの入力端子２１とパルス状のクロック信号１２を入力
するための端子２２とクロック信号１２に基づいてアナ
ログ信号９をサンプリングしてＡＤ変換したデジタル信
号２を出力するための端子２３とが設けられている。
装置５０は、ＡＤコンバータ７を備えている。ＡＤコン
バータ７には、正弦波状のアナログ信号９を入力するた
めの入力端子２１とパルス状のクロック信号１２を入力
するための端子２２とクロック信号１２に基づいてアナ
ログ信号９をサンプリングしてＡＤ変換したデジタル信
号２を出力するための端子２３とが設けられている。
【００２４】検査装置１００は、アナログ信号供給器８
を備えている。アナログ信号供給器８は、周波数ｆＡＤ
ＣＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正弦
波状のアナログ信号９を生成して、ＡＤコンバータ７に
設けられた端子２１へ供給する。検査装置１００には、
クロック信号供給器１１が設けられている。クロック信
号供給器１１は、周波数ｆＡＤＣＣＬＫ、周期３（周期
ＴｆＡＤＣＣＬＫ）を有するパルス状のクロック信号１
２を生成して、ＡＤコンバータ７に設けられた端子２２
へ供給する。クロック信号１２の周期３は、後述するテ
スタ６が第１デジタル信号２の信号特性を安定して計測
することができない程度に高速になっている。
を備えている。アナログ信号供給器８は、周波数ｆＡＤ
ＣＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正弦
波状のアナログ信号９を生成して、ＡＤコンバータ７に
設けられた端子２１へ供給する。検査装置１００には、
クロック信号供給器１１が設けられている。クロック信
号供給器１１は、周波数ｆＡＤＣＣＬＫ、周期３（周期
ＴｆＡＤＣＣＬＫ）を有するパルス状のクロック信号１
２を生成して、ＡＤコンバータ７に設けられた端子２２
へ供給する。クロック信号１２の周期３は、後述するテ
スタ６が第１デジタル信号２の信号特性を安定して計測
することができない程度に高速になっている。
【００２５】ＡＤコンバータ７は、クロック信号生成器
１１によって生成されたクロック信号１２の周期３ごと
に、アナログ信号供給器８によって生成されるアナログ
信号９をサンプリングしてデジタル信号２に変換する。
１１によって生成されたクロック信号１２の周期３ごと
に、アナログ信号供給器８によって生成されるアナログ
信号９をサンプリングしてデジタル信号２に変換する。
【００２６】検査装置１００は、クロック信号供給器１
３を備えている。クロック信号供給器１３は、周波数ｆ
ＬＨＣＬＫ、周期４（周期ＴｆＬＨＣＬＫ）を有するパ
ルス状のクロック信号１４を生成して、デジタル信号変
換器１に設けられた端子２５へ供給する。周期４は、ア
ナログ信号９の周期１０のｎ倍（ｎは１以上の整数）
に、ＡＤコンバータ７へ供給されるクロック信号１２の
周期３を加算した値になっている。図２には、ｎ＝１の
例が示されている。
３を備えている。クロック信号供給器１３は、周波数ｆ
ＬＨＣＬＫ、周期４（周期ＴｆＬＨＣＬＫ）を有するパ
ルス状のクロック信号１４を生成して、デジタル信号変
換器１に設けられた端子２５へ供給する。周期４は、ア
ナログ信号９の周期１０のｎ倍（ｎは１以上の整数）
に、ＡＤコンバータ７へ供給されるクロック信号１２の
周期３を加算した値になっている。図２には、ｎ＝１の
例が示されている。
【００２７】デジタル信号変換器１には、ＡＤコンバー
タ７によって、クロック信号１２の周期３ごとにアナロ
グ信号９からＡＤ変換されたデジタル信号２が入力され
る端子２４が設けられている。デジタル信号変換器１
は、クロック信号供給器１３によって供給されるクロッ
ク信号１４の周期４ごとに、端子２４から入力されたデ
ジタル信号２をサンプリングしてデジタル信号５に変換
し、端子２６からテスタ６へ出力する。周期４ごとにデ
ジタル信号２をサンプリングしたデジタル信号５が有す
る周期１６（周期ＴｆＬＨＯＵＴ）は、図２に示すよう
に、テスタ６がデジタル信号５の信号特性を安定して計
測することができる程度に低速になっている。このよう
に、デジタル信号変換器１は、テスタ６が信号特性を安
定して計測することができない程度に高速なアナログ信
号９の１周期１０の間のデータを、テスタ６が信号特性
を安定して計測することができる程度に十分低速な周期
１６の間において出力する。
タ７によって、クロック信号１２の周期３ごとにアナロ
グ信号９からＡＤ変換されたデジタル信号２が入力され
る端子２４が設けられている。デジタル信号変換器１
は、クロック信号供給器１３によって供給されるクロッ
ク信号１４の周期４ごとに、端子２４から入力されたデ
ジタル信号２をサンプリングしてデジタル信号５に変換
し、端子２６からテスタ６へ出力する。周期４ごとにデ
ジタル信号２をサンプリングしたデジタル信号５が有す
る周期１６（周期ＴｆＬＨＯＵＴ）は、図２に示すよう
に、テスタ６がデジタル信号５の信号特性を安定して計
測することができる程度に低速になっている。このよう
に、デジタル信号変換器１は、テスタ６が信号特性を安
定して計測することができない程度に高速なアナログ信
号９の１周期１０の間のデータを、テスタ６が信号特性
を安定して計測することができる程度に十分低速な周期
１６の間において出力する。
【００２８】テスタ６は、デジタル信号変換器１に設け
られた端子２６から十分低速な周期１６によって出力さ
れたデジタル信号５の歪、ＳＮ比等のＡＣ信号特性を測
定する。
られた端子２６から十分低速な周期１６によって出力さ
れたデジタル信号５の歪、ＳＮ比等のＡＣ信号特性を測
定する。
【００２９】以上のように実施の形態１によれば、デジ
タル信号変換器１は、ＡＤコンバータ７によって変換さ
れたデジタル信号２を周期３よりも長い周期４ごとにサ
ンプリングしてデジタル信号５に変換する。このため、
テスタ６へ入力されるデジタル信号５がデジタル信号変
換器１によってサンプリングされる周期４は、デジタル
信号２がＡＤコンバータ７によってサンプリングされる
周期３よりも長くなる。従って、テスタ６は、半導体装
置５０からのデジタル出力をリアルタイムに取り込むこ
とができ、ＡＤコンバータ７からの出力に基づくデジタ
ル信号５の信号特性を安定して計測することができる。
その結果、ＡＤコンバータ７を備えた半導体装置５０の
製品品質を向上させることができる。
タル信号変換器１は、ＡＤコンバータ７によって変換さ
れたデジタル信号２を周期３よりも長い周期４ごとにサ
ンプリングしてデジタル信号５に変換する。このため、
テスタ６へ入力されるデジタル信号５がデジタル信号変
換器１によってサンプリングされる周期４は、デジタル
信号２がＡＤコンバータ７によってサンプリングされる
周期３よりも長くなる。従って、テスタ６は、半導体装
置５０からのデジタル出力をリアルタイムに取り込むこ
とができ、ＡＤコンバータ７からの出力に基づくデジタ
ル信号５の信号特性を安定して計測することができる。
その結果、ＡＤコンバータ７を備えた半導体装置５０の
製品品質を向上させることができる。
【００３０】（実施の形態２）図３は、実施の形態２に
係る半導体装置の検査装置１００Ａを模式的に示すブロ
ック図である。図１を参照して前述した半導体装置の検
査装置１００の構成要素と同一の構成要素には同一の参
照符号を付している。従って、これらの構成要素の詳細
な説明は省略する。前述した半導体装置の検査装置１０
０と異なる点は、デジタル信号変換器１が半導体装置の
内部に設けられている点である。
係る半導体装置の検査装置１００Ａを模式的に示すブロ
ック図である。図１を参照して前述した半導体装置の検
査装置１００の構成要素と同一の構成要素には同一の参
照符号を付している。従って、これらの構成要素の詳細
な説明は省略する。前述した半導体装置の検査装置１０
０と異なる点は、デジタル信号変換器１が半導体装置の
内部に設けられている点である。
【００３１】検査装置１００Ａによって検査される半導
体装置５０Ａは、ＡＤコンバータ７を備えている。ＡＤ
コンバータ７には、正弦波状のアナログ信号９を入力す
るための入力端子２１とパルス状のクロック信号１２を
入力するための端子２２とクロック信号１２に基づいて
アナログ信号９をサンプリングしてＡＤ変換したデジタ
ル信号２を出力するための端子２３とが設けられてい
る。
体装置５０Ａは、ＡＤコンバータ７を備えている。ＡＤ
コンバータ７には、正弦波状のアナログ信号９を入力す
るための入力端子２１とパルス状のクロック信号１２を
入力するための端子２２とクロック信号１２に基づいて
アナログ信号９をサンプリングしてＡＤ変換したデジタ
ル信号２を出力するための端子２３とが設けられてい
る。
【００３２】検査装置１００Ａは、アナログ信号供給器
８を備えている。アナログ信号供給器８は、周波数ｆＡ
ＤＣＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正
弦波状のアナログ信号９を生成して、ＡＤコンバータ７
に設けられた端子２１へ供給する。検査装置１００に
は、クロック信号供給器１１が設けられている。クロッ
ク信号供給器１１は、周波数ｆＡＤＣＣＬＫ、周期３
（周期ＴｆＡＤＣＣＬＫ）を有するパルス状のクロック
信号１２を生成して、ＡＤコンバータ７に設けられた端
子２２へ供給する。クロック信号１２の周期３は、後述
するテスタ６が第１デジタル信号２の信号特性を安定し
て計測することができない程度に高速になっている。
８を備えている。アナログ信号供給器８は、周波数ｆＡ
ＤＣＩＮ、周期１０（周期ＴｆＡＤＣＩＮ）を有する正
弦波状のアナログ信号９を生成して、ＡＤコンバータ７
に設けられた端子２１へ供給する。検査装置１００に
は、クロック信号供給器１１が設けられている。クロッ
ク信号供給器１１は、周波数ｆＡＤＣＣＬＫ、周期３
（周期ＴｆＡＤＣＣＬＫ）を有するパルス状のクロック
信号１２を生成して、ＡＤコンバータ７に設けられた端
子２２へ供給する。クロック信号１２の周期３は、後述
するテスタ６が第１デジタル信号２の信号特性を安定し
て計測することができない程度に高速になっている。
【００３３】ＡＤコンバータ７は、クロック信号生成器
１１によって生成されたクロック信号１２の周期３ごと
に、アナログ信号供給器８によって生成されるアナログ
信号９をサンプリングしてデジタル信号２に変換する。
１１によって生成されたクロック信号１２の周期３ごと
に、アナログ信号供給器８によって生成されるアナログ
信号９をサンプリングしてデジタル信号２に変換する。
【００３４】検査装置１００は、クロック信号供給器１
３を備えている。クロック信号供給器１３は、周波数ｆ
ＬＨＣＬＫ、周期４（周期ＴｆＬＨＣＬＫ）を有するパ
ルス状のクロック信号１４を生成して、半導体装置５０
Ａに設けられたデジタル信号変換器１の端子２５へ供給
する。周期４は、アナログ信号９の周期１０のｎ倍（ｎ
は１以上の整数）にＡＤコンバータ７へ供給されるクロ
ック信号１２の周期３を加算した値になっている。図２
には、ｎ＝１の例が示されている。
３を備えている。クロック信号供給器１３は、周波数ｆ
ＬＨＣＬＫ、周期４（周期ＴｆＬＨＣＬＫ）を有するパ
ルス状のクロック信号１４を生成して、半導体装置５０
Ａに設けられたデジタル信号変換器１の端子２５へ供給
する。周期４は、アナログ信号９の周期１０のｎ倍（ｎ
は１以上の整数）にＡＤコンバータ７へ供給されるクロ
ック信号１２の周期３を加算した値になっている。図２
には、ｎ＝１の例が示されている。
【００３５】半導体装置５０Ａに設けられたデジタル信
号変換器１には、ＡＤコンバータ７によって、クロック
信号１２の周期３ごとにアナログ信号９からＡＤ変換さ
れたデジタル信号２が入力される端子２４が設けられて
いる。デジタル信号変換器１は、クロック信号供給器１
３によって供給されるクロック信号１４の周期４ごと
に、端子２４から入力されたデジタル信号２をサンプリ
ングしてデジタル信号５に変換し、端子２６からテスタ
６へ出力する。周期４ごとにデジタル信号２をサンプリ
ングしたデジタル信号５の周期１６（周期ＴｆＬＨＯＵ
Ｔ）は、図２に示すように、テスタ６が第２デジタル信
号５の信号特性を安定して計測することができる程度に
低速になっている。このように、半導体装置５０Ａに設
けられたデジタル信号変換器１は、テスタ６が信号特性
を安定して計測することができない程度に高速なアナロ
グ信号９の１周期１０の間のデータを、テスタ６が信号
特性を安定して計測することができる程度に十分低速な
周期１６の間において出力する。
号変換器１には、ＡＤコンバータ７によって、クロック
信号１２の周期３ごとにアナログ信号９からＡＤ変換さ
れたデジタル信号２が入力される端子２４が設けられて
いる。デジタル信号変換器１は、クロック信号供給器１
３によって供給されるクロック信号１４の周期４ごと
に、端子２４から入力されたデジタル信号２をサンプリ
ングしてデジタル信号５に変換し、端子２６からテスタ
６へ出力する。周期４ごとにデジタル信号２をサンプリ
ングしたデジタル信号５の周期１６（周期ＴｆＬＨＯＵ
Ｔ）は、図２に示すように、テスタ６が第２デジタル信
号５の信号特性を安定して計測することができる程度に
低速になっている。このように、半導体装置５０Ａに設
けられたデジタル信号変換器１は、テスタ６が信号特性
を安定して計測することができない程度に高速なアナロ
グ信号９の１周期１０の間のデータを、テスタ６が信号
特性を安定して計測することができる程度に十分低速な
周期１６の間において出力する。
【００３６】テスタ６は、半導体装置５０Ａに設けられ
たデジタル信号変換器１の端子２６から出力されたデジ
タル信号５の歪、ＳＮ比等のＡＣ信号特性を測定する。
たデジタル信号変換器１の端子２６から出力されたデジ
タル信号５の歪、ＳＮ比等のＡＣ信号特性を測定する。
【００３７】以上のように実施の形態２によれば、半導
体装置５０Ａに設けられたデジタル信号変換器１は、Ａ
Ｄコンバータ７によって変換されたデジタル信号２を周
期３よりも長い周期４ごとにサンプリングしてデジタル
信号５に変換する。このため、テスタ６へ入力されるデ
ジタル信号５がデジタル信号変換器１によってサンプリ
ングされる周期４は、デジタル信号２がＡＤコンバータ
７によってサンプリングされる周期３よりも長くなる。
従って、テスタ６は、ＡＤコンバータ７からの出力に基
づくデジタル信号５の信号特性を安定して計測すること
ができる。その結果、ＡＤコンバータ７を備えた半導体
装置５０の製品品質を向上させることができる。
体装置５０Ａに設けられたデジタル信号変換器１は、Ａ
Ｄコンバータ７によって変換されたデジタル信号２を周
期３よりも長い周期４ごとにサンプリングしてデジタル
信号５に変換する。このため、テスタ６へ入力されるデ
ジタル信号５がデジタル信号変換器１によってサンプリ
ングされる周期４は、デジタル信号２がＡＤコンバータ
７によってサンプリングされる周期３よりも長くなる。
従って、テスタ６は、ＡＤコンバータ７からの出力に基
づくデジタル信号５の信号特性を安定して計測すること
ができる。その結果、ＡＤコンバータ７を備えた半導体
装置５０の製品品質を向上させることができる。
【００３８】また、デジタル信号変換器１は半導体装置
５０Ａの内部に設けられているために、半導体装置５０
Ａに設けられたＡＤコンバータ７が高速に変換したデジ
タル信号２を半導体装置の外部へ高速に出力する必要が
ない。このため、高速対応のインターフェースを半導体
装置の外部に設けることなく、ＡＤコンバータ７からの
出力に基づくデジタル信号５の信号特性を安定して計測
することができる。従って、ＡＤコンバータ７を備えた
半導体装置５０Ａの製品品質を向上させることができ
る。
５０Ａの内部に設けられているために、半導体装置５０
Ａに設けられたＡＤコンバータ７が高速に変換したデジ
タル信号２を半導体装置の外部へ高速に出力する必要が
ない。このため、高速対応のインターフェースを半導体
装置の外部に設けることなく、ＡＤコンバータ７からの
出力に基づくデジタル信号５の信号特性を安定して計測
することができる。従って、ＡＤコンバータ７を備えた
半導体装置５０Ａの製品品質を向上させることができ
る。
【００３９】図４は、実施の形態２に係る他の半導体装
置の検査装置１００Ｂを模式的に示すブロック図であ
る。図２を参照して前述した半導体装置の検査装置１０
０Ａの構成要素と同一の構成要素には同一の参照符号を
付している。従って、これらの構成要素の詳細な説明は
省略する。前述した半導体装置の検査装置１００Ａと異
なる点は、クロック信号供給部１３が設けられていない
点、および半導体装置５０Ａの替わりに半導体装置５０
Ｂを検査する点である。半導体装置５０Ｂには、クロッ
ク信号変換器１５が設けられている。
置の検査装置１００Ｂを模式的に示すブロック図であ
る。図２を参照して前述した半導体装置の検査装置１０
０Ａの構成要素と同一の構成要素には同一の参照符号を
付している。従って、これらの構成要素の詳細な説明は
省略する。前述した半導体装置の検査装置１００Ａと異
なる点は、クロック信号供給部１３が設けられていない
点、および半導体装置５０Ａの替わりに半導体装置５０
Ｂを検査する点である。半導体装置５０Ｂには、クロッ
ク信号変換器１５が設けられている。
【００４０】クロック信号変換器１５は、クロック信号
供給器１１によって供給される周期３を有するクロック
信号１２を周期４を有するクロック信号１４に変換す
る。クロック信号１４が有する周期４は、アナログ信号
９の周期１０のｎ倍（ｎは１以上の整数）にＡＤコンバ
ータ７へ供給されるクロック信号１２の周期３を加算し
た値になっている。クロック信号変換器１５には、クロ
ック信号１２が入力される端子２７とクロック信号１４
を出力するための端子２８とが設けられている。デジタ
ル信号変換器１は、クロック信号変換器１５によって変
換されたクロック信号１４が有する周期４ごとに、ＡＤ
コンバータ７から出力されたデジタル信号２をサンプリ
ングし、デジタル信号５に変換してテスタ６へ出力す
る。
供給器１１によって供給される周期３を有するクロック
信号１２を周期４を有するクロック信号１４に変換す
る。クロック信号１４が有する周期４は、アナログ信号
９の周期１０のｎ倍（ｎは１以上の整数）にＡＤコンバ
ータ７へ供給されるクロック信号１２の周期３を加算し
た値になっている。クロック信号変換器１５には、クロ
ック信号１２が入力される端子２７とクロック信号１４
を出力するための端子２８とが設けられている。デジタ
ル信号変換器１は、クロック信号変換器１５によって変
換されたクロック信号１４が有する周期４ごとに、ＡＤ
コンバータ７から出力されたデジタル信号２をサンプリ
ングし、デジタル信号５に変換してテスタ６へ出力す
る。
【００４１】このように、半導体装置５０Ｂに設けられ
たクロック信号変換器１５は、周期３を有するクロック
信号１２を周期４を有するクロック信号１４に変換し、
デジタル信号変換器１は、クロック信号変換器１５によ
って変換された周期４を有するクロック信号１４に応じ
てデジタル信号２をデジタル信号５に変換する。このた
め、半導体装置５０Ｂに設けられたデジタル信号変換器
１に対して半導体装置５０Ｂの外部からクロック信号１
４を与える必要がない。このため、クロック信号１４を
半導体装置５０Ｂに入力するための検査用端子を半導体
装置に設けなくても、半導体装置５０Ｂに設けられたＡ
Ｄコンバータ７から出力されるデジタル信号２のＡＣ特
性を安定して計測することができる。従って、半導体装
置５０Ｂの製品品質を向上させることができる。
たクロック信号変換器１５は、周期３を有するクロック
信号１２を周期４を有するクロック信号１４に変換し、
デジタル信号変換器１は、クロック信号変換器１５によ
って変換された周期４を有するクロック信号１４に応じ
てデジタル信号２をデジタル信号５に変換する。このた
め、半導体装置５０Ｂに設けられたデジタル信号変換器
１に対して半導体装置５０Ｂの外部からクロック信号１
４を与える必要がない。このため、クロック信号１４を
半導体装置５０Ｂに入力するための検査用端子を半導体
装置に設けなくても、半導体装置５０Ｂに設けられたＡ
Ｄコンバータ７から出力されるデジタル信号２のＡＣ特
性を安定して計測することができる。従って、半導体装
置５０Ｂの製品品質を向上させることができる。
【００４２】なお、クロック信号変換器１５は半導体装
置５０Ｂの外部に設けてもよい。
置５０Ｂの外部に設けてもよい。
【００４３】図５は、実施の形態２に係るさらに他の半
導体装置の検査装置１００Ｃを模式的に示すブロック図
である。図４を参照して前述した半導体装置の検査装置
１００Ｂの構成要素と同一の構成要素には同一の参照符
号を付している。従って、これらの構成要素詳細な説明
は省略する。前述した半導体装置の検査装置１００Ｂと
異なる点は、半導体装置５０Ｂの替わりに半導体装置５
０Ｃを検査する点である。半導体装置５０Ｃには、クロ
ック信号変換器１５の替わりにクロック信号変換器１５
Ａが設けられている。
導体装置の検査装置１００Ｃを模式的に示すブロック図
である。図４を参照して前述した半導体装置の検査装置
１００Ｂの構成要素と同一の構成要素には同一の参照符
号を付している。従って、これらの構成要素詳細な説明
は省略する。前述した半導体装置の検査装置１００Ｂと
異なる点は、半導体装置５０Ｂの替わりに半導体装置５
０Ｃを検査する点である。半導体装置５０Ｃには、クロ
ック信号変換器１５の替わりにクロック信号変換器１５
Ａが設けられている。
【００４４】クロック信号変換器１５Ａには、制御信号
が入力される端子２９が設けられている。クロック信号
変換器１５Ａは、端子２９に入力された制御信号に基づ
いて、クロック信号１４が有する周期４が、アナログ信
号９の周期１０のｎ倍（ｎは１以上の整数）にＡＤコン
バータ７へ供給されるクロック信号１２の周期３を加算
した値になるように、クロック信号１２をクロック信号
１４に変換する。このため、アナログ信号９の周期１０
およびＡＤコンバータ７へ供給されるクロック信号１２
の周期３が変更された場合であっても、半導体装置５０
Ｃの構成を変更することなく、ＡＤコンバータ７からの
出力に基づく第２デジタル信号５の信号特性を安定して
計測することができる。その結果、ＡＤコンバータ７を
備えた半導体装置５０Ｃの製品品質を向上させることが
できる。
が入力される端子２９が設けられている。クロック信号
変換器１５Ａは、端子２９に入力された制御信号に基づ
いて、クロック信号１４が有する周期４が、アナログ信
号９の周期１０のｎ倍（ｎは１以上の整数）にＡＤコン
バータ７へ供給されるクロック信号１２の周期３を加算
した値になるように、クロック信号１２をクロック信号
１４に変換する。このため、アナログ信号９の周期１０
およびＡＤコンバータ７へ供給されるクロック信号１２
の周期３が変更された場合であっても、半導体装置５０
Ｃの構成を変更することなく、ＡＤコンバータ７からの
出力に基づく第２デジタル信号５の信号特性を安定して
計測することができる。その結果、ＡＤコンバータ７を
備えた半導体装置５０Ｃの製品品質を向上させることが
できる。
【００４５】
【発明の効果】以上のように本発明によれば、半導体装
置の製品品質を向上させることができる半導体装置の検
査装置を提供することができる。
置の製品品質を向上させることができる半導体装置の検
査装置を提供することができる。
【００４６】また本発明によれば、半導体装置に設けら
れたＡＤコンバータから出力されるデジタル信号のＡＣ
特性を安定して計測することができる半導体装置の検査
装置を提供することができる。
れたＡＤコンバータから出力されるデジタル信号のＡＣ
特性を安定して計測することができる半導体装置の検査
装置を提供することができる。
【図１】実施の形態１に係る半導体装置の検査装置を模
式的に示すブロック図
式的に示すブロック図
【図２】実施の形態１に係る半導体装置の検査装置に設
けられたデジタル信号変換器のサンプリング周期を説明
するための波形図
けられたデジタル信号変換器のサンプリング周期を説明
するための波形図
【図３】実施の形態２に係る半導体装置の検査装置を模
式的に示すブロック図
式的に示すブロック図
【図４】実施の形態２に係る他の半導体装置の検査装置
を模式的に示すブロック図
を模式的に示すブロック図
【図５】実施の形態２に係るさらに他の半導体装置の検
査装置を模式的に示すブロック図
査装置を模式的に示すブロック図
【図６】従来の半導体装置の検査装置を模式的に示すブ
ロック図
ロック図
【図７】従来の半導体装置の検査装置が検査する半導体
装置に設けられたＡＤ変換器のサンプリング周期を説明
するための波形図
装置に設けられたＡＤ変換器のサンプリング周期を説明
するための波形図
１ デジタル信号変換器
２ デジタル信号
３、４ 周期
５ デジタル信号
６ テスタ
７ ＡＤコンバータ
８ アナログ信号供給器
９ アナログ信号
１０ 周期
１１ クロック信号供給器
１２ クロック信号
１３ クロック信号供給器
１４ クロック信号
１５ クロック信号変換器
１６ 周期
５０ 半導体装置
１００ 検査装置
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/28 - 31/3193
G01R 13/34
H03M 1/10
Claims (11)
- 【請求項１】 アナログデジタル（ＡＤ）コンバータを
備えた半導体装置の検査装置であって、 前記ＡＤコンバータが第１周期ごとにサンプリングして
第１デジタル信号に変換するためのアナログ信号を供給
するアナログ信号供給手段と、 前記ＡＤコンバータによって変換された前記第１デジタ
ル信号を前記第１周期よりも長い第２周期ごとにサンプ
リングして第２デジタル信号に変換するデジタル信号変
換手段と、 前記デジタル信号変換手段によって変換された前記第２
デジタル信号の信号特性を計測するテスタとを具備する
ことを特徴とする半導体装置の検査装置。 - 【請求項２】 前記アナログ信号は、前記第１周期より
も長い第３周期を有しており、 前記第２周期は、前記第３周期のｎ倍（ｎは１以上の整
数）に前記第１周期を加算した値になっている、請求項
１記載の半導体装置の検査装置。 - 【請求項３】 前記第１周期は、前記テスタが前記第１
デジタル信号の信号特性を安定して計測することができ
ない程度に高速になっており、 前記第２周期は、前記テスタが前記第２デジタル信号の
信号特性を安定して計測することができる程度に低速に
なっている、請求項１記載の半導体装置の検査装置。 - 【請求項４】 前記第１周期を有するクロック信号を前
記ＡＤコンバータへ供給するクロック信号供給手段をさ
らに具備しており、 前記ＡＤコンバータは、前記クロック信号供給手段によ
って供給された前記クロック信号に応じて前記アナログ
信号を前記第１デジタル信号へ変換する、請求項１記載
の半導体装置の検査装置。 - 【請求項５】 前記第２周期を有するクロック信号を前
記デジタル信号変換手段へ供給するクロック信号供給手
段をさらに具備しており、 前記デジタル信号変換手段は、前記クロック信号供給手
段によって供給された前記クロック信号に応じて前記第
１デジタル信号を前記第２デジタル信号へ変換する、請
求項１記載の半導体装置の検査装置。 - 【請求項６】 前記ＡＤコンバータは、前記第１周期を
有するクロック信号に応じて前記アナログ信号を前記第
１デジタル信号へ変換し、 前記検査装置は、前記第１周期を有する前記クロック信
号を前記第２周期を有する第２クロック信号に変換する
クロック信号変換手段をさらに具備しており、 前記デジタル信号変換手段は、前記クロック信号変換手
段によって変換された前記第２周期を有する前記第２ク
ロック信号に応じて前記第１デジタル信号を前記第２デ
ジタル信号に変換する、請求項１記載の半導体装置の検
査装置。 - 【請求項７】 アナログ信号を第１周期ごとにサンプリ
ングして第１デジタル信号に変換するアナログデジタル
（ＡＤ）コンバータと前記ＡＤコンバータによって変換
された前記第１デジタル信号を前記第１周期よりも長い
第２周期ごとにサンプリングして第２デジタル信号に変
換するデジタル信号変換手段とが設けられた半導体装置
を検査するための検査装置であって、 前記半導体装置に設けられた前記ＡＤコンバータへ前記
アナログ信号を供給するアナログ信号供給手段と、 前記半導体装置に設けられた前記デジタル信号変換手段
によって変換された前記第２デジタル信号の信号特性を
計測するテスタとを具備することを特徴とする半導体装
置の検査装置。 - 【請求項８】 前記アナログ信号は、前記第１周期より
も長い第３周期を有しており、 前記第２周期は、前記第３周期のｎ倍（ｎは１以上の整
数）に前記第１周期を加算した値になっている、請求項
７記載の半導体装置の検査装置。 - 【請求項９】 前記ＡＤコンバータは、前記第１周期を
有するクロック信号に応じて前記アナログ信号を前記第
１デジタル信号へ変換し、 前記半導体装置には、前記第１周期を有する前記クロッ
ク信号を前記第２周期を有する第２クロック信号に変換
するクロック信号変換手段がさらに設けられており、 前記デジタル信号変換手段は、前記クロック信号変換手
段によって変換された前記第２周期を有する前記第２ク
ロック信号に応じて前記第１デジタル信号を前記第２デ
ジタル信号に変換する、請求項７記載の半導体装置の検
査装置。 - 【請求項１０】 前記ＡＤコンバータおよび前記クロッ
ク信号変換手段へ前記第１周期を有する前記クロック信
号を供給するクロック信号供給手段をさらに具備してい
る、請求項９記載の半導体装置の検査装置。 - 【請求項１１】 前記アナログ信号は、前記第１周期よ
りも長い第３周期を有しており、 前記クロック信号変換手段は、前記第２周期が前記第３
周期のｎ倍（ｎは１以上の整数）に前記第１周期を加算
した値になるように前記第１クロック信号を前記第２ク
ロック信号に変換する、請求項７記載の半導体装置の検
査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183264A JP3496936B1 (ja) | 2002-06-24 | 2002-06-24 | アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183264A JP3496936B1 (ja) | 2002-06-24 | 2002-06-24 | アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004028696A JP2004028696A (ja) | 2004-01-29 |
| JP3496936B1 true JP3496936B1 (ja) | 2004-02-16 |
Family
ID=31179534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002183264A Expired - Fee Related JP3496936B1 (ja) | 2002-06-24 | 2002-06-24 | アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3496936B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011033564A1 (ja) * | 2009-09-16 | 2011-03-24 | 株式会社アドバンテスト | プローブ回路、マルチプローブ回路、試験装置、および電子デバイス |
-
2002
- 2002-06-24 JP JP2002183264A patent/JP3496936B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004028696A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8386209B2 (en) | Testing system | |
| Overney et al. | Characterization of metrological grade analog-to-digital converters using a programmable Josephson voltage standard | |
| CN201215580Y (zh) | 一种集成电路测试系统 | |
| JP3548108B2 (ja) | 電気信号評価方法 | |
| Dallet et al. | Dynamic characterisation of analogue-to-digital converters | |
| JP2004093345A (ja) | ジッタ測定回路 | |
| US7184908B2 (en) | Calibration method of time measurement apparatus | |
| JP3496936B1 (ja) | アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置 | |
| JP2000221248A (ja) | 半導体試験装置 | |
| US6339389B1 (en) | Method of testing analog to digital converters | |
| IE20090465A1 (en) | A testing system | |
| JP3167472B2 (ja) | アナログ−ディジタルコンバータのｓｎ比測定方法 | |
| Balestrieri et al. | DAC testing: recent research directions | |
| JP2000284008A (ja) | 周波数測定方法及び周波数測定装置 | |
| JP2004088515A (ja) | Ａｄｃの検査方法及び検査装置 | |
| Balestrieri et al. | Experimental comparison of different standards for dynamic characterization of ADCs | |
| JPS6158323A (ja) | デ−タ変換器の試験方法 | |
| JP3316098B2 (ja) | ビデオ用ａｄコンバータの試験装置及びその試験方法 | |
| JPS6214525A (ja) | タイミング較正方法 | |
| CN105553477B (zh) | 一种基于flex测试模数转换器rhf1201的方法 | |
| JPH06249921A (ja) | ミックスドシグナルｉｃテスタ | |
| TWI237949B (en) | Bist apparatus and method for digital-to-analog converter | |
| JP2001337133A (ja) | Ｉｃテスタ | |
| Karandjeff et al. | Measuring SNR, SINAD, and THD Quickly. | |
| KR100388224B1 (ko) | 아날로그-디지털컨버터테스트장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |