JP2009282119A - 表示装置 - Google Patents

Abstract

【課題】アナログ映像信号の供給元である外部ＩＣの低電圧化を可能とする表示装置を提供する。
【解決手段】波形処理部３３内において、波形処理回路３３１は、映像バス配線３１に印加されたアナログ映像信号の振幅を伸張する振幅伸張回路３３１Ａと、振幅伸張回路３３１Ａから出力されるアナログ映像信号の電圧をシフトする電圧シフト回路３３１Ｂと、電圧シフト回路３３１Ｂの出力インピーダンスよりも低い出力インピーダンスを有するとともに、電圧シフト回路３３１Ｂから出力されるアナログ映像信号の電圧と同じ電圧を有するアナログ映像信号を対応する信号線Ｘに出力するインピーダンス変換回路３３１Ｃとを備える。
【選択図】図２

Description

本発明は、アナログ映像信号の供給元である外部ＩＣの低電圧化を可能とする表示装置に関するものである。

図２１は、従来の液晶表示装置の概略構成を示すブロック図である。

従来の液晶表示装置は、アレイ基板１と、アレイ基板１内に互いに交差するように形成された複数の信号線Ｘおよび複数の走査線Ｙと、信号線Ｘと走査線Ｙとが交差する各交差部に形成された画素２と、アレイ基板１内に形成された信号線駆動回路３Ａと、アレイ基板１内に形成された図示しない走査線駆動回路と、アレイ基板１とは別に設けられた集積回路（図面および以下の説明では「外部ＩＣ」という）４Ａとを備える。

各画素２にあっては、画素トランジスタＱと、画素電極Ｐと、液晶容量ＣＬとが形成される。

外部ＩＣ４と信号線駆動回路３Ａの間には、複数の回路配線４１が設けられている。

信号線駆動回路３Ａは、回路配線４１ごとに、外部ＩＣ４Ａがその回路配線４１に印加したアナログ映像信号をその回路配線４１に対応する例えば３つの信号線Ｘに時分割で振り分ける振り分け部３２を備える。

従来の液晶表示装置にあっては、アレイ基板１などの基板材料がアモルファスシリコンとポリシリコンのいずれであっても、外部ＩＣ４Ａが直接に画素２を駆動する方法が一般的である。また、特に高画質が要求されないなら、駆動電圧は比較的低くてよい。

この出願の発明に関連する先行技術文献情報としては次のものがある。
特開２００１−１０９４３５号公報

しかしながら、例えば、画質向上の目的でいわゆるＨＶ反転駆動を行う場合には、正極性および負極性のアナログ映像信号を画素２に印加する必要があり、このアナログ映像信号における振幅の最大値を例えば１０Ｖ程度に上げなければならない。よって、外部ＩＣ４Ａの低電圧化が困難となり、結果として、外部ＩＣ４Ａの低消費電力化、内部の回路パターンの微細化および低コスト化が困難となっている。

本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、アナログ映像信号の供給元である外部ＩＣの低電圧化を可能とする表示装置を提供することにある。

上記の課題を解決するために、本発明に係る表示装置は、アレイ基板と、前記アレイ基板内に互いに交差するように形成された複数の信号線および複数の走査線と、前記アレイ基板内の前記信号線と前記走査線とが交差する各交差部に形成された画素と、前記アレイ基板内に前記信号線ごとに形成され、入力されるアナログ映像信号の振幅を伸張する振幅伸張回路と、前記アレイ基板内に前記振幅伸張回路ごとに形成され、当該振幅伸張回路から出力されるアナログ映像信号の電圧をシフトする電圧シフト回路と、前記アレイ基板内に前記電圧シフト回路ごとに形成され、当該電圧シフト回路の出力インピーダンスよりも低い出力インピーダンスを有するとともに、当該電圧シフト回路から出力されるアナログ映像信号の電圧と同じ電圧を有するアナログ映像信号を、対応する信号線に出力するインピーダンス変換回路とを備えることを特徴とする。

本発明に係る表示装置によれば、アレイ基板内に振幅伸張回路、電圧シフト回路およびインピーダンス変換回路を形成したことで、アナログ映像信号の振幅を高められ、よって、アナログ映像信号の供給元である外部ＩＣの低電圧化が可能になるという効果が得られる。

本発明において、前記各振幅伸張回路は、第１キャパシタと、一方の電極が接地された第２キャパシタと、前記第２キャパシタの他方の電極とアナログ映像信号の入力回路節点との間を開閉する第１スイッチと、前記第１キャパシタの一方の電極と接地点との間を開閉する第２スイッチと、前記第１キャパシタの一方の電極と前記第２キャパシタの他方の電極との間を開閉する第３スイッチと、前記第１キャパシタの他方の電極と前記第２キャパシタの他方の電極との間を開閉する第４スイッチと、前記第１キャパシタの他方の電極と前記振幅伸張回路の出力回路節点との間を開閉する第５スイッチとを有することを特徴とする。

本発明においては、まず、第１ステップで第１、第２、第４、第５スイッチのみをオンし、以下、第２ステップで第３、第５スイッチのみをオンし、第３、第４ステップで第３スイッチのみをオンする。

本発明において、前記各電圧シフト回路は、対応する振幅伸張回路の出力回路節点に一方の電極が接続された第１キャパシタと、前記電圧シフト回路の出力回路節点に一方の電極が接続された第２キャパシタと、前記第１キャパシタの他方の電極と所定の基準電圧が供給される基準点との間を開閉する第１スイッチと、前記第２キャパシタの他方の電極と前記基準点または前記基準電圧とは異なる基準電圧が供給される基準点との間を開閉する第２スイッチと、前記第１キャパシタの他方の電極と前記第２キャパシタの他方の電極の間を開閉する第３スイッチとを有することを特徴とする。

本発明においては、まず、第１ステップで第１、第２スイッチのみをオンし、以下、第２ステップでも第１、第２スイッチのみをオンし、第３ステップで第２、第３スイッチのみをオンし、第４ステップで第３スイッチのみをオンする。

本発明において、前記各インピーダンス変換回路は、対応する電圧シフト回路の出力回路節点に接続された入力端子を有する増幅回路と、前記増幅回路の入力端子と前記増幅回路の出力端子の間を開閉する第１スイッチと、前記増幅回路の出力端子と前記インピーダンス変換回路の出力回路節点の間を開閉する第２スイッチと、前記インピーダンス変換回路の出力回路節点と、対応する振幅伸張回路の出力回路節点の間を開閉する第３スイッチとを有することを特徴とする。

本発明においては、まず、第１ステップで第１スイッチのみをオンし、以下、第２、第３ステップでも第１スイッチのみをオンし、第４ステップで第２、第３スイッチのみをオンする。

本発明によれば、アレイ基板内に振幅伸張回路、電圧シフト回路およびインピーダンス変換回路を形成したことで、アナログ映像信号の振幅を高められ、よって、アナログ映像信号の供給元である外部ＩＣの低電圧化が可能になるという効果が得られる。その結果、外部ＩＣにあっては、低消費電力化、内部の回路パターンの微細化および低コスト化を実現することができる。

以下、本発明に係る表示装置の一実施の形態について図を参照して説明する。

図１は、本実施の形態に係る液晶表示装置の概略構成を示すブロック図である。

液晶表示装置は、アレイ基板１と、アレイ基板１内に互いに交差するように形成された複数の信号線Ｘおよび複数の走査線Ｙと、信号線Ｘと走査線Ｙとが交差する各交差部に形成された画素２と、アレイ基板１内に形成された信号線駆動回路３と、アレイ基板１内に形成された図示しない走査線駆動回路と、アレイ基板１とは別に設けられた集積回路（図面および以下の説明では「外部ＩＣ」という）４とを備える。

アレイ基板１の基板材料は、例えば、ポリシリコンであり、各画素２、信号線駆動回路３および走査線駆動回路内のトランジスタは、ポリシリコンの薄膜を用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）である。

なお、図示しないが、液晶表示装置は、アレイ基板１に所定の間隔をおいて対向配置された対向基板と、アレイ基板１と対向基板の間に挟持された液晶層とを備える。対向基板内には、図示しない対向電極が形成される。

各画素２は、信号線Ｘと走査線Ｙに接続された画素トランジスタＱと、画素トランジスタＱに接続された画素電極Ｐと、対応する液晶層の部分である液晶容量ＣＬを含む。液晶容量ＣＬは、画素電極Ｐに対向する対向電極の一部（符号ＰＴで示す）と画素電極Ｐとに挟持される。

外部ＩＣ４と信号線駆動回路３の間には、複数の回路配線４１が設けられている。

信号線駆動回路３は、信号線Ｘと同数の映像バス配線３１を備える。さらに、信号線駆動回路３は、回路配線４１ごとに、外部ＩＣ４がその回路配線４１に印加したアナログ映像信号をその回路配線４１に対応する例えば３つの映像バス配線３１に時分割で振り分ける振り分け部３２と、例えばその３つの各映像バス配線３１に印加されたアナログ映像信号を波形処理し、処理後のアナログ映像信号を対応する信号線Ｘに印加する波形処理部３３とを備える。

波形処理部３３は、正極性回路と負極性回路（波形処理回路と総称する）の少なくとも一方を備えている。

本実施の形態では、例えば、画質向上の目的でいわゆるＨＶ反転駆動を行う場合には、正極性および負極性のアナログ映像信号が画素２に印加される。このアナログ映像信号における振幅の最大値は１０Ｖ程度である。

一方、外部ＩＣ４から供給されるアナログ映像信号は同様に２種類ありながら、その振幅の最大値は、以下に説明する装置構成および作用により、５Ｖ以下とすることができる。その結果、外部ＩＣ４にあっては、低消費電力化、内部の回路パターンの微細化および低コスト化を実現することができる。

アナログ映像信号における振幅の最大値は１０Ｖ程度であるが、対向電極ＰＴの電圧は例えば５Ｖであり、よって、画素２には、最大で５Ｖ程度が印加される。

例えば、液晶層の動作モードをＴＮ（Twisted Nematic）モードとして、液晶表示装置をノーマリホワイトとする場合、例えば、画素２に電圧を印加すると、液晶容量ＣＬにおける光の透過率がゼロになり、例えば自然光が画素電極Ｐに反射して生じた光が液晶容量ＣＬを透過せず遮断される。つまり、いわゆる黒表示がなされる。

一方、アナログ映像信号が例えば５Ｖとなって画素２に電圧が印加されない場合、液晶容量ＣＬにおける光の透過率が最大になり、画素２は光を透過する。つまり、いわゆる白表示がなされる。

なお、アレイ基板１の背面側には、バックライトが設けられる場合があり、例えば、画素２は、バックライトからの光を遮断または透過させ、こうして、黒表示または白表示がなされる。

白表示にあっては、アナログ映像信号の電圧を調整することにより、画素２に印加される電圧が０Ｖと５Ｖの間の中間電圧となり、これにより、中間階調表示がなされる。以下、黒表示および白表示の動作を説明するが、白表示が行えれば、中間階調表示も行えるので、中間階調表示の説明は省略する。

図２は、波形処理回路の概略構成を示すブロック図である。

波形処理部３３内において、波形処理回路３３１は、映像バス配線３１に印加されたアナログ映像信号の振幅を伸張する振幅伸張回路３３１Ａと、振幅伸張回路３３１Ａから出力されるアナログ映像信号の電圧をシフトする電圧シフト回路３３１Ｂと、電圧シフト回路３３１Ｂの出力インピーダンスよりも低い出力インピーダンスを有するとともに、電圧シフト回路３３１Ｂから出力されるアナログ映像信号の電圧と同じ電圧を有するアナログ映像信号を対応する信号線Ｘに出力するインピーダンス変換回路３３１Ｃとを備える。各信号線Ｘは信号線容量Ｘｃを有する。

映像バス配線３１に印加されるアナログ映像信号における振幅の最大値は３．３Ｖであり、振幅伸張回路３３１Ａから出力されるアナログ映像信号における振幅の最大値は、５Ｖであり、電圧シフト回路３３１Ｂから出力されるアナログ映像信号およびインピーダンス変換回路３３１Ｃから出力されるアナログ映像信号における振幅の最大値は１０Ｖである。

図３は、正極性回路の回路図である。

正極性回路３３Ｐの振幅伸張回路３３１ＡＰは、第１キャパシタＣ１１と、一方の電極が接地点ＧＮＤに接地された第２キャパシタＣ１２と、第２キャパシタＣ１２の他方の電極と映像バス配線３１つまりアナログ映像信号の入力回路節点との間を開閉する第１スイッチ（トランジスタを用いたアナログスイッチであり、以下、スイッチについて同様である）Ｓ１１と、第１キャパシタＣ１１の一方の電極と接地点ＧＮＤとの間を開閉する第２スイッチＳ１２と、第１キャパシタＣ１１の一方の電極と第２キャパシタＣ１２の他方の電極との間を開閉する第３スイッチＳ１３と、第１キャパシタＣ１１の他方の電極と第２キャパシタの他方の電極との間を開閉する第４スイッチＳ１４と、第１キャパシタＣ１１の他方の電極と振幅伸張回路の出力回路節点ＡＯとの間を開閉する第５スイッチＳ１５とを有する。

正極性回路３３Ｐの電圧シフト回路３３１ＢＰは、対応する振幅伸張回路３３１ＡＰの出力回路節点ＡＯに一方の電極が接続された第１キャパシタＣ２１と、電圧シフト回路の出力回路節点ＢＯに一方の電極が接続された第２キャパシタＣ２２と、第１キャパシタＣ２１の他方の電極と所定の基準電圧Ｖｒｓｔが供給される基準点との間を開閉する第１スイッチＳ２１と、第２キャパシタＣ２２の他方の電極と基準電圧Ｖｒｓｔよりも５Ｖ（ボルト）高い基準電圧Ｖｒｓｔ＋５Ｖが供給される基準点との間を開閉する第２スイッチＳ２２と、第１キャパシタＣ２１の他方の電極と第２キャパシタＣ２２の他方の電極の間を開閉する第３スイッチＳ２３とを有する。

正極性回路３３Ｐのインピーダンス変換回路３３１Ｐは、対応する電圧シフト回路３３１ＢＰの出力回路節点ＢＯに接続された入力端子を有する増幅回路ＡＭＰと、増幅回路ＡＭＰの入力端子と増幅回路ＡＭＰの出力端子の間を開閉する第１スイッチＳ３１と、増幅回路ＡＭＰの出力端子とインピーダンス変換回路３３１ＣＰの出力回路節点ＣＯつまり対応する信号線Ｘの間を開閉する第２スイッチＳ３２と、インピーダンス変換回路３３１ＣＰの出力回路節点ＣＯと、対応する振幅伸張回路３３１ＡＰの出力回路節点ＡＯの間を開閉する第３スイッチＳ３３とを有する。

（正極性回路／３．３Ｖ→１０Ｖ／黒表示）
次に、正極性回路３３Ｐが、映像バス配線３１に印加されたアナログ映像信号の電圧３．３Ｖを１０Ｖにする際に行う４ステップを説明する。この際、画素トランジスタＱがオンならば、画素電極Ｐにも１０Ｖが印加され、対向電極ＰＴの電圧が５Ｖならば、電位差により、画素２が光を遮断して、いわゆる黒表示がなされる。以下、この動作を正極性回路の黒表示動作という。

図４は、正極性回路の黒表示動作における第１ステップでの状態を示す図である。

正極性回路３３Ｐは、第１ステップでは、振幅伸張回路３３１ＡＰの第１スイッチＳ１１、第２スイッチＳ１２、第４スイッチＳ１４、第５スイッチＳ１５、電圧シフト回路３３１ＢＰの第１スイッチＳ２１、第２スイッチＳ２２、インピーダンス変換回路３３１ＣＰの第１スイッチＳ３１のみをオンし、他のスイッチをオフする。

これにより、３．３Ｖが、振幅伸張回路３３１ＡＰの第１キャパシタＣ１１、第２キャパシタＣ１２に供給され、基準電圧Ｖｒｓｔが電圧シフト回路３３１ＢＰの第１キャパシタＣ２１に供給され、基準電圧Ｖｒｓｔ＋５Ｖが電圧シフト回路３３１ＢＰの第２キャパシタＣ２２に供給される。このとき、振幅伸張回路３３１ＡＰの出力回路節点ＡＯの電圧も３．３Ｖとなる。また、増幅回路ＡＭＰの入力端子の電圧は、増幅回路ＡＭＰの内部回路により定まる電圧Ｖｔｈ−Ｉｖｔとなる。

図５は、正極性回路の黒表示動作における第２ステップでの状態を示す図である。

正極性回路３３Ｐは、第２ステップに移行する際、振幅伸張回路３３１ＡＰの第１スイッチＳ１１、第２スイッチＳ１２、第４スイッチＳ１４をオフし、第３スイッチＳ１３をオンする。

これにより、振幅伸張回路３３１ＡＰの出力回路節点ＡＯが５Ｖに、第２キャパシタＣ１２の電圧は例えば２．５Ｖに、それぞれ３．３Ｖから変化する。変化後の各電圧は、振幅伸張回路３３１ＡＰの第１キャパシタＣ１１、第２キャパシタＣ１２、電圧シフト回路３３１ＢＰの第１キャパシタＣ２１の各静電容量と基準電圧Ｖｒｓｔの電圧値を予め調整することにより、それぞれ５Ｖ、２．５Ｖとなる。

図６は、正極性回路の黒表示動作における第３ステップでの状態を示す図である。

正極性回路３３Ｐは、第３ステップに移行する際、振幅伸張回路３３１ＡＰの第５スイッチＳ１５、電圧シフト回路３３１ＢＰの第１スイッチＳ２１をオフし、電圧シフト回路３３１ＢＰの第３スイッチＳ２３をオンする。

これにより、振幅伸張回路３３１ＡＰの出力回路節点ＡＯが５Ｖから１０Ｖに変化する。出力回路節点ＡＯはフローティングしているので、出力回路節点ＡＯの電圧は、基準電圧Ｖｒｓｔと基準電圧Ｖｒｓｔ＋５Ｖの差つまり＋５Ｖシフトする。

図７は、正極性回路の黒表示動作における第４ステップでの状態を示す図である。

正極性回路３３Ｐは、第４ステップに移行する際、電圧シフト回路３３１ＢＰの第２スイッチＳ２２、インピーダンス変換回路３３１ＣＰの第１スイッチＳ３１をオフし、インピーダンス変換回路３３１ＣＰの第２スイッチＳ３２、第３スイッチＳ３３をオンする。 これにより、増幅回路ＡＭＰの出力端子から、振幅伸張回路３３１ＡＰの出力回路節点ＡＯへフィードバックがかかり、増幅回路ＡＭＰは、出力回路節点ＡＯの電圧１０Ｖを維持しつつ、信号線Ｘへ電流を供給する。

（正極性回路／０Ｖ→５Ｖ／白表示）
次に、正極性回路３３Ｐが、映像バス配線３１に印加されたアナログ映像信号の電圧０Ｖを５Ｖにする際に行う４ステップを説明する。この際、画素トランジスタＱがオンならば、画素電極Ｐにも５Ｖが印加され、対向電極ＰＴの電圧が５Ｖならば、電位差が生じず、画素２が光を透過して、いわゆる白表示がなされる。以下、この動作を正極性回路の白表示動作という。

図８は、正極性回路の白表示動作における第１ステップでの状態を示す図である。

正極性回路３３Ｐは、第１ステップでは、各スイッチの状態を正極性回路の黒表示動作における第１ステップでの状態と同じにする。

これにより、０Ｖが、振幅伸張回路３３１ＡＰの第１キャパシタＣ１１、第２キャパシタＣ１２に供給され、基準電圧Ｖｒｓｔが電圧シフト回路３３１ＢＰの第１キャパシタＣ２１に供給され、基準電圧Ｖｒｓｔ＋５Ｖが電圧シフト回路３３１ＢＰの第２キャパシタＣ２２に供給される。このとき、振幅伸張回路３３１ＡＰの出力回路節点ＡＯの電圧も０Ｖとなる。また、増幅回路ＡＭＰの入力端子の電圧は電圧Ｖｔｈ−Ｉｖｔとなる。

図９は、正極性回路の白表示動作における第２ステップでの状態を示す図である。

正極性回路３３Ｐは、第２ステップでは、各スイッチの状態を正極性回路の黒表示動作における第２ステップでの状態と同じにする。

これにより、振幅伸張回路３３１ＡＰの出力回路節点ＡＯが０Ｖに、第２キャパシタＣ１２の電圧は例えば０Ｖに、それぞれ維持される。電圧０Ｖが維持されるのは、第１ステップで、振幅伸張回路３３１ＡＰの第１キャパシタＣ１１の電極間の電圧、第２キャパシタＣ１２の電極間の電圧が、それぞれ０Ｖであり、同一であったためである。

図１０は、正極性回路の白表示動作における第３ステップでの状態を示す図である。

正極性回路３３Ｐは、第３ステップでは、各スイッチの状態を正極性回路の黒表示動作における第３ステップでの状態と同じにする。

これにより、振幅伸張回路３３１ＡＰの出力回路節点ＡＯが０Ｖから５Ｖに変化する。このとき、第１キャパシタＣ２１の出力回路節点ＡＯとは反対側の電極の電圧が基準電圧Ｖｒｓｔと基準電圧Ｖｒｓｔ＋５Ｖの差つまり＋５Ｖシフトする。出力回路節点ＡＯはフローティングしているので、第１キャパシタＣ２１の電極間の電圧は維持され、よって、出力回路節点ＡＯが０Ｖから５Ｖに変化する。

図１１は、正極性回路の白表示動作における第４ステップでの状態を示す図である。

正極性回路３３Ｐは、第４ステップでは、各スイッチの状態を正極性回路の黒表示動作における第４ステップでの状態と同じにする。

これにより、増幅回路ＡＭＰの出力端子から、振幅伸張回路３３１ＡＰの出力回路節点ＡＯへフィードバックがかかり、増幅回路ＡＭＰは、出力回路節点ＡＯの電圧５Ｖを維持しつつ、信号線Ｘへ電流を供給する。

図１２は、負極性回路の回路図である。

負極性回路３３Ｎの振幅伸張回路３３１ＡＮは、図３に示した正極性回路３３Ｐの振幅伸張回路３３１ＡＰと同じものである。

負極性回路３３Ｎの電圧シフト回路３３１ＢＮは、正極性回路３３Ｐの電圧シフト回路３３１ＢＰに対し、第２スイッチＳ２２が第２キャパシタＣ２２の他方の電極と基準電圧Ｖｒｓｔが供給される基準点との間を開閉するように回路変更したものである。

負極性回路３３Ｎのインピーダンス変換回路３３１ＣＮは、正極性回路３３Ｐのインピーダンス変換回路３３１ＣＰと同じものである。

（負極性回路／３．３Ｖ→５Ｖ／白表示）
次に、負極性回路３３Ｎが、映像バス配線３１に印加されたアナログ映像信号の電圧３．３Ｖを５Ｖにする際に行う４ステップを説明する。この際、画素トランジスタＱがオンならば、画素電極Ｐにも５Ｖが印加され、対向電極ＰＴの電圧が５Ｖならば、電位差が生じず、画素２が光を透過して、いわゆる白表示がなされる。以下、この動作を負極性回路の白表示動作という。

図１３は、負極性回路の白表示動作における第１ステップでの状態を示す図である。

負極性回路３３Ｎは、第１ステップでは、各スイッチの状態を正極性回路の黒表示動作における第１ステップでの状態（正極性回路の白表示動作における第１ステップでの状態）と同じにする。

これにより、３．３Ｖが、振幅伸張回路３３１ＡＮの第１キャパシタＣ１１、第２キャパシタＣ１２に供給され、基準電圧Ｖｒｓｔが電圧シフト回路３３１ＢＮの第１キャパシタＣ２１と第２キャパシタＣ２２に供給される。このとき、振幅伸張回路３３１ＡＮの出力回路節点ＡＯの電圧も３．３Ｖとなる。また、増幅回路ＡＭＰの入力端子の電圧は電圧Ｖｔｈ−Ｉｖｔとなる。

図１４は、負極性回路の白表示動作における第２ステップでの状態を示す図である。

負極性回路３３Ｎは、第２ステップでは、各スイッチの状態を正極性回路の黒表示動作における第２ステップでの状態（正極性回路の白表示動作における第２ステップでの状態）と同じにする。

これにより、振幅伸張回路３３１ＡＮの出力回路節点ＡＯが５Ｖに、第２キャパシタＣ１２の電圧は例えば２．５Ｖに、それぞれ３．３Ｖから変化する。変化後の各電圧は、振幅伸張回路３３１ＡＮの第１キャパシタＣ１１、第２キャパシタＣ１２、電圧シフト回路３３１ＢＮの第１キャパシタＣ２１の各静電容量と基準電圧Ｖｒｓｔの電圧値を予め調整することにより、それぞれ５Ｖ、２．５Ｖとなる。

図１５は、負極性回路の白表示動作における第３ステップでの状態を示す図である。

負極性回路３３Ｎは、第３ステップでは、各スイッチの状態を正極性回路の黒表示動作における第３ステップでの状態（正極性回路の白表示動作における第３ステップでの状態）と同じにする。

これにより、振幅伸張回路３３１ＡＮの出力回路節点ＡＯが５Ｖを維持する。

このとき、電圧シフト回路３３１ＢＮの第１キャパシタＣ２１の、出力回路節点ＡＯとは反対側の電極の電圧が基準電圧Ｖｒｓｔに維持される。出力回路節点ＡＯがフローティングしており、第１キャパシタＣ２１の電極間の電圧が維持されるのだが、正極性回路の白表示動作における第３ステップとは異なり、第１キャパシタＣ２１による電圧のシフトが発生せず、出力回路節点ＡＯは５Ｖに維持される。

図１６は、負極性回路の白表示動作における第４ステップでの状態を示す図である。

負極性回路３３Ｎは、第４ステップでは、各スイッチの状態を正極性回路の黒表示動作における第４ステップでの状態（正極性回路の白表示動作における第４ステップでの状態）と同じにする。

これにより、増幅回路ＡＭＰの出力端子から、振幅伸張回路３３１ＡＮの出力回路節点ＡＯへフィードバックがかかり、増幅回路ＡＭＰは、出力回路節点ＡＯの電圧５Ｖを維持しつつ、信号線Ｘへ電流を供給する。

（負極性回路／０Ｖ→０Ｖ／黒表示）
次に、負極性回路３３Ｎが、映像バス配線３１に印加されたアナログ映像信号の電圧０Ｖを維持する際に行う４ステップを説明する。この際、画素トランジスタＱがオンならば、画素電極Ｐにも０Ｖが印加され、対向電極ＰＴの電圧は５Ｖならば、電位差により、画素２が光を遮断して、いわゆる黒表示がなされる。以下、この動作を負極性回路の黒表示動作という。

図１７は、負極性回路の黒表示動作における第１ステップでの状態を示す図である。

負極性回路３３Ｎは、第１ステップでは、各スイッチの状態を正極性回路の黒表示動作における第１ステップでの状態（正極性回路の白表示動作における第１ステップでの状態／負極性回路の白表示動作における第１ステップでの状態）と同じにする。

これにより、０Ｖが、振幅伸張回路３３１ＡＮの第１キャパシタＣ１１、第２キャパシタＣ１２に供給され、基準電圧Ｖｒｓｔが電圧シフト回路３３１ＢＰの第１キャパシタＣ２１、第２キャパシタＣ２２に供給される。このとき、振幅伸張回路３３１ＡＮの出力回路節点ＡＯの電圧も０Ｖとなる。また、増幅回路ＡＭＰの入力端子の電圧は電圧Ｖｔｈ−Ｉｖｔとなる。

図１８は、負極性回路の黒表示動作における第２ステップでの状態を示す図である。

負極性回路３３Ｎは、第２ステップでは、各スイッチの状態を正極性回路の黒表示動作における第２ステップでの状態（正極性回路の白表示動作における第２ステップでの状態／負極性回路の白表示動作における第２ステップでの状態）と同じにする。

これにより、振幅伸張回路３３１ＡＮの出力回路節点ＡＯが０Ｖに、第２キャパシタＣ１２の電圧は例えば０Ｖに、それぞれ維持される。電圧０Ｖが維持されるのは、第１ステップで、振幅伸張回路３３１ＡＮの第１キャパシタＣ１１の電極間の電圧、第２キャパシタＣ１２の電極間の電圧が、それぞれ０Ｖであり、同一であったためである。

図１９は、負極性回路の黒表示動作における第３ステップでの状態を示す図である。

負極性回路３３Ｎは、第３ステップでは、各スイッチの状態を正極性回路の黒表示動作における第３ステップでの状態（正極性回路の白表示動作における第３ステップでの状態／負極性回路の白表示動作における第３ステップでの状態）と同じにする。

これにより、振幅伸張回路３３１ＡＮの出力回路節点ＡＯが０Ｖを維持する。

このとき、電圧シフト回路３３１ＢＮの第１キャパシタＣ２１の、出力回路節点ＡＯとは反対側の電極の電圧が基準電圧Ｖｒｓｔに維持される。出力回路節点ＡＯがフローティングしており、第１キャパシタＣ２１の電極間の電圧が維持されるのだが、正極性回路の白表示動作における第３ステップとは異なり、第１キャパシタＣ２１による電圧のシフトが発生せず、出力回路節点ＡＯは０Ｖに維持される。

図２０は、負極性回路の黒表示動作における第４ステップでの状態を示す図である。

負極性回路３３Ｎは、第４ステップでは、各スイッチの状態を正極性回路の黒表示動作における第４ステップでの状態（正極性回路の白表示動作における第４ステップでの状態／負極性回路の白表示動作における第４ステップでの状態）と同じにする。

これにより、増幅回路ＡＭＰの出力端子から、振幅伸張回路３３１ＡＮの出力回路節点ＡＯへフィードバックがかかり、増幅回路ＡＭＰは、出力回路節点ＡＯの電圧０Ｖを維持しつつ、信号線Ｘへ電流を供給する。

以上のように、本実施の形態によれば、アレイ基板１内に振幅伸張回路３３１Ａ、電圧シフト回路３３１Ｂおよびインピーダンス変換回路３３１Ｃを形成したことで、アナログ映像信号の振幅を高められ、よって、アナログ映像信号の供給元である外部ＩＣ４の低電圧化が可能になるという効果が得られる。その結果、外部ＩＣ４にあっては、低消費電力化、内部の回路パターンの微細化および低コスト化を実現することができる。

なお、本発明は、本実施の形態に限定されるものでなく、以下のような態様で実施してもよい。例えば、アレイ基板１の基板材料はポリシリコンでなく、アモルファスシリコンであってもよい。

また、各画素２を液晶で構成するのでなく、自ら発光可能な有機ＥＬ（ＯＬＥＬ：Organic Light-Emitting Diode）を含めて構成し、各画素２を、対応するアナログ映像信号により発光させ且つ発光量を制御し、こうして表示を行ってもよい。

本実施の形態に係る液晶表示装置の概略構成を示すブロック図である。 波形処理回路の概略構成を示すブロック図である。 正極性回路の回路図である。 正極性回路の黒表示動作における第１ステップでの状態を示す図である。 正極性回路の黒表示動作における第２ステップでの状態を示す図である。 正極性回路の黒表示動作における第３ステップでの状態を示す図である。 正極性回路の黒表示動作における第４ステップでの状態を示す図である。 正極性回路の白表示動作における第１ステップでの状態を示す図である。 正極性回路の白表示動作における第２ステップでの状態を示す図である。 正極性回路の白表示動作における第３ステップでの状態を示す図である。 正極性回路の白表示動作における第４ステップでの状態を示す図である。 負極性回路の回路図である。 負極性回路の白表示動作における第１ステップでの状態を示す図である。 負極性回路の白表示動作における第２ステップでの状態を示す図である。 負極性回路の白表示動作における第３ステップでの状態を示す図である。 負極性回路の白表示動作における第４ステップでの状態を示す図である。 負極性回路の黒表示動作における第１ステップでの状態を示す図である。 負極性回路の黒表示動作における第２ステップでの状態を示す図である。 負極性回路の黒表示動作における第３ステップでの状態を示す図である。 負極性回路の黒表示動作における第４ステップでの状態を示す図である。 従来の液晶表示装置の概略構成を示すブロック図である。

符号の説明

１…アレイ基板
２…画素
３…信号線駆動回路
４…外部ＩＣ
３１…映像バス配線
３２…振り分け部
３３…波形処理部
３３Ｎ…負極性回路
３３Ｐ…正極性回路
４１…回路配線
３３１…波形処理回路
３３１Ａ…振幅伸張回路
３３１ＡＮ…負極性回路の振幅伸張回路
３３１ＡＰ…正極性回路の振幅伸張回路
３３１Ｂ…電圧シフト回路
３３１ＢＮ…負極性回路の電圧シフト回路
３３１ＢＰ…正極性回路の電圧シフト回路
３３１Ｃ…インピーダンス変換回路
３３１ＣＮ…負極性回路のインピーダンス変換回路
３３１ＣＰ…正極性回路のインピーダンス変換回路
３３１ＡＮ…負極性回路の振幅伸張回路
３３１ＡＰ…正極性回路の振幅伸張回路
ＡＭＰ…インピーダンス変換回路の増幅回路
ＡＯ…振幅伸張回路の出力回路節点
ＢＯ…電圧シフト回路の出力回路節点
ＣＯ…インピーダンス変換回路の出力回路節点
Ｃ１１…振幅伸張回路の第１キャパシタ
Ｃ１２…振幅伸張回路の第２キャパシタ
Ｃ２１…電圧シフト回路の第１キャパシタ
Ｃ２２…電圧シフト回路の第２キャパシタ
ＣＬ…液晶容量
ＧＮＤ…接地点
Ｐ…画素電極
ＰＴ…対向電極
Ｑ…画素トランジスタ
Ｓ１１…振幅伸張回路の第１スイッチ
Ｓ１２…振幅伸張回路の第２スイッチ
Ｓ１３…振幅伸張回路の第３スイッチ
Ｓ１４…振幅伸張回路の第４スイッチ
Ｓ１５…振幅伸張回路の第５スイッチ
Ｓ２１…電圧シフト回路の第１スイッチ
Ｓ２２…電圧シフト回路の第２スイッチ
Ｓ２３…電圧シフト回路の第３スイッチ
Ｓ３１…インピーダンス変換回路の第１スイッチ
Ｓ３２…インピーダンス変換回路の第２スイッチ
Ｓ３３…インピーダンス変換回路の第３スイッチ
Ｖｒｓｔ、Ｖｒｓｔ＋５Ｖ…基準電圧
Ｘ…信号線
Ｙ…走査線

Claims (7)

1. アレイ基板と、
   前記アレイ基板内に互いに交差するように形成された複数の信号線および複数の走査線と、
   前記アレイ基板内の前記信号線と前記走査線とが交差する各交差部に形成された画素と、
   前記アレイ基板内に前記信号線ごとに形成され、入力されるアナログ映像信号の振幅を伸張する振幅伸張回路と、
   前記アレイ基板内に前記振幅伸張回路ごとに形成され、当該振幅伸張回路から出力されるアナログ映像信号の電圧をシフトする電圧シフト回路と、
   前記アレイ基板内に前記電圧シフト回路ごとに形成され、当該電圧シフト回路の出力インピーダンスよりも低い出力インピーダンスを有するとともに、当該電圧シフト回路から出力されるアナログ映像信号の電圧と同じ電圧を有するアナログ映像信号を、対応する信号線に出力するインピーダンス変換回路と
   を備えることを特徴とする表示装置。
2. 前記各振幅伸張回路は、
   第１キャパシタと、
   一方の電極が接地された第２キャパシタと、
   前記第２キャパシタの他方の電極とアナログ映像信号の入力回路節点との間を開閉する第１スイッチと、
   前記第１キャパシタの一方の電極と接地点との間を開閉する第２スイッチと、
   前記第１キャパシタの一方の電極と前記第２キャパシタの他方の電極との間を開閉する第３スイッチと、
   前記第１キャパシタの他方の電極と前記第２キャパシタの他方の電極との間を開閉する第４スイッチと、
   前記第１キャパシタの他方の電極と前記振幅伸張回路の出力回路節点との間を開閉する第５スイッチとを有することを特徴とする請求項１記載の表示装置。
3. 前記各電圧シフト回路は、
   対応する振幅伸張回路の出力回路節点に一方の電極が接続された第１キャパシタと、
   前記電圧シフト回路の出力回路節点に一方の電極が接続された第２キャパシタと、
   前記第１キャパシタの他方の電極と所定の基準電圧が供給される基準点との間を開閉する第１スイッチと、
   前記第２キャパシタの他方の電極と前記基準点または前記基準電圧とは異なる基準電圧が供給される基準点との間を開閉する第２スイッチと、
   前記第１キャパシタの他方の電極と前記第２キャパシタの他方の電極の間を開閉する第３スイッチとを有することを特徴とする請求項１記載の表示装置。
4. 前記各インピーダンス変換回路は、
   対応する電圧シフト回路の出力回路節点に接続された入力端子を有する増幅回路と、
   前記増幅回路の入力端子と前記増幅回路の出力端子の間を開閉する第１スイッチと、
   前記増幅回路の出力端子と前記インピーダンス変換回路の出力回路節点の間を開閉する第２スイッチと、
   前記インピーダンス変換回路の出力回路節点と、対応する振幅伸張回路の出力回路節点の間を開閉する第３スイッチとを有することを特徴とする請求項１記載の表示装置。
5. 前記アレイ基板はポリシリコンで構成され、前記アレイ基板内に形成されるトランジスタは、当該ポリシリコンの薄膜を用いた薄膜トランジスタであることを特徴とする請求項１ないし４のいずれかに記載の表示装置。
6. 前記アレイ基板に対向配置された対向基板と前記アレイ基板とで液晶層が挟持され、
   前記各画素は、対応する前記液晶層の部分を含み、
   当該部分における光の透過率を、対応する信号線に出力されたアナログ映像信号により制御することを特徴とする請求項１ないし４のいずれかに記載の表示装置。
7. 前記各画素は、自ら発光可能な素子を含み、
   前記各画素を、対応する信号線に出力されたアナログ映像信号により発光させ且つ発光量を制御することを特徴とする請求項１ないし４のいずれかに記載の表示装置。

Images