WO2011013262A1

WO2011013262A1 - 液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法

Info

Publication number: WO2011013262A1
Application number: PCT/JP2010/001711
Authority: WO
Inventors: 櫻井猛久; 神崎修一; 石原將市; 中村正子; 村田充弘; 大竹忠
Original assignee: シャープ株式会社
Priority date: 2009-07-30
Filing date: 2010-03-10
Publication date: 2011-02-03
Also published as: US20120154368A1; US9007284B2

Abstract

　対向する２枚の基板のうちの一方の基板に、絵素電極（３０）と共通電極（３６）とが設けられており、絵素（２０）は複数のサブ絵素（２２）に分割されており、画像信号の信号電圧が低い範囲では、電極間隔の狭い第１サブ絵素（２２ａ）のみで表示が行われ、画像信号の信号電圧が高い範囲では、電極間隔の狭い第１サブ絵素（２２ａ）及び電極間隔の広い第２サブ絵素（２２ｂ）で表示が行われる。

Description

液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法

　本発明は、応答時間が短い液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法に関するものである。

　従来から、液晶表示装置では、応答時間の短縮と視野角特性の改善について種々の試みが行われてきた。そして、上記試みに関連して、液晶分子の配向方向を制御するための電界の発生のさせ方や、それに関連する絵素電極の形状についても種々の提案が行われてきた。以下、その代表例を示す。

　（特許文献１）
　例えば、下記特許文献１には、一方の基板に一対の電極を設け、横方向に電界を発生させて液晶分子の配向方向を制御する技術について記載されている。

　具体的には、各絵素に２本の信号電極を配置し、各々に異なる信号を印加することにより、液晶分子を上記基板に平行に配向させる液晶表示装置について記載されている。この方法を用いると片側を共通電極とした場合と比べて大きな電界を発生させることができるため、応答速度を短縮させることができる。

　（特許文献２）
　また、下記特許文献２には、応答速度の改善（応答時間の短縮）等を目的として、現在フレームのデータ電圧と以前フレームのデータ電圧とを比較考慮して補正データ電圧を求め、その補正データ電圧をデータラインに印加する技術について記載されている。

　（特許文献３）
　また、特許文献３には、視野角特性の改善等を目的として、一画素（絵素）内に印加電圧の異なる領域を設ける技術について記載されている。具体的には、画素内に電圧を分圧する手段を設けて、上記各領域において液晶素子に印加される電圧を異ならせる技術について記載されている。

日本国公開特許公報「特開平６－１４８５９６号（１９９４年５月２７日公開）」日本国公開特許公報「特開２００１－２６５２９８号（２００１年９月２８日）」日本国公開特許公報「特開２００８－２８７１１５号（２００８年１１月２７日）」

　しかしながら、上記のような従来技術には下記の問題点がある。

　（特許文献１）
　まず、上記特許文献１に記載の技術では、各絵素に２本の信号を供給する必要があり、従来と比べて２倍の信号電極回路を設ける必要がある。また視野角特性を改善するためにサブ画素を設けて画素を分割すると、それに伴い電極および信号電極回路の数が増加して開口率が著しく低下するという問題点がある。

　また、視野角特性の改善に加えて応答時間を短縮するために、例えば電極の間隔を狭くすると、上記開口率がより低下しやすいという問題点がある。

　（特許文献２）
　また、上記特許文献２に記載の技術には、以前フレームの表示データを記憶するためのメモリが必要となるという問題点がある。

　（特許文献３）
　また、上記特許文献３に記載の技術には、印加される電圧の最大値が異なるのみで、応答時間短縮の効果がない。

　以上のように、従来技術では、簡易な構成で応答時間が短縮された液晶表示装置を得ることは困難である。

　そこで本発明は、上記課題を解決するためになされたものであり、その目的は、簡易な構成で応答時間が短い液晶表示素子及びその表示方法、並びに液晶表示装置を提供することにある。

　本発明の液晶表示素子は、上記課題を解決するために、
　対向する２枚の基板と、上記基板に挟持された液晶層とを備え、絵素がマトリクス状に配置されている液晶表示素子であって、
　上記２枚の基板のうちの一方の基板に、絵素電極と共通電極とが設けられており、
　上記絵素は、複数のサブ絵素に分割されており、
　上記サブ絵素の間で、上記絵素電極と上記共通電極との電極間隔が異なっており、
　画像信号の信号電圧が低い範囲では、主に、上記サブ絵素の中で上記電極間隔の狭いサブ絵素のみで表示が行われ、
　画像信号の信号電圧が高い範囲では、上記サブ絵素の中で上記電極間隔の狭いサブ絵素及び上記電極間隔の広いサブ絵素で表示が行われることを特徴とする。

　また、本発明の液晶表示素子の表示方法は、上記課題を解決するために、
　対向する２枚の基板と、上記基板に挟持された液晶層とを備え、絵素がマトリクス状に配置されている液晶表示素子の表示方法であって、
　上記２枚の基板のうちの一方の基板に、絵素電極と共通電極とが設けられており、
　上記絵素は、複数のサブ絵素に分割されており、
　上記サブ絵素の間で、上記絵素電極と上記共通電極との電極間隔が異なっており、
　画像信号の信号電圧が低い範囲では、主に、上記サブ絵素の中で上記電極間隔の狭いサブ絵素のみで表示を行い、
　画像信号の信号電圧が高い範囲では、上記サブ絵素の中で上記電極間隔の狭いサブ絵素及び上記電極間隔の広いサブ絵素で表示を行うことを特徴とする。

　上記の構成又は方法によると、画像信号の信号電圧が低い範囲では、主に、サブ絵素の中で、絵素電極と共通電極との電極間隔の狭いサブ絵素のみで表示が行われ、画像信号の信号電圧が高い範囲では、サブ絵素の中で上記電極間隔の狭いサブ絵素及び上記電極間隔の広いサブ絵素で表示が行われる。

　ここで、電極間隔の狭いサブ絵素と、電極間隔の広いサブ絵素とで、その応答時間を比較すると、電極間隔の広いサブ絵素の方が電極間隔の狭いサブ絵素よりも、応答時間が長い。これは電界強度が弱く液晶分子を駆動させにくいためである。そして、電極間隔の広いサブ絵素と、電極間隔の狭いサブ絵素との応答時間の差は、画像信号の信号電圧が低い範囲の方が、画像信号の信号電圧が高い範囲よりも大きい。

　ここで、上記構成の液晶表示素子又は上記方法の液晶表示素子の表示方法では、画像信号の信号電圧が低い範囲では、主に、サブ絵素の中で、絵素電極と共通電極との電極間隔の狭いサブ絵素のみで表示が行われる。そのため、電極間隔の広いサブ絵素の応答時間が、電極間隔の狭いサブ絵素に比べてより長くなる範囲である、画像信号の信号電圧が低い範囲では、上記電極間隔の広いサブ絵素には画像が表示されない。そのため、絵素全体として、応答時間を短くすることができる。

　また、上記構成又は方法では、表示に用いるサブ絵素を切り換えることのみで応答時間を短くすることができるので、液晶表示素子の構成やその表示方法が複雑になりにくい。

　以上のように、上記構成又は方法によると、簡易な構成で応答時間が短い液晶表示素子又はその表示方法を実現することができる。

　また、画像信号の信号電圧が高い範囲では、電極間隔の狭いサブ絵素及び電極間隔の広いサブ絵素で表示が行われるので、広い輝度範囲（階調範囲）で、応答時間が短縮された表示をすることができる。

　また、絵素に、電極間隔の狭いサブ絵素のみならず、電極間隔の広いサブ絵素も設けられているので、開口率の低下を抑制することができる。

　本発明の液晶表示素子は、以上のように、２枚の基板のうちの一方の基板に、絵素電極と共通電極とが設けられており、絵素は複数のサブ絵素に分割されており、上記サブ絵素の間で、上記絵素電極と上記共通電極との電極間隔が異なっており、画像信号の信号電圧が低い範囲では、主に、上記サブ絵素の中で上記電極間隔の狭いサブ絵素のみで表示が行われ、画像信号の信号電圧が高い範囲では、上記サブ絵素の中で上記電極間隔の狭いサブ絵素及び上記電極間隔の広いサブ絵素で表示が行われるものである。

　また、本発明の液晶表示素子の表示方法は、以上のように、２枚の基板のうちの一方の基板に、絵素電極と共通電極とが設けられており、絵素は複数のサブ絵素に分割されており、上記サブ絵素の間で、上記絵素電極と上記共通電極との電極間隔が異なっており、画像信号の信号電圧が低い範囲では、主に、上記サブ絵素の中で上記電極間隔の狭いサブ絵素のみで表示を行い、画像信号の信号電圧が高い範囲では、上記サブ絵素の中で上記電極間隔の狭いサブ絵素及び上記電極間隔の広いサブ絵素で表示を行う方法である。

　それゆえ、簡易な構成で応答時間が短い液晶表示素子及びその表示方法を提供することができるという効果を奏する。

本発明の実施の形態を示すものであり、液晶表示素子の概略構成を示す図である。本発明の実施の形態を示すものであり、絵素の等価回路を示す図である。本発明の実施の形態を示すものであり、液晶表示素子の概略構成を示す図である。本発明の実施の形態を説明するものであり、印加電圧と応答時間との関係を示す図である。本発明の実施の形態を示すものであり、各ＴＦＴの閾値電圧特性を示す図である。本発明の実施の形態を示すものであり、各部の電位の変化を示す図である。本発明の実施の形態を示すものであり、液晶表示素子の駆動のタイミングを示す図である。本発明の実施の形態を示すものであり、印加電圧と応答時間との関係を示す図である。本発明の実施の形態を示すものであり、液晶表示素子の全体構成を示す図である。本発明の他の実施の形態を示すものであり、液晶表示素子の概略構成を示す図である。

　以下、本発明の実施の形態について、詳細に説明する。

　〔実施の形態１〕
　本発明の一実施の形態について図１から図９に基づいて説明すると以下の通りである。

　図１は、本実施の形態の液晶表示素子１０の概略構成を示す図である。詳しくは、上記図１は、マトリクス状に配置された複数個の絵素２０のうちの１個の絵素２０について、特にその電極及び配線の概略構成を示している。

　上記図１に示すように、本実施の形態の液晶表示素子１０は、絵素２０が２個の領域に分かれている。この２個の領域が各々サブ絵素２２である。

　そして、上記サブ絵素２２には、櫛歯状の電極が形成されており、その櫛歯の間隔が、上記２個のサブ絵素２２で相違している。以下具体的に説明する。

　（配線構成）
　本実施の形態の液晶表示素子１０には、およそ長方形の絵素２０が複数個マトリクス状に配置されている。そして、上記絵素２０は、互いに直交する方向に設けられている走査信号線４０と、信号電極線として機能する画像信号線４２とに囲まれた領域が１個の単位、すなわち一絵素となっている。

　詳しくは、上記液晶表示素子１０は、液晶分子を含む液晶層（図示せず）を挟持する２枚の基板（図示せず）を備えている。そして、上記２枚の基板のうちの一方の基板（以下、アレイ基板とする）に、上記走査信号線４０と画像信号線４２とが設けられている。図１に示す例では、横方向（図１に示す両矢印Ｘ方向）に、上記走査信号線４０が設けられており、縦方向（図１に示す両矢印Ｙ方向）に、上記画像信号線４２が設けられている。

　また、上記アレイ基板には、上記横方向に、上記走査信号線４０とともに、共通電極線４４が設けられている。

　以上より、本実施の形態の絵素２０は、上記図１に示すように、およそ走査信号線４０、画像信号線４２、共通電極線４４で囲まれた領域となっている。

　そして、本実施の形態における絵素２０は、上記のように２個の領域、具体的には、第１サブ絵素２２ａと第２サブ絵素２２ｂとの２個のサブ絵素２２に分かれている。

　そして、上記各サブ絵素２２は、上記のように、櫛歯の間隔が相違している。以下具体的に説明する。

　（絵素電極）
　本実施の形態の絵素２０には、スイッチング素子として５個のＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）５０が設けられている。

　まず、第１ＴＦＴ５０ａは、上記走査信号線４０と上記画像信号線４２とに直接接続されているスイッチング素子（スイッチングトランジスタ）である。そして、上記第１ＴＦＴ５０ａのドレイン電極（図示せず）には、絵素電極３０が接続されている。

　この絵素電極３０は、主に、上記第１サブ絵素２２ａに対応する第１サブ絵素電極３０ａと、上記第２サブ絵素２２ｂに対応する第２サブ絵素電極３０ｂと、上記第１サブ絵素電極３０ａと上記第２サブ絵素電極３０ｂとを接続する絵素電極幹線部３４とから構成されている。

　具体的には、第１ＴＦＴ５０ａのドレイン電極（図示せず）には、上記絵素電極幹線部３４が接続されている。そして、上記絵素電極幹線部３４から、上記第１サブ絵素電極３０ａと上記第２サブ絵素電極３０ｂとが延伸されている。ここで、上記第２サブ絵素電極３０ｂと上記絵素電極幹線部３４との間には、第２サブ絵素制御部５６（サブ絵素制御部）として機能するＴＦＴ５０等が設けられているが、これについては、後に説明する。

　（絵素電極櫛歯部）
　上記第１サブ絵素電極３０ａと上記第２サブ絵素電極３０ｂとは、いずれも櫛歯状に形成されている。

　具体的には、上記第１サブ絵素電極３０ａ及び上記第２サブ絵素電極３０ｂは、各々、上記第１ＴＦＴ５０ａから上記横方向に延伸された絵素電極幹線部３４から、上記縦方向に複数本延伸された櫛歯部分である、第１サブ絵素電極櫛歯部３２ａ及び第２サブ絵素電極櫛歯部３２ｂとを有している。

　（共通電極）
　つぎに、共通電極３６について説明する。本実施の形態の液晶表示素子１０では、対向する２枚の基板のうちの一方の基板である上記アレイ基板上に、絵素電極３０と共通電極３６とがともに設けられている。すなわち、上記共通電極３６は、上記絵素電極３０と同じ基板に設けられている。

　そして、上記共通電極３６は、上記絵素電極３０と同様に櫛歯状に形成されている。以下、具体的に説明する。

　上記共通電極３６は、上記共通電極線４４から上記横方向に延設されている共通電極幹線部３９と、この共通電極幹線部３９から上記縦方向に複数本延伸された櫛歯部分である、第１共通電極櫛歯部３８ａ及び第２共通電極櫛歯部３８ｂとを有している。

　なお、上記共通電極線４４と上記共通電極幹線部３９との接続部には、コンタクトホール５４が設けられている。

　（絵素電極と共通電極との組合せ）
　そして、各々のサブ絵素２２において、上記絵素電極３０の櫛歯と共通電極３６の櫛歯とが組み合わされた配置となっている。具体的には、上記第１サブ絵素２２ａでは、上記第１サブ絵素電極櫛歯部３２ａと上記第１共通電極櫛歯部３８ａとが組み合わされ、他方、上記第２サブ絵素２２ｂでは、上記第２サブ絵素電極櫛歯部３２ｂと上記第２共通電極櫛歯部３８ｂとが組み合わされた構成となっている。

　（電極間隔）
　そして、上記のように、上記絵素電極３０の櫛歯と共通電極３６の櫛歯とが組み合わされた状態で、隣接する上記絵素電極３０の櫛歯と共通電極３６の櫛歯との間隔が電極間隔である。

　本実施の形態の液晶表示素子１０では、上記電極間隔の狭い方のサブ絵素２２が第１サブ絵素２２ａであり、上記電極間隔の広い方のサブ絵素２２が第２サブ絵素２２ｂである。

　そして、本実施の形態の液晶表示素子１０では、上記第１サブ絵素２２ａと上記第２サブ絵素２２ｂとの面積比は、およそ１：１になっている。

　具体的には、上記第１サブ絵素電極櫛歯部３２ａと上記第１共通電極櫛歯部３８ａとの電極間隔（図１に示す第１電極間隔Ｄａ）の方が、上記第２サブ絵素電極櫛歯部３２ｂと上記第２共通電極櫛歯部３８ｂとの電極間隔（図１に示す第２電極間隔Ｄｂ）よりも狭くなっている。すなわち、上記第１電極間隔Ｄａが上記第２電極間隔Ｄｂよりも小さくなっている。

　（駆動の概要）
　本実施の形態の液晶表示素子１０は、以上のように、一方の基板上に絵素電極３０と共通電極３６とが設けられている。そして、上記絵素電極３０と共通電極３６との間の電位差により横電界を発生させ、上記一方の基板と対向側の基板との間に狭持された液晶層に含まれる液晶分子を駆動するものである。具体的には、上記液晶表示素子１０では、絵素電極３０と共通電極３６とで構成される電極対は同一基板上の同一層に形成された透明な導電体からなり、各電極間に印加される電圧の強さ、引いてはそれにより発生する電界の強さに応じて、上記液晶層に含まれる液晶分子の向きを変えて表示を制御する。

　なお、上記液晶表示素子１０における液晶分子の配向モードは、特には限定されないが、ここでは電圧無印加時に液晶分子が垂直配向しているような配向モードと組み合わせて、いわゆる垂直配向横電界モードの液晶表示素子１０として構成した。

　また、液晶分子の誘電率異方性は、特には限定されず、正，負のいずれの液晶分子を用いることができるが、ここでは正のものを使用した。

　（第２サブ絵素）
　つぎに、上記第２サブ絵素２２ｂに関してより詳しく説明する。

　本実施の形態の液晶表示素子１０では、上記第２サブ絵素２２ｂに関して、上記第１ＴＦＴ５０ａに加えて、４個のＴＦＴ５０（第２ＴＦＴ５０ｂ、第３ＴＦＴ５０ｃ、第４ＴＦＴ５０ｄ、第５ＴＦＴ５０ｅ）が設けられている。以下順に説明する。

　（第２ＴＦＴ）
　まず、ゲート電極（図示せず）が上記走査信号線４０（詳しくは当段走査信号線４０ａ）に接続されているＴＦＴ５０が、第２ＴＦＴ５０ｂである。この第２ＴＦＴ５０ｂでは、そのドレイン電極（図示せず）は上記第２サブ絵素電極３０ｂに接続されている。また、上記第２ＴＦＴ５０ｂのソース電極（図示せず）は、第２サブ絵素電極誘導部４８に接続されている。

　ここで、上記第２サブ絵素電極誘導部４８は、つぎに説明する第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄのドレイン電極（図示せず）等に接続されている配線であり、上記横方向に上記絵素電極幹線部３４に沿って延伸されている。

　（第３・４ＴＦＴ）
　つぎに、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄについて説明する。上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄは、そのいずれのゲート電極（図示せず）も、上記絵素電極幹線部３４に接続されている。さらに、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄのいずれのソース電極（図示せず）も、コンタクトホール５４を介して、同じく上記絵素電極幹線部３４に接続されている。

　そして、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄのドレイン電極（図示せず）は、いずれも上記第２サブ絵素電極誘導部４８に接続されている。

　また、上記第３ＴＦＴ５０ｃはｎ型のトランジスタとして構成されており、上記第４ＴＦＴ５０ｄはｐ型のトランジスタとして構成されている。そして、上記第３ＴＦＴ５０ｃと第４ＴＦＴ５０ｄとは、一対で、第２サブ絵素制御部５６として機能する。この上記第２サブ絵素制御部５６は、後に説明するが、第２サブ絵素２２ｂへの電圧印加を制御するものである。

　（第５ＴＦＴ）
　つぎに、上記第５ＴＦＴ５０ｅについて説明する。この第５ＴＦＴ５０ｅは、そのゲート電極（図示せず）が上記走査信号線４０、詳しくは前段走査信号線４０ｂに接続されているスイッチング素子（リセットトランジスタ）である。

　そして、上記第５ＴＦＴ５０ｅのソース電極（図示せず）は、コンタクトホール５４を介して、上記共通電極線４４に接続されている。また、上記第５ＴＦＴ５０ｅのドレイン電極（図示せず）は、共通電極誘導部４６に接続されている。

　ここで、上記共通電極誘導部４６は、上記第５ＴＦＴ５０ｅと、上記第２サブ絵素電極誘導部４８とを接続する配線であり、上記縦方向に上記画像信号線４２に沿って延伸されている。

　すなわち、上記第２サブ絵素電極誘導部４８により、上記第５ＴＦＴ５０ｅのドレイン電極と、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄのドレイン電極とが接続されている。

　（等価回路）
　図２に本実施の形態の絵素２０の等価回路を示す。

　上記図２に示すように、上記絵素２０には、第１サブ絵素２２ａと第２サブ絵素２２ｂとの２個のサブ絵素２２が設けられている。そして、上記第１サブ絵素２２ａには第１サブ絵素容量Ｃａが形成され、他方上記第２サブ絵素２２ｂには第２サブ絵素容量Ｃｂが形成される。

　また、上記絵素２０には、第１ＴＦＴ５０ａ～第５ＴＦＴ５０ｅの５個のＴＦＴ５０が設けられている。

　そして、上記第１ＴＦＴ５０ａ、第２ＴＦＴ５０ｂ及び第５ＴＦＴ５０ｅは、走査信号で駆動されるトランジスタである。詳しくは、上記３個のＴＦＴのなかで、上記第１ＴＦＴ５０ａ及び第２ＴＦＴ５０ｂは、当該絵素２０に対応した走査信号線４０である当段走査信号線４０ａからの走査信号で駆動される。他方、上記第５ＴＦＴ５０ｅは、当該絵素２０（本画素）に隣接した絵素２０（前段の絵素２０）に対応した走査信号線４０である前段走査信号線４０ｂからの走査信号で駆動される。

　これに対し、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄは、画像信号で駆動されるトランジスタである。詳しくは、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄのゲート電極には、上記第１ＴＦＴ５０ａのドレイン電極を介して、上記画像信号線４２からの画像信号が供給される。そして、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄは、上記画像信号で駆動される。

　また、上記第１ＴＦＴ５０ａのドレイン電極は、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄのソース電極にも接続されている。

　ここで、本実施の形態において上記第１サブ絵素２２ａと上記第２サブ絵素２２ｂとを接続するとともに、第２サブ絵素制御部５６として機能するトランジスタには、先に触れた通り、ｎ型のトランジスタ（第３ＴＦＴ５０ｃ）とｐ型のトランジスタ（第４ＴＦＴ５０ｄ）とが一対として設けられている。

　これは、液晶表示素子１０の駆動には通常交流駆動が用いられ、信号電圧は正負両方の極性を有する。このため、上記第２サブ絵素制御部５６を上記正負両方の極性の信号に対応させようとすると、上記第２サブ絵素制御部５６はｎ型とｐ型との両方の特性を備える必要がある。

　しかし通常トランジスタは、正の電圧が印加された場合に駆動されるｐ型、又は、負の電圧が印加された場合に駆動されるｎ型のどちらかである。そのため、本実施の形態においては、上記ｐ型のトランジスタ（第４ＴＦＴ５０ｄ）とｎ型のトランジスタ（第３ＴＦＴ５０ｃ）との両方のトランジスタを一対として用いた。すなわち、上記第２サブ絵素制御部５６として、第３ＴＦＴ５０ｃと第４ＴＦＴ５０ｄとの逆型のトランジスタを形成した。

　そして、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄのドレイン電極は、上記第５ＴＦＴ５０ｅのドレイン電極とともに、上記第２ＴＦＴ５０ｂのソース電極に接続されている。言い換えると、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄのドレイン電極は、上記共通電極誘導部４６及び第２サブ絵素電極誘導部４８に接続されている。

　また、上記第５ＴＦＴ５０ｅは、そのソース電極が上記共通電極線４４に接続されている。そのため、上記第５ＴＦＴ５０ｅは、上記前段走査信号線４０ｂからの走査信号に応じて、上記第２ＴＦＴ５０ｂのソース電極に共通電極電位を供給することができる。

　そして、上記第２ＴＦＴ５０ｂは、上記当段走査信号線４０ａからの走査信号に応じて、第２サブ絵素２２ｂに画像信号の信号電圧又は上記共通電極電位を供給する。

　（サブ絵素の切り換えの概要）
　つぎに、本実施の形態の液晶表示素子１０におけるサブ絵素２２の点灯について説明する。

　上記液晶表示素子１０では、２個のサブ絵素２２のうち、上記電極間隔が狭い方のサブ絵素２２には、全階調範囲において電圧が印加される。これに対して、上記電極間隔が広い方のサブ絵素２２には、高階調範囲においてのみ電圧が印加される。すなわち、間隔が広い方のサブ絵素２２には、一定の電圧以下の画像信号は印加されない。

　具体的には、後に詳述するが、電極間隔が広い方のサブ絵素２２に印加される電圧に閾値を設け、画像信号の信号電圧が上記閾値よりも低い場合には、電極間隔が広い方のサブ絵素２２には電圧が印加されないようにする。

　これにより、本実施の形態の液晶表示素子１０では、その応答時間が短くなる。これは、低階調範囲では、応答時間の短い方のサブ絵素２２である、上記電極間隔が狭い方のサブ絵素２２のみで表示が行われるからである。以下、より詳しく説明する。

　（電極間隔と応答時間）
　まず、電極間隔と応答時間との関係について説明する。図３は、電極間隔と応答時間との関係を説明するための液晶表示素子１０の概略構成を示す図である。詳しくは、絵素２０における、絵素電極３０と共通電極３６との配置の概略を示している。

　図３に示す液晶表示素子１０では、１個の絵素２０内に、上記電極間隔の小さいサブ絵素２２である第１サブ絵素２２ａと、上記電極間隔の広いサブ絵素２２である第２サブ絵素２２ｂが設けられている。すなわち、図３においては、上記第１電極間隔Ｄａが上記第２電極間隔Ｄｂよりも小さくなっている。

　なお、絵素２０にサブ絵素２２を設け、サブ絵素間で上記電極間隔を異ならせることは、例えば、視野角特性を改善することを目的として行われる場合がある。すなわち、上記電極間隔が異なると電圧－透過率の関係が異なるため、絵素２０内に視野角特性が相違する複数の領域が形成される。その結果、絵素２０全体としての視野角特性が向上する。

　そして、図４は、上記図３に示す液晶表示素子１０における、第１サブ絵素２２ａと第２サブ絵素２２ｂとについて、印加電圧（（Ｖ））と応答時間との関係を示す図である。上記図４において、白三角印は上記第１サブ絵素２２ａ（Ｓ（Ｓｐａｃｅ）小）を示し、白ひし形印は上記第２サブ絵素２２ｂ（Ｓ（Ｓｐａｃｅ）大）を示している。

　上記図３に示すように、印加電圧が低い範囲（低階調範囲）では、電極間隔の狭い第１サブ絵素２２ａと、電極間隔の広い第２サブ絵素２２ｂとでの応答時間の差が大きく、上記第２サブ絵素２２ｂでの応答時間が上記第１サブ絵素２２ａの応答時間よりも長くなっている。

　これに対して印加電圧が高い範囲（高階調範囲）では、上記第１サブ絵素２２ａと上記第２サブ絵素２２ｂとでの応答時間の差は小さくなっている。

　そのため、１個の絵素２０内に複数個のサブ絵素２２を設け、サブ絵素２２の間で電極間隔を異ならせた場合、例えば全階調範囲において上記両サブ絵素２２で表示を行うと、全体として応答時間が長くなる場合がある。これは、特に上記低階調範囲において、上記電極間隔の大きいサブ絵素２２での応答時間が長いためである。

　（閾値設定）
　そこで、本実施の形態の液晶表示素子１０では、上記のように、低階調範囲では電極間隔の広い第２サブ絵素２２ｂを用いずに表示を行い、全体としての応答時間の短縮を行っている。以下、具体的に説明する。

　本実施の形態の液晶表示素子１０では、上記第２サブ絵素２２ｂに印加される電圧の最小値（閾値）を設け、画像信号の信号電圧が、上記最小値以上の電圧である場合にのみ、上記第２サブ絵素２２ｂに上記信号電圧が印加されるようにした。そして、上記信号電圧が、上記最小値未満である場合には、上記第２サブ絵素２２ｂには信号電圧が印加されずに、０Ｖが印加されるようにした。

　ここで、本実施の形態の液晶表示素子１０では、上記第２サブ絵素２２ｂへの電圧印加の切り換え、すなわち上記第２サブ絵素の点灯の有無の制御を、絵素２０内に設けられた切り換え素子としてのサブ絵素制御部で行っている。

　詳しくは、画像信号の信号電圧が上記閾値よりも高い場合にのみ、その信号電圧（画像信号）が上記第２サブ絵素２２ｂに印加されるような閾値特性を有する第２サブ絵素制御部５６が、サブ絵素制御部として設けられている。

　具体的には、本実施の形態の液晶表示素子１０では、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄが、上記第２サブ絵素制御部５６として設けられている。

　（本実施の形態での駆動）
　つぎに、本実施の形態の液晶表示素子１０の駆動の例について説明する。図５は、上記液晶表示素子１０の各ＴＦＴの閾値電圧特性を示す図である。また、図６は、上記液晶表示素子１０における、各部の電位の変化を示す図である。

　上記図５に示すように、上記液晶表示素子１０では、第１ＴＦＴ５０ａ～第３ＴＦＴ５０ｃ、及び第５ＴＦＴ５０ｅはｎ型のトランジスタとして形成されており、残る第４ＴＦＴ５０ｄのみがｐ型のトランジスタとして形成されている。

　そして、第１ＴＦＴ５０ａ、第２ＴＦＴ５０ｂ、及び第５ＴＦＴ５０ｅはその閾値電圧（Ｖｔｈ）は５Ｖであり、第３ＴＦＴ５０ｃは２Ｖ、残る第４ＴＦＴ５０ｄは－２Ｖである。

　つぎに、上記図６に基づいて、各電部の電位の変化の様子とともに、駆動の概要について説明する。なお、図６における第１サブ絵素電極３０ａのＰ１、第２サブ絵素電極３０ｂのＰ２、及び共通電極誘導部４６のＡは、それぞれ、上記図１及び図２に示す地点、Ｐ１、Ｐ２、及びＡに対応している。以下、経時の順で説明する。

　（時間０）
　まず時間０において以前の画像信号の信号電圧３Ｖが絵素２０に書き込まれているとする。

　（時間１）
　時間１で前段走査信号線４０ｂの電位がオン電圧である１０Ｖになると、上記前段走査信号線４０ｂにそのゲート電極が接続されている上記第５ＴＦＴ５０ｅがオンになる。

　そして、上記第５ＴＦＴ５０ｅのソース電極が上記共通電極線４４に接続されているので、上記共通電極誘導部４６（地点Ａ）の電位が、共通電極線４４と同じ０Ｖとなる。

　（時間２）
　時間２で当段走査信号線４０ａの電位がオン電圧である１０Ｖになると、上記当段走査信号線４０ａにそのゲート電極が接続されている上記第１ＴＦＴ５０ａ及び第２ＴＦＴ５０ｂがオンになる。

　そして、上記第１ＴＦＴ５０ａのソース電極が上記画像信号線４２に接続されているので、上記第１サブ絵素電極３０ａ（地点Ｐ１）の電位が、画像信号の信号電圧である５Ｖとなる。

　また、上記信号電圧の５Ｖは、第２サブ絵素制御部５６としての上記第３ＴＦＴ５０ｃの閾値電圧である２Ｖ以上の値であるので、上記第３ＴＦＴ５０ｃがオンとなる。そして、上記第３ＴＦＴ５０ｃのソース電極が上記第１サブ絵素電極３０ａ（地点Ｐ１）に接続されているので、上記第２ＴＦＴ５０ｂのソース電極には、画像信号の信号電圧である５Ｖが供給される。

　そして、上述の通り、上記第２ＴＦＴ５０ｂもオンされているので、上記第２サブ絵素電極３０ｂ（地点Ｐ２）の電位も、画像信号の信号電圧である５Ｖとなる。

　以上のように、時間２では、上記第１サブ絵素電極３０ａ（地点Ｐ１）、上記第２サブ絵素電極３０ｂ（地点Ｐ２）のいずれにも、画像信号の信号電圧が供給される。

　すなわち、第１ＴＦＴ５０ａ及び第２ＴＦＴ５０ｂがオンになると、画像信号の信号電圧が、第２サブ絵素制御部５６の閾値電圧以上の場合（画像信号の信号電圧の絶対値が、第２サブ絵素制御部５６のＴＦＴ５０（第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄ）の閾値電圧の絶対値以上の場合）には、その信号電圧が上記第１サブ絵素２２ａに書き込まれるとともに、上記第２サブ絵素２２ｂにも書き込まれる。

　（時間３）
　時間３で、当段走査信号線４０ａ及び前段走査信号線４０ｂの電位がオフ電圧である０Ｖになると、上記第１ＴＦＴ５０ａ及び第２ＴＦＴ５０ｂがオフになり、上記第１サブ絵素電極３０ａ（地点Ｐ１）及び第２サブ絵素電極３０ｂ（地点Ｐ２）の電位が５Ｖに保たれる。

　（時間４～６）
　以下、時間４～６は、画像信号の信号電圧の絶対値が、第２サブ絵素制御部５６のＴＦＴ５０（第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄ）の閾値電圧の絶対値未満である場合である。

　上記信号電圧の絶対値が上記閾値電圧未満である場合には、上記第２サブ絵素制御部５６としての第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄは、いずれもオンとならないため上記第２サブ絵素電極３０ｂ（地点Ｐ２）の電位は０Ｖとなる。

　ここで、上記第２サブ絵素電極３０ｂ（地点Ｐ２）の電位が０Ｖとなる理由は、共通電極線４４から共通電極誘導部４６（地点Ａ）に、共通電極電位である０Ｖが供給されているからである。

　すなわち、前段走査信号線４０ｂにそのゲート電極が接続されている第５ＴＦＴ５０ｅは、そのソース電極が共通電極線４４に接続されている。そして、当段走査信号線４０ａが走査される前に上記前段走査信号線４０ｂの電位がオン電圧となった際に、上記第５ＴＦＴ５０ｅがオンとなる。その際、上記第５ＴＦＴ５０ｅのドレイン電極に接続されている上記共通電極誘導部４６（地点Ａ）は、共通電極電位と同電位である０Ｖになる。そして、この０Ｖが上記第２ＴＦＴ５０ｂを介して上記第２サブ絵素電極３０ｂ（地点Ｐ２）に供給されるので、上記第２サブ絵素電極３０ｂ（地点Ｐ２）が０Ｖとなる。

　すなわち、上記画像信号の信号電圧が高→低に変化した場合、より詳しくは上記信号電圧の絶対値が、上記閾値電圧の絶対値以上から絶対値未満に変化した場合、上記共通電極誘導部４６（地点Ａ）には、前回の高い電位が残る。そこで、上記第５ＴＦＴ５０ｅを用いることにより、地点Ａの電位を０Ｖにすることができるので、地点Ａに残る前回の電圧を消去することができる。そして、これにより、上記画像信号の信号電圧が高→低に変化した場合でも、上記低の信号電圧において、上記第２サブ絵素電極３０ｂ（地点Ｐ２）の電位を０Ｖ等の所望の電位にすることができる。

　なお、上記第１サブ絵素電極３０ａ（地点Ｐ１）には、上記画像信号の信号電圧の値にかかわらず上記信号電圧が供給されるので、上記第１サブ絵素電極３０ａ（地点Ｐ１）の電位は、上記信号電圧と同じになる。具体的には、上記図６では、上記画像信号の信号電圧が１Ｖである場合を例示したので、上記第１サブ絵素電極３０ａ（地点Ｐ１）の電位も１Ｖとなる。

　以上のように、画像信号の信号電圧が、第２サブ絵素制御部５６の閾値電圧未満の場合（画像信号の信号電圧の絶対値が、第２サブ絵素制御部５６のＴＦＴ５０（第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄ）の閾値電圧の絶対値未満の場合）には、その信号電圧は、第１サブ絵素２２ａには書き込まれるが、第２サブ絵素２２ｂには書き込まれない。

　なお、上記図５に示すように、第２サブ絵素制御部５６のＴＦＴ５０は、ｎ型の第３ＴＦＴ５０ｃと、ｐ型の第４ＴＦＴ５０ｄとで構成されている。そのため、上記画像信号の信号電圧が正の場合には、上記ｎ型の第３ＴＦＴ５０ｃで上記第２サブ絵素電極３０ｂ（地点Ｐ２）への上記信号電圧の供給が制御される。他方、上記画像信号の信号電圧が負の場合には、上記ｐ型の第４ＴＦＴ５０ｄで上記第２サブ絵素電極３０ｂ（地点Ｐ２）への上記信号電圧の供給が制御される。

　以上のように、本実施の形態における第２サブ絵素制御部５６では、ｎ型のＴＦＴ５０とｐ型のＴＦＴとが設けられているので、信号電圧の正負にかかわらず、第２サブ絵素２２ｂの制御を行うことができる。

　以上の構成により、本実施の形態の液晶表示素子１０では、画像信号線を増やすことなく、また複数個の画像信号を生成することなく、応答時間の長い絵素にかかる電圧を閾値電圧以上のみの電圧とすることができ、応答時間の短縮を図ることができる。

　（タイミング）
　つぎに、本実施の形態の液晶表示素子１０における駆動のタイミングについて、図７の（ａ）～（ｆ）に基づいて説明する。上記図７の（ａ）～（ｆ）は、本発明の実施の形態を示すものであり、簡単のため３行からなる液晶表示素子の駆動のタイミングを示す図である。詳しくは、上記図７の（ａ）は前段走査信号線４０ｂを示し、上記図７の（ｂ）は共通電極誘導部４６（地点Ａ）、上記図７の（ｃ）は当段走査信号線４０ａ、上記図７の（ｄ）は画像信号線４２、上記図７の（ｅ）は第１サブ絵素電極３０ａ（地点Ｐ１）、上記図７の（ｆ）は第２サブ絵素電極３０ｂ（地点Ｐ２）を示している。

　（リセット）
　上記図７の（ａ）及び（ｂ）に示すように、前段走査信号線４０ｂがオン電圧となった（選択された）タイミングで、上記第５ＴＦＴ５０ｅがオンになるので、共通電極誘導部４６（地点Ａ）の電位が０Ｖにリセットされる（図７の（ｂ）のＴ１）。

　これにより、絵素電極の電位を、前段の走査信号が選択されるタイミングで０Ｖとすることができる。したがって、毎回の絵素電極に対する印加電圧を０Ｖ又は閾値電圧以上とすることができる。

　（第１サブ絵素）
　つぎに、上記図７の（ｃ）～（ｆ）に示すように、当段走査信号線４０ａがオン電圧となった（選択された）タイミングで、上記第１ＴＦＴ５０ａがオンになるので、上記第１サブ絵素電極３０ａ（地点Ｐ１）に画像信号の信号電圧が書き込まれる。すなわち、上記第１サブ絵素電極３０ａの電位が、いわゆるソース電位となる（図７の（ｅ）のＴ２）。

　（第２サブ絵素）
　また、当段走査信号線４０ａがオン電圧となった（選択された）タイミングで、上記第２ＴＦＴ５０ｂがオンになるので、第２サブ絵素電極誘導部４８の電位（上記共通電極誘導部４６（地点Ａ）と同じ電位）と、上記第１サブ絵素電極３０ａ（地点Ｐ１）の電位とが等電位となる。

　（閾値以上）
　ここで、上記画像信号の信号電圧の絶対値が、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄの閾値電圧の絶対値以上である場合には、上記第３ＴＦＴ５０ｃ又は上記第４ＴＦＴ５０ｄがオンになる。

　そのため、上記第２サブ絵素電極誘導部４８の電位は、上記画像信号の電位、すなわち上記ソース電位となる。

　そして、上記第２ＴＦＴ５０ｂを介して、上記第２サブ絵素電極３０ｂ（地点Ｐ２）の電位は、上記第２サブ絵素電極誘導部４８の電位である上記ソース電位となる（図７の（ｆ）のＴ３）。

　（閾値未満）
　一方、上記画像信号の信号電圧の絶対値が、上記第３ＴＦＴ５０ｃ及び第４ＴＦＴ５０ｄの閾値電圧の絶対値未満の場合には、上記第３ＴＦＴ５０ｃ及び上記第４ＴＦＴ５０ｄはオンにならずオフのままである。

　そのため、上記第２サブ絵素電極誘導部４８の電位は、先に説明した通り上記第５ＴＦＴ５０ｅを介してリセットされた電位である共通電極３６（共通電極線４４）の電位０Ｖのままである。

　そして、上記第２ＴＦＴ５０ｂを介して、上記第２サブ絵素電極３０ｂ（地点Ｐ２）の電位は、上記第２サブ絵素電極誘導部４８の電位の電位である上記０Ｖとなる（図７の（ｆ）のＴ４）。

　（構成の詳細）
　つぎに、本実施の形態の液晶表示素子１０の応答時間について説明する。

　本実施の形態における上記電極間隔の値は特に限定されるものではないが、つぎにその一例を示す。

　絵素電極櫛歯部３２及び共通電極櫛歯部３８の線幅（Ｌｉｎｅ）を４ｕｍとし、第１サブ絵素２２ａにおける絵素電極櫛歯部３２と共通電極櫛歯部３８との間隔（電極間隔：Ｓｐａｃｅ）を４ｕｍ、第２サブ絵素２２ｂにおける絵素電極櫛歯部３２と共通電極櫛歯部３８との上記電極間隔を１２ｕｍとした。

　（応答時間）
　上記構成において、上記閾値電圧の値を１．０Ｖにした場合の、印加電圧と応答時間との関係を図８に示す。図８は、上記液晶表示素子１０における、印加電圧と応答時間との関係を示す図である。上記図８では、上記図４と同様に、白三角印は上記第１サブ絵素２２ａ（Ｓ（Ｓｐａｃｅ）小）を示し、白ひし形印は上記第２サブ絵素２２ｂ（Ｓ（Ｓｐａｃｅ）大）を示している。すなわち、上記図８は、上記図４において、上記第２サブ絵素２２ｂ（Ｓ（Ｓｐａｃｅ）大）に関する線を、上記閾値電圧である１．０Ｖ未満について削除した図である。

　上記構成の液晶表示素子１０において、上記図４に示すように、印加電圧の全範囲、言い換えると全階調範囲で、第１サブ絵素２２ａ及び第２サブ絵素２２ｂの両方を用いて表示を行った場合、最大の応答時間は９０ｍｓｅｃであった。

　これに対して、上記図８に示すように、電極間隔の広いサブ絵素２２を駆動する電圧を１．０Ｖ以上に制限した場合、言い換えると、上記第３ＴＦＴ５０ｃの閾値電圧を１．０Ｖとし、上記第４ＴＦＴ５０ｄの閾値電圧を－１．０Ｖとした場合、上記応答時間を１５ｍｓｅｃ以下にすることができた。そして、１フレーム以内にすべての階調で応答することができた。

　（閾値電圧）
　なお、本実施の形態における閾値電圧の設定方法は、特には限定されるものではないが、例えば、以下の方法で閾値電圧を設定することができる。

　すなわち、電極間隔の広いサブ絵素２２である第２サブ絵素２２ｂの最長の応答時間が、電極間隔の狭いサブ絵素２２である第１サブ絵素２２ａの最長の応答時間以下になるように、上記閾値電圧を設定することができる。以下、順に説明する。

　一般に電極間隔の広いサブ絵素２２は、電極間隔の狭いサブ絵素と比較して、その透過率は高いが、応答時間が長くなる。

　ただし、上記電極間隔の広いサブ絵素２２の応答時間は、低い電圧が印加される場合には非常に長いが、高い電圧が印加される場合には短くなる。

　そのため、高い電圧が印加される場合には、電極間隔の広いサブ絵素２２を、電極間隔の狭いサブ絵素２２と同じ信号電圧で駆動しても、言い換えると、電極間隔の広いサブ絵素２２と狭いサブ絵素２２とを両方駆動して表示を行っても応答時間に大きな問題は生じない。

　これに対して、低い電圧が印加される場合に、電極間隔の広いサブ絵素２２を、電極間隔の狭いサブ絵素２２とともに駆動して表示を行うと、全体として応答時間が長くなる。

　そこで、全体としての応答時間を短くするためには、低い電圧が印加される場合に、電極間隔の広いサブ絵素２２を駆動せずに（配向させずに）、電極間隔の狭いサブ絵素２２のみを駆動することが考えられる。

　すなわち、低い電圧が印加される場合には、電極間隔の狭いサブ絵素２２のみに電圧が印加され、他方、高い電圧が印加される場合には、電極間隔の狭いサブ絵素２２と電極間隔の広いサブ絵素２２との両方のサブ絵素２２に電圧が印加されるように駆動する。そして、以上のような駆動を行うことで、応答時間が短いままで表示を行うことができる。

　そして、上記のような駆動をするためには、例えば、電極間隔の広いサブ絵素２２にのみ閾値特性を持たせることが考えられる。具体的には、ある電圧（閾値電圧）以下の電圧は、上記電極間隔の広いサブ絵素２２には印加されないように制御することが考えられる。

　そこで、上記閾値電圧を設定する方法として、先に触れた、電極間隔の広いサブ絵素２２の最長の応答時間が、電極間隔の狭いサブ絵素２２の最長の応答時間以下になるように閾値電圧を設定する方法が考えられる。以下、上記図４に基づいて説明する。

　上記電極間隔の広いサブ絵素２２と上記電極間隔の狭いサブ絵素２２とを全階調範囲で駆動した場合、言い換えると、画像信号の信号電圧について全範囲の電圧を上記電極間隔の広いサブ絵素２２と上記電極間隔の狭いサブ絵素２２とに印加した場合、上記電極間隔の広いサブ絵素の最長の応答時間は上記図４に示すＴａとなり、上記電極間隔の狭いサブ絵素の最長の応答時間は上記図４に示すＴｂとなる。

　上記図４に示すように、上記Ｔａは、上記Ｔｂよりも長いので、上記電極間隔の広いサブ絵素２２の最長の応答時間は、上記電極間隔の狭いサブ絵素２２の最長の応答時間よりも長くなる。そして、上記Ｔａの応答時間の影響を受けるので、液晶表示素子１０全体としての応答時間は長くなる。

　ここで、上記閾値電圧を例えば１Ｖとすると、上記電極間隔の広いサブ絵素２２の最長応答時間は上記図４に示すＴｂとなる。これは、上記閾値電圧未満の電圧は、上記電極間隔の広いサブ絵素２２には印加されないためである。

　そして、上記閾値電圧を１Ｖとすることで、上記電極間隔の広いサブ絵素２２の最長の応答時間と、上記電極間隔の狭いサブ絵素２２の最長の応答時間とが等しくなる。よって、電極間隔の広いサブ絵素２２の最長の応答時間が、電極間隔の狭いサブ絵素２２の最長の応答時間以下となる。

　その結果、液晶表示素子１０全体としての応答時間は、上記Ｔｂ以下となる。

　（全体構成）
　つぎに、上記液晶表示素子１０の全体構成の概略について、図９に基づいて説明する。図９は、液晶表示素子１０の全体構成を示す概略図である。

　上記図９に示すように、本実施の形態の液晶表示素子１０は、絵素２０がマトリクス状に配置された液晶表示パネル１２と、表示制御部６０と、ゲートドライバとしての走査信号制御部６２と、ソースドライバとしての画像信号制御部６４と、共通電極制御部６６とを有している。上記表示制御部６０は、上記走査信号制御部６２と上記画像信号制御部６４とを制御している。

　そして、先に説明した上記各サブ絵素２２の駆動は、上記走査信号制御部６２を介して送られる走査信号及び上記画像信号制御部６４を介して送られる画像信号等に基づいて行われる。

　〔実施の形態２〕
　つぎに、本発明の液晶表示素子１０に関する他の実施の形態について、図１０に基づいて説明すれば、以下のとおりである。図１０は、実施の形態２の液晶表示素子１０の概略構成を示す図である。

　なお、説明の便宜上、上記実施の形態１で説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

　本実施の形態の液晶表示素子１０は、上記実施の形態１の液晶表示素子１０と比較して、２個のサブ絵素２２の面積比率が異なることが特徴である。すなわち、上記実施の形態１の液晶表示素子１０では、上記図１に示すように、第１サブ絵素２２ａと第２サブ絵素２２ｂとの面積比は、１：１であった。これに対して、本実施の形態の液晶表示素子１０では、第１サブ絵素２２ａと第２サブ絵素２２ｂとの面積比が、２：１となっている。

　そして、第１サブ絵素２２ａと第２サブ絵素２２ｂとの面積比が２：１となったことにともない、電極の櫛歯の数が、上記実施の形態１の液晶表示素子１０と相違している。

　すなわち、上記実施の形態１の液晶表示素子１０では、第１サブ絵素２２ａ・第２サブ絵素２２ｂともに、絵素電極３０の櫛歯の数は２本、共通電極３６の櫛歯の数も２本であった。

　これに対し、本実施の形態の液晶表示素子１０では、第２サブ絵素２２ｂにおいては、絵素電極３０の櫛歯の数及び共通電極３６の櫛歯の数がともに２本であるのに対して、第１サブ絵素２２ａにおいては、それらの数が増加している。すなわち、第２サブ絵素２２ｂでは、絵素電極３０の櫛歯の数及び共通電極３６の櫛歯の数がともに４本となっている。具体的には、上記第１サブ絵素電極櫛歯部３２ａと上記第１共通電極櫛歯部３８ａとにおいて、その櫛歯がともに４本設けられている。

　これにより、高階調側での透過率は低くなるが、低階調側での透過率を高くすることができるため、これを調整することにより所望の透過率・応答特性を得ることができる。

　なお、本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。

　また、上記各々のＴＦＴ５０の閾値電圧等の閾値特性は、対応する電極の櫛歯の間隔、すなわち電極間隔により調整することが望ましい。

　また、各ＴＦＴ５０を異なった方法で形成することで、上記閾値特性を絵素２０毎に変更することもできる。

　また、上記サブ絵素２２の駆動制御は、上記第２サブ絵素制御部５６での制御に限定されるものではない。例えば、いわゆるダブルソース等の、サブ絵素２２毎に複数本の画像信号線４２を設ける構成を用いて、上記制御を行うこともできる。具体的には、各サブ絵素２２に画像信号線４２を設け、各々のサブ絵素２２を別個に制御することもできる。

　また、上記第２サブ絵素制御部５６は、上記のようにｎ型とｐ型との２個のＴＦＴ５０で構成されるものに限定されない。他の構成としては、例えば、上記第２サブ絵素制御部５６を、１個のＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）素子で構成することもできる。上記ＭＩＭ素子を用いることで、１個の素子で、画像信号の信号電圧の正負にかかわらず、上記第２サブ絵素２２ｂに対して、上記実施の形態における第２サブ絵素制御部５６と同様の制御を行うことができる。

　また、上記閾値電圧の設定は、上記の方法に限定されるものではなく、例えば、実用上問題のない応答時間が確保できるように、任意の閾値電圧の設定が可能である。

　なお、上記液晶表示素子１０における各サブ絵素２２の面積比率や、各サブ絵素２２における上記電極間隔やＬｉｎｅ／Ｓｐａｃｅは、上記例に特には限定されず、種々変更が可能である。

　また、くし歯の方向を実施例で記した縦方向（Ｙ方向）のみに置く必要はなく、横方向（Ｘ方向）もしくは斜め方向に置くことも可能であり、またサブ絵素毎に方向を９０°変化させることも可能である。

　また、上記液晶表示素子１０に用いられる液晶モードは特には限定されず、例えば、ＩＰＳ（Ｉｎ　Ｐｌａｎｅ　Ｓｗｉｔｃｈｉｎｇ）等に対しても、用いることができる。

　また、上記各液晶表示素子を表示部として用いて、液晶テレビやモバイル端末等、種々の液晶表示装置を構成することもできる。

　また、本発明の液晶表示素子は、
　上記画像信号の信号電圧が低い範囲と上記画像信号の信号電圧が高い範囲との境界となる電圧である閾値電圧が、
　上記閾値電圧での電極間隔の広いサブ絵素の応答時間と、上記電極間隔の狭いサブ絵素の最長の応答時間とが等しくなるように定められた電圧であることを特徴とする。

　上記の構成によれば、閾値電圧が、応答時間が長い方のサブ絵素である電極間隔の広いサブ絵素の最長の応答時間が、応答時間が短い方のサブ絵素である電極間隔の狭いサブ絵素の最長の応答時間を越えないように設定される。

　言い換えると、上記電極間隔の広いサブ絵素の最長の応答時間と、上記電極間隔の狭いサブ絵素の最長の応答時間とが等しくなるように、上記閾値電圧が設定される。そのため、応答時間を確実に短くすることができる。以下、説明する。

　応答時間は電極間隔の狭いサブ絵素の方が、電極間隔の広いサブ絵素よりも長い。すなわち、同じ電圧の画像信号に対する応答時間を比較した場合、電極間隔の狭いサブ絵素の方が、電極間隔の広いサブ絵素よりも長い。

　また、応答時間は画像信号の信号電圧が高くなるにしたがって短くなる。

　そのため、電極間隔の広いサブ絵素で表示が行われる最低電圧である上記閾値電圧を、その閾値電圧での電極間隔の広いサブ絵素の応答時間が、電極間隔の狭いサブ絵素の最長の応答時間と同じになる電圧に設定することで、応答時間が長い方のサブ絵素である電極間隔の広いサブ絵素の最長の応答時間が、応答時間が短い方のサブ絵素である電極間隔の狭いサブ絵素の最長の応答時間を越えないようにすることができる。

　したがって、応答時間の長いサブ絵素である、電極間隔の広いサブ絵素での表示に起因して絵素全体としての応答時間が長くなることを抑制することができる。よって、液晶表示素子の応答時間を短くすることができる。

　また、本発明の液晶表示素子は、
　上記画像信号の信号電圧が低い範囲と上記画像信号の信号電圧が高い範囲との境界となる電圧である閾値電圧が、
　上記閾値電圧での電極間隔の広いサブ絵素の最長の応答時間が、上記電極間隔の狭いサブ絵素の最長の応答時間以下になるように定められた電圧であることを特徴とする。

　また、本発明の液晶表示素子は、
　上記各絵素には、上記電極間隔の広いサブ絵素への上記画像信号の信号電圧の供給を制御するサブ絵素制御部が設けられており、
　上記サブ絵素制御部は、上記画像信号の信号電圧が、上記画像信号の信号電圧が低い範囲と上記画像信号の信号電圧が高い範囲との境界となる電圧である閾値電圧以上の場合には、上記画像信号の信号電圧を上記電極間隔の広いサブ絵素に供給し、他方、上記画像信号の信号電圧が上記閾値電圧未満の場合には、上記画像信号の信号電圧を上記電極間隔の広いサブ絵素に供給しないことを特徴とする。

　上記の構成によれば、電極間隔の広いサブ絵素への画像信号の信号電圧の供給の制御が、絵素に設けられたサブ絵素制御部で行われる。

　そのため、表示領域外に特段の制御機構を設けたり、各サブ絵素に別個に画素信号を供給したりすることなく、上記電極間隔の広いサブ絵素への画像信号の信号電圧の供給を制御することができる。

　また、本発明の液晶表示素子は、
　上記サブ絵素制御部にはトランジスタが設けられており、
　上記トランジスタのゲート電極には、上記画像信号の信号電圧が入力され、
　上記画像信号の信号電圧が上記閾値電圧以上の場合には、上記トランジスタのドレイン電極から、上記電極間隔の広いサブ絵素に上記画像信号の信号電圧が供給され、
　上記画像信号の信号電圧が上記閾値電圧未満の場合には、上記トランジスタのドレイン電極から、上記電極間隔の広いサブ絵素に上記画像信号の信号電圧が供給されないことを特徴とする。

　上記の構成によれば、サブ絵素制御部に、上記閾値電圧に基づく閾値特性を有するトランジスタが設けられている。すなわち、画像信号の信号電圧が上記閾値電圧以上の場合には、上記トランジスタから上記電極間隔の広いサブ絵素に上記画像信号の信号電圧が供給され、それ以外の場合には、上記電極間隔の広いサブ絵素には上記画像信号の信号電圧が供給されない。

　以上のように、上記構成によれば、所望の閾値特性が与えられたトランジスタをサブ絵素制御部に用い、そのゲート電極に画像信号の信号電圧が入力されるようにすることで、簡易な構成で、確実に電極間隔の広いサブ絵素で表示を制御することができる。

　また、本発明の液晶表示素子は、
　上記サブ絵素制御部には、ｎ型のトランジスタとｐ型のトランジスタとが設けられていることを特徴とする。

　上記の構成によれば、上記サブ絵素制御部に、ｎ型のトランジスタとｐ型のトランジスタとが設けられている。

　そのため、例えば焼きつき防止等の観点から、液晶表示素子が交流駆動された場合においても、電極間隔の広いサブ絵素で表示を制御することができる。

　また、本発明の液晶表示素子は、
　上記各絵素にはスイッチング素子としてのスイッチングトランジスタが設けられており、
　上記絵素電極が設けられている上記基板には、上記マトリクス状に配置された絵素に対応した走査信号線と共通電極線とが設けられており、
　上記各絵素には、上記絵素電極の電位をリセットするためのリセットトランジスタが設けられており、
　上記リセットトランジスタは、１個の絵素に着目した場合、当該絵素の前段において走査される絵素に設けられている上記スイッチングトランジスタに接続されている上記走査信号線である前段走査信号線に、そのゲート電極が接続されており、
　上記リセットトランジスタのソース電極は、上記共通電極線に接続されており、
　上記着目した１個の絵素に設けられている上記電極間隔の広いサブ絵素には、上記リセットトランジスタのドレイン電極を介して、上記共通電極線の電位を供給することが可能であることを特徴とする。

　上記の構成によれば、当該画素（本画素）の前段に位置する画素が走査される際に、本画素における電極間隔の広いサブ絵素に、共通電極線の電位を供給することができる。

　そのため、本画素が前回走査された際に、本画素における電極間隔の広いサブ絵素に、画像信号の信号電圧が供給されていた場合であっても、その画像信号をリセット（残留電位を消去）することができる。

　したがって、例えば、今回の走査で、本画素における電極間隔の広いサブ絵素では表示が行われない場合（画像信号の信号電圧が閾値電圧未満である場合）であっても、確実に電極間隔の広いサブ絵素での表示が行われないようにすることができる。

　また、本発明の液晶表示装置は、
　上記液晶表示素子が表示部として用いられていることを特徴とする。

　上記の構成によれば、応答時間の短い液晶表示装置を得ることができる。

　本発明は、応答時間が短いことが要求される表示装置、例えば液晶テレビなどに好適に利用することができる。

　　１０　　液晶表示素子
　　２０　　絵素
　　２２　　サブ絵素
　　２２ａ　第１サブ絵素　（サブ絵素）
　　２２ｂ　第２サブ絵素　（サブ絵素）
　　３０　　絵素電極
　　３０ａ　第１サブ絵素電極　（絵素電極）
　　３０ｂ　第２サブ絵素電極　（絵素電極）
　　３２　　絵素電極櫛歯部　　　（絵素電極の櫛歯）
　　３２ａ　第１サブ絵素電極櫛歯部　（絵素電極の櫛歯）
　　３２ｂ　第２サブ絵素電極櫛歯部　（絵素電極の櫛歯）
　　３４　　絵素電極幹線部　（絵素電極）
　　３６　　共通電極
　　３６ａ　第１共通電極　（共通電極）
　　３６ｂ　第２共通電極　（共通電極）
　　３９　　共通電極幹線部　（共通電極）
　　４０　　走査信号線
　　４０ａ　当段走査信号線　（走査信号線）
　　４０ｂ　前段走査信号線　（走査信号線）
　　４４　　共通電極線
　　５０　　ＴＦＴ　　　（スイッチング素子）
　　５０ａ　第１ＴＦＴ　（スイッチングトランジスタ）
　　５０ｂ　第２ＴＦＴ　（スイッチング素子）
　　５０ｃ　第３ＴＦＴ　（トランジスタ）
　　５０ｄ　第４ＴＦＴ　（トランジスタ）
　　５０ｅ　第５ＴＦＴ　（リセットトランジスタ）
　　５６　　第２サブ絵素制御部　（サブ絵素制御部）
　　Ｄａ　　第１電極間隔　（絵素電極と共通電極との間隔）
　　Ｄｂ　　第２電極間隔　（絵素電極と共通電極との間隔）

Claims

　対向する２枚の基板と、上記基板に挟持された液晶層とを備え、絵素がマトリクス状に配置されている液晶表示素子であって、
　上記２枚の基板のうちの一方の基板に、絵素電極と共通電極とが設けられており、
　上記絵素は、複数のサブ絵素に分割されており、
　上記サブ絵素の間で、上記絵素電極と上記共通電極との電極間隔が異なっており、
　画像信号の信号電圧が低い範囲では、主に、上記サブ絵素の中で上記電極間隔の狭いサブ絵素のみで表示が行われ、
　画像信号の信号電圧が高い範囲では、上記サブ絵素の中で上記電極間隔の狭いサブ絵素及び上記電極間隔の広いサブ絵素で表示が行われることを特徴とする液晶表示素子。
　上記画像信号の信号電圧が低い範囲と上記画像信号の信号電圧が高い範囲との境界となる電圧である閾値電圧が、
　上記閾値電圧での電極間隔の広いサブ絵素の応答時間と、上記電極間隔の狭いサブ絵素の最長の応答時間とが等しくなるように定められた電圧であることを特徴とする請求項１に記載の液晶表示素子。
　上記画像信号の信号電圧が低い範囲と上記画像信号の信号電圧が高い範囲との境界となる電圧である閾値電圧が、
　上記閾値電圧での電極間隔の広いサブ絵素の最長の応答時間が、上記電極間隔の狭いサブ絵素の最長の応答時間以下になるように定められた電圧であることを特徴とする請求項１に記載の液晶表示素子。
　上記各絵素には、上記電極間隔の広いサブ絵素への上記画像信号の信号電圧の供給を制御するサブ絵素制御部が設けられており、
　上記サブ絵素制御部は、上記画像信号の信号電圧が、上記画像信号の信号電圧が低い範囲と上記画像信号の信号電圧が高い範囲との境界となる電圧である閾値電圧以上の場合には、上記画像信号の信号電圧を上記電極間隔の広いサブ絵素に供給し、
　他方、上記サブ絵素制御部は、上記画像信号の信号電圧が上記閾値電圧未満の場合には、上記画像信号の信号電圧を上記電極間隔の広いサブ絵素に供給しないことを特徴とする請求項１から３のいずれか１項に記載の液晶表示素子。
　上記サブ絵素制御部にはトランジスタが設けられており、
　上記トランジスタのゲート電極には、上記画像信号の信号電圧が入力され、
　上記画像信号の信号電圧が上記閾値電圧以上の場合には、上記トランジスタのドレイン電極から、上記電極間隔の広いサブ絵素に上記画像信号の信号電圧が供給され、
　上記画像信号の信号電圧が上記閾値電圧未満の場合には、上記トランジスタのドレイン電極から、上記電極間隔の広いサブ絵素に上記画像信号の信号電圧が供給されないことを特徴とする請求項４に記載の液晶表示素子。
　上記トランジスタのソース電極には、上記画像信号の信号電圧が入力されていることを特徴とする請求項５に記載の液晶表示素子。
　上記サブ絵素制御部には、ｎ型のトランジスタとｐ型のトランジスタとが設けられていることを特徴とする請求項５又は６に記載の液晶表示素子。
　上記各絵素にはスイッチング素子としてのスイッチングトランジスタが設けられており、
　上記絵素電極が設けられている上記基板には、上記マトリクス状に配置された絵素に対応した走査信号線と共通電極線とが設けられており、
　上記各絵素には、上記絵素電極の電位をリセットするためのリセットトランジスタが設けられており、
　上記リセットトランジスタは、１個の絵素に着目した場合、当該絵素の前段において走査される絵素に設けられている上記スイッチングトランジスタに接続されている上記走査信号線である前段走査信号線に、そのゲート電極が接続されており、
　上記リセットトランジスタのソース電極は、上記共通電極線に接続されており、
　上記着目した１個の絵素に設けられている上記電極間隔の広いサブ絵素には、上記リセットトランジスタのドレイン電極を介して、上記共通電極線の電位を供給することが可能であることを特徴とする請求項１から７のいずれか１項に記載の液晶表示素子。
　請求項１から８のいずれか１項に記載の液晶表示素子が表示部として用いられていることを特徴とする液晶表示装置。
　対向する２枚の基板と、上記基板に挟持された液晶層とを備え、絵素がマトリクス状に配置されている液晶表示素子の表示方法であって、
　上記２枚の基板のうちの一方の基板に、絵素電極と共通電極とが設けられており、
　上記絵素は、複数のサブ絵素に分割されており、
　上記サブ絵素の間で、上記絵素電極と上記共通電極との電極間隔が異なっており、
　画像信号の信号電圧が低い範囲では、主に、上記サブ絵素の中で上記電極間隔の狭いサブ絵素のみで表示を行い、
　画像信号の信号電圧が高い範囲では、上記サブ絵素の中で上記電極間隔の狭いサブ絵素及び上記電極間隔の広いサブ絵素で表示を行うことを特徴とする液晶表示素子の表示方法。