KR101327870B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101327870B1
KR101327870B1 KR1020070026659A KR20070026659A KR101327870B1 KR 101327870 B1 KR101327870 B1 KR 101327870B1 KR 1020070026659 A KR1020070026659 A KR 1020070026659A KR 20070026659 A KR20070026659 A KR 20070026659A KR 101327870 B1 KR101327870 B1 KR 101327870B1
Authority
KR
South Korea
Prior art keywords
pixel cell
thin film
film transistor
pixel
data signal
Prior art date
Application number
KR1020070026659A
Other languages
English (en)
Other versions
KR20080085326A (ko
Inventor
유창일
김빈
김해열
문수환
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070026659A priority Critical patent/KR101327870B1/ko
Publication of KR20080085326A publication Critical patent/KR20080085326A/ko
Application granted granted Critical
Publication of KR101327870B1 publication Critical patent/KR101327870B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 화소셀간의 휘도차를 방지하여 화상의 품질을 향상시킬 수 있는 액정표시장치에 관한 것으로, 제 1 이전 기간과 제 1 현재 기간에 데이터 라인에 공급되는 데이터 신호의 극성이 서로 다른 조건하에서, 상기 제 1 현재 기간의 데이터 신호를 공급받아 화상을 표시하는 적어도 하나의 제 1 화소셀; 제 2 이전 기간과 제 2 현재 기간에 상기 데이터 라인에 공급되는 데이터 신호의 극성이 서로 동일한 조건하에서, 상기 제 2 현재 기간의 데이터 신호를 공급받아 화상을 표시하는 적어도 하나의 제 2 화소셀; 상기 제 1 화소셀에 포함되며, 상기 데이터 라인의 데이터 신호를 상기 제 1 화소셀의 화소전극에 공급하는 제 1 박막트랜지스터; 상기 제 2 화소셀에 포함되며, 상기 데이터 라인의 데이터 신호를 상기 제 2 화소셀의 화소전극에 공급하는 제 2 박막트랜지스터를 포함하며; 상기 제 1 박막트랜지스터의 채널폭과 상기 제 2 박막트랜지스터의 채널폭이 서로 다른 것을 그 특징으로 한다.
액정표시장치, 화소셀, 박막트랜지스터, 채널폭, 휘도차

Description

액정표시장치{A liquid crystal display device}
도 1은 종래의 액정표시장치의 데이터 라인에 공급되는 데이터 신호의 파형을 나타낸 도면
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면
도 3은 도 2의 제 1 데이터 라인에 공급되는 데이터 신호와, 제 1 내지 제 6 게이트 라인에 공급되는 제 1 내지 제 6 스캔펄스의 타이밍도를 나타낸 도면
도 4는 도 2의 각 화소셀의 구조를 설명하기 위한 도면
도 5는 개구율에 따른 휘도의 변화를 설명하기 위한 도면
도 6은 박막트랜지스터의 채널폭과 화소셀에 충전되는 전압간의 관계를 나타낸 그래프
도 7은 보조용량 커패시터의 용량과 화소셀에 충전되는 전압간의 관계를 나타낸 그래프
＊도면의 주요부에 대한 부호 설명
200 : 액정패널 DD : 데이터 구동부
GD : 게이트 구동부 PXL : 화소셀
DL : 데이터 라인 GL : 게이트 라인
222 : 화소열
본 발명은 액정표시장치에 관한 것으로, 특히 화소셀간의 휘도차를 방지하여 화상의 품질을 향상시킬 수 있는 액정표시장치에 대한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 화소셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
이러한 액정표시장치는 서로 교차하도록 배열된 다수의 게이트 라인들과 다수의 데이터 라인들을 포함한다.
도 1은 종래의 액정표시장치의 데이터 라인에 공급되는 데이터 신호의 파형을 나타낸 도면이다.
2도트 구동방식으로 상기 데이터 라인을 구동할 경우, 도 1에 도시된 바와 같이, 이 데이터 라인에는 정극성의 데이터 신호(Data)와 부극성의 데이터 신호(Data)가 2H 기간을 주기로 번갈아 가며 충전된다. 이와 같은 경우, 상기 데이터 라인이 인접한 두 기간에 걸쳐 정극성의 데이터 신호(Data)로 연속하여 충전되고, 이후 연속하는 다음 두 기간에 걸쳐 부극성의 데이터 신호(Data)로 충전된다.
이때, 인접한 두 기간을 살펴보면, 상기 두 기간동안 데이터 라인이 서로 상반된 극성의 데이터 신호(Data)로 충전되는 제 1 경우와, 상기 두 기간동안 데이터 라인이 서로 동일한 극성의 데이터 신호(Data)로 연속하여 충전되는 제 2 경우가 있다.
여기서, 임의의 하나의 화소셀이 제 2 기간에 데이터 라인으로부터 자신에 해당하는 데이터 신호(Data)를 공급받는다고 하면, 이 제 2 기간의 바로 이전 기간인 제 1 기간에 상기 데이터 라인에 충전되었던 데이터 신호(Data)가 상기 화소셀에 영향을 줄 수 있다.
즉, 상기 제 1 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성과 상기 제 2 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성이 서로 다른 경우에는, 그렇지 않은 경우에 비하여 상기 제 1 기간에 상기 화소셀에 충전되었던 데이터 신호(Data)와 제 2 기간에 상기 화소셀에 충전되는 데이터 신호(Data)간의 전압 차가 더 크다. 따라서, 상기 제 1 및 제 2 기간의 데이터 신호의 극성이 서로 다른 조건하에서 화소셀이 정상적으로 제 2 기간에 상기 데이터 라인에 공급된 신호(Data)의 전압으로 충전되는 데 걸리는 시간이, 상기 제 1 및 제 2 기간의 데이터 신호(Data)의 극성이 서로 동일한 조건하에서 화소셀이 정상적으로 제 2 기간에 상기 데이터 라인에 공급된 신호(Data)의 전압으로 충전되는 데 걸리는 시간이 더 오래 걸리게 된다.
다시말하면, 만약 데이터 신호(Data)가 공급되는 제 1 및 제 2 기간이 충분히 길지 않을 경우, 기 제 1 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성과 상기 제 2 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성이 서로 동일하다면 상기 화소셀은 정상적인 휘도의 화상을 표시하는 반면, 상기 제 1 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성과 상기 제 2 기간에 상기 데이터 라인에 공급된 데이터 신호(Data)의 극성이 서로 다르다면 상기 화소셀의 충전 특성이 저하되어 상기 화소셀은 정상보다 더 높거나 낮은 휘도의 화상을 표시한다. 따라서, 동일한 색을 표시하는 화소셀이 동일한 계조의 데이터 신호를 공급받음에도 불구하고, 상기 데이터 라인의 충전조건에 따라 휘도차를 나타낼 수 있으며 이에 의해 화상의 품질이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 화소셀에 포함된 박막트랜지스터의 크기를 충전조건에 따라 다르게 함으로써 서로 다른 충전조건을 갖는 화소셀들간의 휘도차를 방지할 수 있는 액정표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 제 1 이전 기간과 제 1 현재 기간에 데이터 라인에 공급되는 데이터 신호의 극성이 서로 다른 조건하에서, 상기 제 1 현재 기간의 데이터 신호를 공급받아 화상을 표시하는 적어도 하나의 제 1 화소셀; 제 2 이전 기간과 제 2 현재 기간에 상기 데이터 라인에 공급되는 데이터 신호의 극성이 서로 동일한 조건하에서, 상기 제 2 현재 기간의 데이터 신호를 공급받아 화상을 표시하는 적어도 하나의 제 2 화소셀; 상기 제 1 화소셀에 포함되며, 상기 데이터 라인의 데이터 신호를 상기 제 1 화소셀의 화소전극에 공급하는 제 1 박막트랜지스터; 상기 제 2 화소셀에 포함되며, 상기 데이터 라인의 데이터 신호를 상기 제 2 화소셀의 화소전극에 공급하는 제 2 박막트랜지스터를 포함하며; 상기 제 1 박막트랜지스터의 채널폭과 상기 제 2 박막트랜지스터의 채널폭이 서로 다른 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이고, 도 3은 도 2의 제 1 데이터 라인에 공급되는 데이터 신호와, 제 1 내지 제 6 게이트 라인에 공급되는 제 1 내지 제 6 스캔펄스의 타이밍도를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치는, 도 2에 도시된 바와 같이, 화상을 표시하기 위한 다수의 화소셀들(PXL)이 형성된 액정패널(200)과, 상기 액정패널(200)을 구동하기 위한 게이트 구동부(GD) 및 데이터 구동부(DD)를 갖는다.
상기 액정패널(200)에는 서로 교차하는 다수의 게이트 라인들(GL1 내지 GLn)과 다수의 데이터 라인들(DL1 내지 DLm)이 형성되어 있다.
상기 각 데이터 라인(DL1 내지 DLm)의 우측에는 상기 데이터 라인(DL1 내지 DLm)의 길이 방향을 따라 다수의 화소셀들(PXL)이 배열된다. 상기 데이터 라인의 길이 방향을 따라 배열된 화소셀들(PXL)은 이들의 좌측에 위치한 데이터 라인에 공통으로 접속됨과 아울러, 각각 개별적으로 게이트 라인(GL1 내지 GLn)에 접속된다.
예를 들어, 하나의 화소열(222)에 구비된 화소셀들(PXL)은 제 1 데이터 라인(DL1)에 공통으로 접속됨과 아울러, 제 1 내지 제 n 게이트 라인(GL1 내지 GLn)에 개별적으로 접속된다. 여기서, 상기 제 1 데이터 라인(DL1)에는 화소셀들(PXL) 이 상기 제 1 데이터 라인(DL1)의 상측에서부터 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 접속되어 있다.
상기 적색 화소셀(R)은 적색에 해당하는 데이터 신호를 공급받아 적색에 해당하는 화상을 표시하는 화소셀을 의미하며, 상기 녹색 화소셀(G)은 녹색에 해당하는 데이터 신호를 공급받아 녹색에 해당하는 화상을 표시하는 화소셀을 의미하며, 그리고 상기 청색 화소셀(B)은 청색에 해당하는 데이터 신호를 공급받아 청색에 해당하는 화상을 표시하는 화소셀을 의미한다.
상기 적색 화소셀(R)은 3k+1 번째(k는 0을 포함한 자연수) 게이트 라인에 접속되며, 상기 녹색 화소셀(G)은 3k+2 번째 게이트 라인에 접속되며, 그리고 상기 청색 화소셀(B)은 3k+3 번째 게이트 라인에 접속된다.
여기서, 기수번째 게이트 라인(GL1, GL3, ..., GLn-1)에 접속된 화소셀들(PXL)과 우수번쩨 게이트 라인(GL2, GL4, ..., GLn)에 접속된 화소셀들(PXL)은 서로 다른 조건하에서, 데이터 신호(Data)를 공급받는다.
즉, 기수번째 게이트 라인(GL1, GL3, ..., GLn-1)에 접속된 화소셀들(PXL)은 임의의 제 1 기간에 상기 데이터 라인에 공급된 데이터 신호의 극성과, 상기 제 1 기간의 바로 다음 기간인 제 2 기간에 상기 데이터 라인에 공급된 데이터 신호의 극성이 서로 다른 조건하에서 상기 제 2 기간에 상기 데이터 라인에 공급되는 데이터 신호를 화상으로 표시한다. 다시말하면, 상기 기수번째 게이트 라인(GL1, GL3, ..., GLn-1)에 접속된 화소셀들(PXL)은 상술한 제 1 경우에 따른 충전조건하에서 자신에 해당하는 데이터 신호를 공급받는다.
이에 대하여, 우수번째 게이트 라인(GL2, GL4, ..., GLn)에 접속된 화소셀들(PXL)은 임의의 제 1 기간에 상기 데이터 라인에 공급된 데이터 신호의 극성과, 상기 제 1 기간의 바로 다음 기간인 제 2 기간에 상기 데이터 라인에 공급된 데이터 신호의 극성이 서로 동일한 조건하에서 상기 제 2 기간에 상기 데이터 라인에 공급되는 데이터 신호를 화상으로 표시한다. 다시말하면, 상기 우수번째 게이트 라인(GL2, GL4, ..., GLn)에 접속된 화소셀들(PXL)은 상술한 제 2 경우에 따른 충전조건하에서 자신에 해당하는 데이터 신호를 공급받는다.
이는 각 데이터 라인(DL1 내지 DLm)에 공급되는 데이터 신호의 극성이 3기간마다 반전되기 때문이다.
즉, 데이터 구동부(DD)는 상기 게이트 라인(GL1 내지 GLn)이 구동되는 매 기간마다 상기 데이터 라인들(DL1 내지 DLm)에 동시에 데이터 신호를 공급하는데, 이때 상기 데이터 구동부(DD)는 각 데이터 라인(DL1 내지 DLm)에 정극성의 데이터 신호와 부극성의 데이터 신호를 3기간(3 수평기간(3H))씩 번갈아 가며 공급한다.
예를 들어, 제 1 데이터 라인(DL1)에는 정극성의 데이터 신호(Data)가 제 1 내지 제 3 기간(T1 내지 T3)동안 공급되고, 이후 연속하는 제 4 내지 제 6 기간(T4 내지 T6)동안 부극성의 데이터 신호(Data)가 공급된다. 한편, 서로 인접한 데이터 라인에는 동일 기간에 서로 다른 극성의 데이터 신호(Data)가 공급된다.
임의의 프레임 기간내의 제 1 기간(T1)동안의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에는 제 1 스캔펄스(Vout1)가 출력되어 제 1 게이트 라인(GL1)에 공급된다. 그러면, 상기 제 1 게이트 라인(GL1)에 접속된 적색 화소셀(R)이 구 동된다.
이 제 1 기간(T1)은 제 1 데이터 라인(DL1)에 상기 적색 화소셀(R)에 해당하는 데이터 신호(Data)가 공급되는 시기로서, 이 제 1 기간(T1)에 상기 제 1 데이터 라인(DL1)에는 정극성의 데이터 신호(Data1)가 충전된다. 그러면, 이 제 1 기간(T1)에 상기 적색 화소셀(R)은 상기 제 1 데이터 라인(DL1)에 충전된 정극성의 데이터 신호(Data)를 공급받아 적색에 대한 화상을 표시한다.
여기서, 상기 제 1 기간(T1)의 바로 이전 기간, 즉 이 임의의 프레임 기간의 바로 이전 프레임 기간내에 포함된 기간들 중 마지막 기간인 제 n 기간(Tn)에 상기 제 1 데이터 라인(DL1)은 부극성의 데이터 신호(Data)로 충전되어 있었다.
따라서, 제 1 기간(T1)에 상기 제 1 데이터 라인(DL1)은 부극성에서 정극성으로 변하는 데이터 신호(Data)가 충전된다. 즉, 상기 제 1 기간(T1)에 상기 적색 화소셀(R)은 상기 제 1 경우에 따른 충전조건하에서 화상을 표시한다.
이어서, 상기 임의의 프레임 기간내의 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.
제 2 기간(T2)에는 제 2 스캔펄스(Vout2)가 출력되어 제 2 게이트 라인(GL2)에 공급된다. 그러면, 상기 제 2 게이트 라인(GL2)에 접속된 녹색 화소셀(G)이 구동된다.
이 제 2 기간(T2)은 제 1 데이터 라인(DL1)에 상기 녹색 화소셀(G)에 해당하는 데이터 신호(Data)가 공급되는 시기로서, 이 제 2 기간(T2)에 상기 제 1 데이터 라인(DL1)에는 정극성의 데이터 신호(Data)가 충전된다. 그러면, 이 제 2 기간(T2) 에 상기 녹색 화소셀(G)은 상기 제 1 데이터 라인(DL1)에 충전된 정극성의 데이터 신호(Data)를 공급받아 녹색에 대한 화상을 표시한다.
여기서, 상기 제 2 기간(T2)의 바로 이전 기간, 즉 상기 제 1 기간(T1)에 상기 제 1 데이터 라인(DL1)은 정극성의 데이터 신호(Data)로 충전되어 있었다.
따라서, 제 2 기간(T2)에 상기 제 1 데이터 라인(DL1)은 정극성에서 정극성으로 유지되는 데이터 신호(Data)가 충전된다. 즉, 상기 제 2 기간(T2)에 상기 녹색 화소셀(G)은 상기 제 2 경우에 따른 충전조건하에서 화상을 표시한다.
이어서, 상기 임의의 프레임 기간내의 제 3 기간(T3)동안의 동작을 설명하면 다음과 같다.
제 3 기간(T3)에는 제 3 스캔펄스(Vout3)가 출력되어 제 3 게이트 라인(GL3)에 공급된다. 그러면, 상기 제 3 게이트 라인(GL3)에 접속된 청색 화소셀(B)이 구동된다.
이 제 3 기간(T3)은 제 1 데이터 라인(DL1)에 상기 적색 화소셀(R)에 해당하는 데이터 신호(Data)가 공급되는 시기로서, 이 제 3 기간(T3)에 상기 제 1 데이터 라인(DL1)에는 정극성의 데이터 신호(Data)가 충전된다. 그러면, 이 제 3 기간(T3)에 상기 청색 화소셀(B)은 상기 제 1 데이터 라인(DL1)에 충전된 정극성의 데이터 신호(Data)를 공급받아 청색에 대한 화상을 표시한다.
여기서, 상기 제 3 기간(T3)의 바로 이전 기간, 즉 상기 제 2 기간(T2)에 상기 제 1 데이터 라인(DL1)은 정극성의 데이터 신호(Data)로 충전되어 있었다.
따라서, 제 3 기간(T3)에 상기 제 1 데이터 라인(DL1)은 정극성에서 정극성 으로 유지되는 데이터 신호(Data)가 충전된다. 즉, 상기 제 3 기간(T3)에 상기 청색 화소셀(B)은 상기 제 2 경우에 따른 충전조건하에서 화상을 표시한다.
이에 따라, 제 3k+1 게이트 라인에 접속된 적색 화소셀(R)은 상기 제 1 데이터 라인(DL1)의 데이터 신호 극성이 정극성에서 부극성으로 또는 정극성에서 부극성으로 변화하는 조건하에서 화상을 표시한다.
그리고, 제 3k+2 게이트 라인에 접속된 녹색 화소셀(G)은 상기 제 1 데이터 라인(DL1)의 데이터 신호 극성이 정극성에서 정극성으로 또는 부극성에서 부극성으로 유지되는 조건하에서 화상을 표시한다.
물론, 제 3k+3 게이트 라인에 접속된 청색 화소셀(B)도 상기 제 1 데이터 라인(DL1)의 데이터 신호 극성이 정극성에서 정극성으로 또는 부극성에서 부극성으로 유지되는 조건하에서 화상을 표시한다.
본 발명에서는 상기 적색 화소셀(R)과 나머지 녹색 및 청색 화소셀(G, B)간의 휘도차를 방지하기 위해서, 상기 적색 화소셀(R)에 구비된 박막트랜지스터(TFT)의 채널폭과 상기 녹색 및 청색 화소셀(B)에 구비된 박막트랜지스터(TFT)의 채널폭간의 크기를 서로 다르게 함으로써, 상기와 같은 휘도차를 방지한다.
이를 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 도 2의 각 화소셀의 구조를 설명하기 위한 도면이다.
하나의 화소셀은, 도 4에 도시된 바와 같이, 게이트 라인(GL)으로부터의 스캔펄스에 응답하여 데이터 라인(DL)으로부터의 데이터 신호(Data)를 스위칭하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)로부터의 데이터 신호를 공급받는 화소전극(PE)과, 상기 화소전극(PE)과 대향하여 위치한 공통전극과, 상기 화소전극(PE)과 공통전극(도시되지 않음) 사이에 위치하여 상기 두 전극 사이에서 발생되는 전계에 따라 광 투과량을 조절하는 액정층을 포함한다.
상기 화소전극(PE)과, 공통전극과, 상기 화소전극(PE)과 공통전극 사이에 위치한 액정층은 액정용량 커패시터(도시되지 않음)를 형성한다. 즉, 상기 화소전극(PE)은 상기 액정용량 커패시터의 제 1 전극에 해당하며, 상기 공통전극은 상기 액정용량 커패시터의 제 2 전극에 해당하며, 그리고 상기 화소전극(PE)과 상기 공통전극간에 형성된 액정층은 상기 액정용량 커패시터의 유전체에 해당한다.
상기 박막트랜지스터(TFT)는 게이트전극(GE), 소스전극(SE), 드레인전극(DE), 반도체층(SEMI), 및 오믹콘택층(404)을 포함한다.
상기 게이트전극(GE)은 게이트 라인(GL)과 일체로 구성되며, 상기 게이트 라인(GL)으로부터 돌출된다.
게이트 절연막(GI)은 상기 게이트 라인(GL) 및 게이트전극(GE)을 포함한 기판(401)의 전면에 형성된다.
상기 반도체층(SEMI)은 상기 게이트전극(GE)을 중첩하도록, 상기 게이트 절연막(GI)상에 형성된다.
상기 소스전극(SE)은 상기 데이터 라인과 일체로 구성되며, 상기 데이터 라인으로부터 돌출된다. 상기 소스전극(SE)은 상기 게이트전극(GE)을 중첩하도록, 상기 반도체층(SEMI)상의 일측에 형성된다.
상기 드레인전극(DE)은 상기 게이트전극(GE)을 중첩하도록, 상기 반도체 층(SEMI)상의 타측에 형성된다.
상기 오믹콘택층(404)은 상기 소스전극(SE)과 상기 반도체층(SEMI)간에 형성됨과 아울러, 상기 드레인전극(DE)과 상기 반도체층(SEMI)간에 형성된다.
보호층(PSSI)은 상기 드레인전극(DE) 및 소스전극(SE)을 포함한 기판(401)의 전면에 형성된다.
이와 같이 이루어진 박막트랜지스터(TFT)의 드레인전극(DE)은 콘택홀(CT)을 통해 화소전극(PE)에 연결된다.
상기 박막트랜지스터(TFT)는 채널폭(Wt)과 채널길이(Lt)에 의해 전류(턴-온시의 전류)의 크기가 제어되는데, 상기 전류의 크기는 상기 채널폭(Wt)의 크기에 비례하고 상기 채널길이(Lt)에 반비례한다.
본 발명에서는 이러한 박막트랜지스터(TFT)의 전류 특성을 이용하여 상기 서로 다른 충전조건하에서 화상을 표시하는 화소셀들간의 휘도 편차를 방지할 수 있다.
구체적으로, 제 1 경우에 따른 충전조건을 만족하는 화소셀(이하, '제 1 화소셀'로 표기)에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기는 상기 제 2 경우에 따른 충전조건을 만족하는 화소셀(이하, '제 2 화소셀'로 표기)에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기와 다르다.
예를 들어, 이러한 화소셀들을 포함하는 액정표시장치가 노멀리 블랙(Normally Black), 즉 최소 데이터 신호에 의해 가장 어두운 블랙 계조를 표시하고 최대 크기의 데이터 신호에 의해 가장 밝은 화이트 계조를 표시하는 액정표시장 치라고 가정하자.
상기 노멀리 블랙 방식에서는, 제 1 및 제 2 화소셀에 동일한 크기의 데이터 신호가 공급된다고 가정하였을 때 상기 제 1 화소셀로부터 표현되는 화상이 상기 제 2 화소셀로부터 표현되는 화상보다 더 어둡다.
이러한 노멀리 블랙 방식에서의 휘도 편차를 방지하기 위해, 본 발명에서는 상기 제 1 화소셀에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기를 상기 제 2 화소셀에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)보다 더 크게 한다. 이렇게 되면, 상기 제 1 화소셀의 박막트랜지스터(TFT)가 제 2 화소셀의 박막트랜지스터(TFT)보다 큰 크기의 전류를 흘리게 되므로, 상기 제 1 화소셀의 화소전극(PE)에는 상기 제 2 화소셀의 화소전극(PE)보다 더 큰 크기의 데이터 신호가 공급되게 된다. 이에 따라, 상기 제 1 화소셀과 제 2 화소셀간의 휘도 편차를 보상할 수 있다.
한편, 이러한 화소셀들을 포함하는 액정표시장치가 노멀리 화이트(Normally White), 즉 최대 데이터 신호에 의해 가장 어두운 블랙 계조를 표시하고 최소 크기의 데이터 신호에 의해 가장 밝은 화이트 계조를 표시하는 액정표시장치라고 가정하자.
상기 노멀리 화이트 방식에서는, 제 1 및 제 2 화소셀에 동일한 크기의 데이터 신호가 공급된다고 가정하였을 때 상기 제 1 화소셀로부터 표현되는 화상이 상기 제 2 화소셀로부터 표현되는 화상보다 더 밝다.
이러한 노멀리 화이트 방식에서의 휘도 편차를 방지하기 위해, 본 발명에서는 상기 제 1 화소셀에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기를 상기 제 2 화소셀에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)보다 더 작게 한다. 이렇게 되면, 상기 제 1 화소셀의 박막트랜지스터(TFT)가 제 2 화소셀의 박막트랜지스터(TFT)보다 작은 크기의 전류를 흘리게 되므로, 상기 제 1 화소셀의 화소전극(PE)에는 상기 제 2 화소셀의 화소전극(PE)보다 더 작은 크기의 데이터 신호가 공급되게 된다. 이에 따라, 상기 제 1 화소셀과 제 2 화소셀간의 휘도 편차를 보상할 수 있다.
다른 방법으로, 본 발명에서는 노멀리 블랙 방식에서 상기 제 1 화소셀에 구비된 박막트랜지스터(TFT)의 채널길이(Lt)를 상기 제 2 화소셀에 구비된 박막트랜지스터(TFT)의 채널길이(Lt)보다 작게 형성하고, 상기 노멀리 화이트 방식에서 상기 제 1 화소셀에 구비된 박막트랜지스터(TFT)의 채널길이(Lt)를 상기 제 2 화소셀에 구비된 박막트랜지스터(TFT)의 채널길이(Lt)보다 더 크게 형성함으로써 휘도 편차를 방지할 수 있다.
또 다른 방법으로, 본 발명에서는 보조용량 커패시터(Cst)의 용량을 조절함으로써 상기 휘도 편차를 방지할 수 있다.
즉, 상기 화소셀은 상기 액정용량 커패시터에 병렬로 접속된 보조용량 커패시터(Cst)를 더 포함한다. 상기 보조용량 커패시터(Cst)는 상기 화소전극(PE)에 인가된 데이터 신호를 한 프레임 기간동안 안정적으로 유지시키는 역할을 한다.
상기 보조용량 커패시터(Cst)는 다음의 두 가지 방식 중 어느 한 방식으로 형성될 수 있다.
제 1 방식에 따른 보조용량 커패시터(Cst)를 형성하기 위해서, 도 4에 도시된 바와 같이, 화소셀이 보조전극(AE)을 더 포함해야 한다.
상기 보조전극(AE)은 통상 게이트 라인(GL)과 동일한 재질로 이루어지며, 데이터 라인에 교차하도록 배열된다. 이 보조전극(AE)은 이의 상부에 위치한 화소전극(PE)의 중심부를 중첩하고 있다.
이 보조전극(AE)과 상기 화소전극(PE)이 중첩되는 부분에서 보조용량 커패시터(Cst)가 형성된다. 즉, 상기 보조전극(AE)이 상기 보조용량 커패시터(Cst)의 제 1 전극에 해당하며, 상기 화소전극(PE)이 상기 보조용량 커패시터(Cst)의 제 2 전극에 해당하며, 그리고 상기 보조전극(AE)과 상기 화소전극(PE)간에 형성된 절연막이 상기 보조용량 커패시터(Cst)의 유전체에 해당한다.
제 2 방식에 따른 보조용량 커패시터(Cst)를 형성하기 위해서는, 도면에 도시하지 않았지만, 상기 화소전극(PE)이 전단 화소셀을 구동하기 위한 게이트 라인(GL)의 일부를 중첩하도록, 상기 화소전극(PE)이 상기 게이트 라인(GL)으로 더 연장된다.
예를 들어, 상기 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성된 녹색 화소셀(G)에 구비된 화소전극(PE)은, 상기 제 1 게이트 라인(GL1)의 일부를 중첩하도록 상기 제 1 게이트 라인(GL1)측으로 더 연장될 수 있다.
이와 같이 상기 화소전극(PE)이 게이트 라인(GL)을 중첩하는 경우, 상기 보조용량 커패시터(Cst)는 상기 화소전극(PE)과 상기 게이트 라인(GL)이 중첩하는 부 분에 형성된다. 이때, 상기 화소전극(PE)은 상기 보조용량 커패시터(Cst)의 제 1 전극에 해당하며, 상기 게이트 라인(GL)이 제 2 전극에 해당하며, 그리고 상기 화소전극(PE)과 게이트전극(GE)간에 형성된 절연막이 상기 보조용량 커패시터(Cst)의 유전체에 해당한다.
본 발명에서는 노멀리 블랙 방식에서 상기 제 1 화소셀의 보조용량 커패시터(Cst)의 용량을 제 2 화소셀의 보조용량 커패시터(Cst)의 용량보다 크게 하고, 노멀리 화이트 방식에서 상기 제 1 화소셀의 보조용량 커패시터(Cst)의 용량을 제 2 화소셀의 보조용량 커패시터(Cst)의 용량보다 작게 함으로써 상기 휘도 편차를 방지할 수 있다.
즉, 상기 보조용량 커패시터(Cst)의 용량이 클수록 킥백전압(kickback voltage)이 감소하게 되며, 이 킥백전압이 감소하게 되면 화소셀의 충전 특성이 향상된다.
상기 보조용량 커패시터(Cst)의 용량은, 상기 보조용량 커패시터(Cst)를 이루는 보조전극(AE)의 크기, 화소전극(PE)의 크기, 및 유전체의 크기 중 어느 하나 또는 그 이상을 조절함으로써 제어할 수 있다.
예를 들어, 도 4에 도시된 보조전극(AE)의 폭을 증가시키거나 줄임으로써 보조용량 커패시터(Cst)의 크기를 조절할 수 있는 바, 상기 보조전극(AE)의 폭이 증가할수록 상기 용량도 증가하며, 상기 보조전극(AE)의 폭이 감소할수록 상기 용량도 감소한다.
또 다른 방법으로, 본 발명에서는 개구율을 조절함으로써 상기 휘도 편차를 방지할 수 있다.
도 5는 개구율에 따른 휘도의 변화를 설명하기 위한 도면이다.
도 5에서 상측에 위치한 화소셀은 상술한 제 1 화소셀을 나타내며, 하측에 위치한 화소셀은 제 2 화소셀의 구조를 나타낸다.
액정패널(200)은 서로 마주보는 상부 기판과 하부 기판으로 이루어져 있는데, 상기 화소전극(PE)은 상기 하부 기판에 형성된다.
여기서, 상기 상부 기판에는 상기 화소셀의 화소영역(게이트 라인(GL), 데이터 라인, 및 박막트랜지스터(TFT)가 형성된 영역을 제외한 영역)을 제외한 영역을 가리도록 차광층(BM)이 형성되는데, 상기 차광층(BM)의 크기를 조절함으로써 각 화소셀의 개구율을 조절할 수 있다.
이 개구율이 증가할수록 휘도가 증가하고, 상기 개구율이 감소할수록 휘도가 감소한다.
본 발명에서는 노멀리 블랙 방식에서 상기 제 1 화소셀의 개구율을 제 2 화소셀의 개구율보다 더 크게 함으로서 휘도 편차를 방지할 수 있다.
즉, 상기 제 1 화소셀의 화소전극(PE1)과 차광층(BM)이 중첩하는 면적이, 상기 제 2 화소셀의 화소전극(PE2)과 차광층(BM)이 중첩하는 면적보다 더 크도록 상기 차광층(BM)을 형성함으로써 상기 제 1 화소셀의 개구율을 상기 제 2 화소셀의 개구율보다 더 크게 할 수 있다.
도 5의 도번 Wa1은 제 1 화소셀의 화소영역의 폭을 나타낸 것이고, 도번 Wa2 는 제 2 화소셀의 화소영역의 폭을 나타낸 것으로, 제 1 화소셀의 화소영역의 폭이 상기 제 2 화소셀의 화소영역의 폭보다 더 크다. 이에 의해서, 상기 제 1 화소셀의 개구율이 상기 제 2 화소셀의 개구율보다 더 크게 된다.
본 발명에서는 노멀리 화이트 방식에서 상기 제 1 화소셀의 개구율을 제 2 화소셀의 개구율보다 더 작게 함으로서 휘도 편차를 방지할 수 있다.
즉, 상기 제 1 화소셀의 화소전극(PE1)과 차광층(BM)이 중첩하는 면적이, 상기 제 2 화소셀의 화소전극(PE2)과 차광층(BM)이 중첩하는 면적보다 더 작아지도록 상기 차광층(BM)을 형성함으로써 상기 제 1 화소셀의 개구율을 상기 제 2 화소셀의 개구율보다 더 작게 할 수 있다.
이제까지 상술한 제 1 화소셀은 도 2의 적색 화소셀(R)에 해당하며, 제 2 화소셀은 도 2의 녹색 화소셀(G) 또는 청색 화소셀(B)에 해당한다.
물론, 상기 제 1 및 제 2 화소셀 각각은 적색, 녹색, 및 청색 중 어느 한 색상을 갖는 화소셀일 수 있다.
여기서, 상기 제 1 화소셀과 제 2 화소셀, 그리고 상기 제 2 화소셀과 동일한 충전조건하에서 화상을 표시하는 제 3 화소셀을 구비한 액정표시장치를 사용하여, 서로 다른 충전조건의 화소셀간의 휘도차가 방지되는 효과를 시뮬레이션 실험을 통해 설명하면 다음과 같다.
실험 조건은 다음과 같다.
1) 박막트랜지스터(TFT)에 인가되는 스캔펄스의 펄스폭(1H) : 10usec
2) 데이터 딜레이(제 1 극성 데이터 신호의 피크치로부터 제 2 극성 데이터 신호의 피크치까지 신호가 변화하는 시간): 3.5usec
3) 액정표시장치의 구동 방식 : 노멀리 블랙/ 블랙 계조 10V/ 공통전압 5V
4) 데이터 신호의 출력방식 : 3도트 인버전방식(3H를 주기로 극성 반전)
5) 제 2 및 제 3 화소셀에 구비된 박막트랜지스터(TFT)의 W/L (um) : 42/5
6) 블랙 계조와 화이트 계조간의 전압차 : 5V
7) 1 계조 차이를 갖는 데이터 신호간의 전압차 : 0.0195V
8) 3 계조 차이에 갖는 데이터 신호간의 전압차 : 0.058V
9) 제 1, 제 2, 및 제 3 화소셀의 색상 : 적색, 녹색, 및 청색
상술한 실험 조건에 따라 본 발명에 따른 액정표시장치를 구동하면 다음과 같은 결과를 얻을 수 있다.
도 6은 박막트랜지스터의 채널폭과 화소셀에 충전되는 전압간의 관계를 나타낸 그래프이다.
Vdata는 제 1 데이터 라인(DL1)에 공급된 데이터 신호이다. A1 내지 A11은 상기 제 1 데이터 라인(DL1)으로부터 제 1 화소셀의 화소전극(PE)에 공급된 데이터 신호(즉, 화소전압)의 특성 곡선들을 나타낸 것이다.
이 특성 곡선들(A1 내지 A11) 중 X축(시간축)의 가장 우측에 위치한 제 1 특성 곡선(A1)은 42um의 채널폭(Wt)의 박막트랜지스터(TFT)를 통과하여 화소전극(PE)에 인가된 데이터 신호(즉, 화소전압)에 대한 특성 곡선이다. 이 제 1 특성 곡선(A1)의 좌측에 위치한 제 2 내지 제 11 특성 곡선들(A2 내지 A11)은, 차례로 상 기 42um로부터 10%씩 증가한 채널폭(Wt)을 갖는 박막트랜지스터(TFT)를 통과하여 화소전극(PE)에 인가된 데이터 신호에 대한 특성 곡선들이다.
즉, 상기 제 2 내지 제 11 특성 곡선(A2 내지 A11)은 차례로, 46.2um, 50.4㎛, 54.6㎛, 58.8㎛, 63㎛, 67.2㎛, 71.4㎛, 75.6㎛, 79.8㎛, 및 84㎛의 채널폭(Wt)을 갖는 박막트랜지스터(TFT)를 통과하여 화소전극(PE)에 인가된 데이터 신호의 특성 곡선들이다.
휘도차 방지에 있어서, 도 6에 도시된 바와 같이, 상기 제 1 화소셀의 박막트랜지스터(TFT)의 채널폭(Wt)을 크게 하여 상기 제 1 화소셀의 박막트랜지스터(TFT)의 채널폭(Wt)과 상기 제 2 화소셀(또는 제 3 화소셀)이 박막트랜지스터(TFT)의 채널폭(Wt)간의 차이를 크게 하는 것이 유리하지만, 이와 같은 경우 상기 증가된 박막트랜지스터(TFT)의 채널폭(Wt)에 의해 제 1 화소셀의 개구율이 줄어들 수 있다.
따라서, 상기 개구율에 크게 문제가 되지 않도록 상기 박막트랜지스터(TFT)의 채널폭(Wt)을 조절하는 것이 중요하다.
본 실험에서는 제 1 화소셀에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기를 제 2 화소셀(또는 제 3 화소셀)에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기보다 약 150% 내지 200% 정도 더 크게 하는 것이 개구율을 덜 줄이면서도 휘도차를 방지할 수 있음을 알아내었다.
상기와 같이 제 1 화소셀에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기를 제 2 화소셀(또는 제 3 화소셀)에 구비된 박막트랜지스터(TFT)의 채널폭(Wt) 의 크기보다 약 150% 내지 200% 정도 더 크게 하면, 상기 제 1 화소셀로부터 표현되는 화상의 휘도와 제 2 화소셀(또는 제 3 화소셀)로부터 표현되는 화상의 휘도가 3계조 미만의 차이를 가진다. 보통 화소셀들간의 휘도차가 3계조 미만일 경우, 각 화소셀로부터 화상의 밝기는 거의 동일하게 관찰된다.
노멀리 화이트 방식에서는 상기 제 1 화소셀에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기를 제 2 화소셀(또는 제 3 화소셀)에 구비된 박막트랜지스터(TFT)의 채널폭(Wt)의 크기보다 약 150% 내지 200% 정도 더 작게 하여 상기와 같은 효과를 얻을 수 있다.
도 7은 보조용량 커패시터의 용량과 화소셀에 충전되는 전압간의 관계를 나타낸 그래프이다.
Vdata는 제 1 데이터 라인(DL1)에 공급된 데이터 신호이다. B1 내지 B11은 상기 제 1 데이터 라인(DL1)으로부터 제 1 화소셀의 화소전극(PE)에 공급된 데이터 신호(즉, 화소전압)의 특성 곡선들을 나타낸 것이다.
이 특성 곡선들(B1 내지 B11) 중 Y축(전압축)의 가장 하측에 위치한 제 1 특성 곡선(B1)은 240*10-15F의 용량의 보조용량 커패시터(Cst)를 갖는 제 1 화소셀에 인가된 데이터 신호(즉, 화소전압)에 대한 특성 곡선이다. 이 제 1 특성 곡선(B1)의 상측에 위치한 제 2 내지 제 11 특성 곡선들(B2 내지 B11)은, 차례로 상기 240*10-15F으로부터 10%씩 증가한 용량을 갖는 제 1 화소셀에 인가된 데이터 신호에 대한 특성 곡선들이다.
즉, 상기 제 2 내지 제 11 특성 곡선(B2 내지 B11)은 차례로, 264*10-15F, 288*10-15F, 312*10-15F, 336*10-15F, 360*10-15F, 384*10-15F, 408*10-15F, 432*10-15F, 456*10-15F, 및 480*10-15F의 용량의 보조용량 커패시터(Cst)를 갖는 제 1 화소셀에 인가된 데이터 신호의 특성 곡선들이다.
휘도차 방지에 있어서, 도 7에 도시된 바와 같이, 상기 제 1 화소셀에 구비된 보조용량 커패시터(Cst)의 용량을 크게 하여 상기 제 1 화소셀에 구비된 보조용량 커패시터(Cst)의 용량과 상기 제 2 화소셀(또는 제 3 화소셀)에 구비된 보조용량 커패시터(Cst)의 용량 차이를 크게 하는 것이 유리히지만, 보조전극(AE)을 사용하여 보조용량 커패시터(Cst)를 형성하는 방식에서는 상기 보조전극(AE)의 면적이 증가함에 따라 제 1 화소셀의 개구율이 줄어들 수 있다.
따라서, 상기 개구율에 크게 문제가 되지 않도록 상기 보조용량 커패시터(Cst)의 용량을 조절하는 것이 중요하다.
본 실험에서는 제 1 화소셀에 구비된 보조용량 커패시터(Cst)의 용량을 제 2 화소셀(또는 제 3 화소셀)에 구비된 보조용량 커패시터(Cst)의 용량보다 약 120% 내지 280% 정도 더 크게 하는 것이 개구율을 덜 줄이면서도 휘도차를 방지할 수 있음을 알아내었다.
상기와 같이 제 1 화소셀에 구비된 보조용량 커패시터(Cst)의 용량을 제 2 화소셀(또는 제 3 화소셀)에 구비된 보조용량 커패시터(Cst)의 용량보다 약 120% 내지 280% 정도 더 크게 하면, 상기 제 1 화소셀로부터 표현되는 화상의 휘도와 제 2 화소셀(또는 제 3 화소셀)로부터 표현되는 화상의 휘도가 3계조 미만의 차이를 가진다. 보통 화소셀들간의 휘도차가 3계조 미만일 경우, 각 화소셀로부터 화상의 밝기는 동일하게 관찰된다.
즉, 도 7에 도시된 바와 같이, 상기 보조용량 커패시터(Cst)의 용량이 클수록 킥백전압(ΔVp)의 크기가 감소하는 것을 알 수 있다.
노멀리 화이트 방식에서는 제 1 화소셀에 구비된 보조용량 커패시터(Cst)의 용량을 제 2 화소셀(또는 제 3 화소셀)에 구비된 보조용량 커패시터(Cst)의 용량보다 약 120% 내지 280% 정도 더 작게 하여 상기와 같은 효과를 얻을 수 있다.
한편, 본 발명에서는 3도트 구동방식으로 액정표시장치를 구동하는데, 이와 같이 3도트 구동방식으로 액정표시장치를 구동할 경우, 특히 고해상도에서 종래의 1도트 구동방식의 문제점(부족한 충전시간)을 해결할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치에는 다음과 같은 효과가 있다.
첫째, 서로 다른 충전조건하에서 데이터 신호를 공급받는 화소셀들에 구비된 박막트랜지스터의 채널폭을 서로 다르게 함으로써, 상기 화소셀들간의 휘도차를 방 지할 수 있다.
둘째, 서로 다른 충전조건하에서 데이터 신호를 공급받는 화소셀들에 구비된 보조용량 커패시터의 용량을 서로 다르게 함으로써, 상기 화소셀들간의 휘도차를 방지할 수 있다.
셋째, 서로 다른 충전조건하에서 데이터 신호를 공급받는 화소셀들간의 개구율을 서로 다르게 함으로써, 상기 화소셀들간의 휘도차를 방지할 수 있다.

Claims (17)

  1. 제 1 이전 기간과 제 1 현재 기간에 데이터 라인에 공급되는 데이터 신호의 극성이 서로 다른 조건하에서, 상기 제 1 현재 기간의 데이터 신호를 공급받아 화상을 표시하는 적어도 하나의 제 1 화소셀;
    제 2 이전 기간과 제 2 현재 기간에 상기 데이터 라인에 공급되는 데이터 신호의 극성이 서로 동일한 조건하에서, 상기 제 2 현재 기간의 데이터 신호를 공급받아 화상을 표시하는 적어도 하나의 제 2 화소셀;
    상기 제 1 화소셀에 포함되며, 상기 데이터 라인의 데이터 신호를 상기 제 1 화소셀의 화소전극에 공급하는 제 1 박막트랜지스터;
    상기 제 2 화소셀에 포함되며, 상기 데이터 라인의 데이터 신호를 상기 제 2 화소셀의 화소전극에 공급하는 제 2 박막트랜지스터를 포함하며;
    상기 제 1 박막트랜지스터의 채널폭과 상기 제 2 박막트랜지스터의 채널폭이 서로 다르며;
    상기 제 1 화소셀은 상기 제 1 화소전극에 공급된 데이터 신호를 한 프레임 기간 동안 안정적으로 유지시키기 위한 제 1 보조용량 커패시터를 더 포함하고;
    상기 제 2 화소셀은 상기 제 2 화소전극에 공급된 데이터 신호를 한 프레임 기간 동안 안정적으로 유지시키기 위한 제 2 보조용량 커패시터를 더 포함하며;
    상기 제 1 보조용량 커패시터의 용량과 상기 제 2 보조용량 커패시터의 용량이 서로 다른 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 액정표시장치는 노멀리 블랙 방식의 액정표시장치며,
    상기 제 1 박막트랜지스터의 채널폭이 제 2 박막트랜지스터의 채널폭보다 더 큰 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    제 1 박막트랜지스터의 채널폭의 크기가 상기 제 2 박막트랜지스터의 채널폭의 크기보다 150% 내지 200% 더 큰 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 액정표시장치는 노멀리 화이트 방식의 액정표시장치며,
    상기 제 1 박막트랜지스터의 채널폭이 제 2 박막트랜지스터의 채널폭보다 더 작은 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    제 1 박막트랜지스터의 채널폭의 크기가 상기 제 2 박막트랜지스터의 채널폭의 크기보다 150% 내지 200% 더 큰 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제 2 화소셀과 동일한 조건에서 상기 데이터 라인으로부터의 데이터 신호를 공급받아 화상을 표시하는 제 3 화소셀을 더 포함하며;
    상기 제 1 화소셀, 제 2 화소셀, 및 제 3 화소셀이 서로 동일한 데이터 라인에 접속됨과 아울러, 서로 다른 게이트 라인에 개별적으로 접속되며; 그리고,
    상기 제 1 화소셀, 제 2 화소셀, 및 제 3 화소셀이 서로 다른 색상의 화상을 표시하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제 1 화소셀은 적색에 대한 화상을 표시하고, 상기 제 2 화소셀은 녹색에 대한 화상을 표시하며, 그리고 상기 제 3 화소셀은 청색에 대한 화상을 표시하는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 제 3 화소셀은 상기 데이터 라인의 데이터 신호를 상기 제 3 화소셀의 화소전극에 공급하는 제 3 박막트랜지스터를 포함하며;
    상기 제 3 박막트랜지스터의 채널폭이 상기 제 1 박막트랜지스터의 채널폭과 다른 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 제 1 및 제 3 박막트랜지스터의 채널폭이 서로 동일하고, 상기 제 1 및 제 3 박막트랜지스터의 각 채널폭이 상기 제 2 박막트랜지스터의 채널폭과 다른 것을 특징으로 하는 액정표시장치.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 액정표시장치는 노멀리 블랙 방식의 액정표시장치며,
    상기 제 1 보조용량 커패시터의 용량이 상기 제 2 보조용량 커패시터의 용량보다 더 큰 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    제 1 보조용량 커패시터의 용량을 제 2 보조용량 커패시터의 용량보다 120% 내지 280% 더 큰 것을 특징으로 하는 액정표시장치.
  13. 제 1 항에 있어서,
    상기 액정표시장치는 노멀리 화이트 방식의 액정표시장치며,
    상기 제 1 보조용량 커패시터의 용량이 상기 제 2 보조용량 커패시터의 용량보다 더 큰 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    제 1 보조용량 커패시터의 용량을 제 2 보조용량 커패시터의 용량보다 120% 내지 280% 더 작은 것을 특징으로 하는 액정표시장치.
  15. 제 1 항에 있어서,
    상기 제 1 화소셀의 개구율과 상기 제 2 화소셀의 개구율의 크기가 서로 다른 것을 특징으로 하는 액정표시장치.
  16. 제 15 항에 있어서,
    상기 액정표시장치는 노멀리 블랙 방식의 액정표시장치며,
    상기 제 1 화소셀의 개구율이 상기 제 2 화소셀의 개구율보다 더 큰 것을 특징으로 하는 액정표시장치.
  17. 제 15 항에 있어서,
    상기 액정표시장치는 노멀리 화이트 방식의 액정표시장치며,
    상기 제 1 화소셀의 개구율이 상기 제 2 화소셀의 개구율보다 더 작은 것을 특징으로하는 액정표시장치.
KR1020070026659A 2007-03-19 2007-03-19 액정표시장치 KR101327870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070026659A KR101327870B1 (ko) 2007-03-19 2007-03-19 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070026659A KR101327870B1 (ko) 2007-03-19 2007-03-19 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080085326A KR20080085326A (ko) 2008-09-24
KR101327870B1 true KR101327870B1 (ko) 2013-11-13

Family

ID=40025068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026659A KR101327870B1 (ko) 2007-03-19 2007-03-19 액정표시장치

Country Status (1)

Country Link
KR (1) KR101327870B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003080A (ko) * 1992-07-04 1994-02-19 이헌조 박막트랜지스터 어레이
KR20050015033A (ko) * 2003-08-01 2005-02-21 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003080A (ko) * 1992-07-04 1994-02-19 이헌조 박막트랜지스터 어레이
KR20050015033A (ko) * 2003-08-01 2005-02-21 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치

Also Published As

Publication number Publication date
KR20080085326A (ko) 2008-09-24

Similar Documents

Publication Publication Date Title
US7106284B2 (en) Liquid crystal display device
US7898607B2 (en) Liquid crystal display and driving method thereof
KR101100889B1 (ko) 액정표시장치와 그 구동방법
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
KR101108343B1 (ko) 액정표시장치
TWI397734B (zh) 液晶顯示器及其驅動方法
WO2010021210A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2009130919A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US9230497B2 (en) Display device having each pixel divided into sub pixels for improved view angle characteristic
CA2476750A1 (en) Display device, scanning line driver circuit
JP4767588B2 (ja) 液晶表示装置
TWI408648B (zh) 液晶顯示器之驅動方法
TWI425468B (zh) 液晶顯示裝置
JP4592384B2 (ja) 液晶表示装置
KR102028587B1 (ko) 표시 장치
WO2010024049A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010131395A1 (ja) 液晶表示パネルおよび液晶表示装置
US9111503B2 (en) Display device and method for driving same
WO2012093630A1 (ja) 液晶表示装置
JP2010102217A (ja) 電気光学装置及び電子機器
JP5789354B2 (ja) 電気光学装置及び電子機器
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
KR101327870B1 (ko) 액정표시장치
KR100885018B1 (ko) 액정 표시 장치 및 그 구동 방법
WO2013035623A1 (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6