CN107799078A - 显示驱动器以及半导体装置 - Google Patents

显示驱动器以及半导体装置 Download PDF

Info

Publication number
CN107799078A
CN107799078A CN201710770001.8A CN201710770001A CN107799078A CN 107799078 A CN107799078 A CN 107799078A CN 201710770001 A CN201710770001 A CN 201710770001A CN 107799078 A CN107799078 A CN 107799078A
Authority
CN
China
Prior art keywords
voltage
line
grayscale voltage
benchmark grayscale
benchmark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710770001.8A
Other languages
English (en)
Other versions
CN107799078B (zh
Inventor
椎林兼
椎林兼一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107799078A publication Critical patent/CN107799078A/zh
Application granted granted Critical
Publication of CN107799078B publication Critical patent/CN107799078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及显示驱动器以及半导体装置。目的在于提供能够进行高速驱动的显示驱动器以及半导体装置。具有基准灰度电压生成部，所述基准灰度电压生成部生成多个基准灰度电压，所述多个基准灰度电压具有各灰度所对应的分别不同的电压值，多个解码器的每一个包含：变换部，从多个基准灰度电压之中选择由像素数据片表示的亮度电平所对应的基准灰度电压，将选择的基准灰度电压作为上述灰度电压经由第一线向放大器供给；电压供给部，将在多个基准灰度电压之中除了选择的基准灰度电压之外的1个基准灰度电压向第二线供给；以及短路控制电路，对是否将第一线和第二线间短路进行控制。

Description

显示驱动器以及半导体装置
技术领域
本发明涉及根据视频信号对显示设备进行驱动的显示驱动器和形成有该显示驱动器的半导体装置。
背景技术
在显示与视频信号对应的图像的例如液晶显示装置中，设置有作为显示设备的液晶型的显示面板以及对该显示面板的多个源极线进行驱动的驱动器。在该驱动器中包含：将基于视频信号的每个像素的多个灰度数据片分别个别地变换为模拟的灰度电压的多个解码器、以及将该灰度电压放大来向源极线供给的多个输出放大器（例如，参照专利文献1）。
专利文献1的图4所示的输出放大器电路8在输入（Vp1）和（Vp2）分别个别地接收从解码器7输出的2个系统的输出（Vin1）和（Vin2）来生成1个输出（Vout）。例如，在输入（Vp1）和输入（Vp2）都为同一灰度电压（例如，V2）的情况下，输出（Vout）为V2，如果输入（Vp1）和输入（Vp2）为相邻的灰度电压（例如，V0和V2），则输出（Vout）为将上述2个电压合成后的中间的电压V1。
在此，如专利文献1的图7所示那样，解码器7包括：利用显示数据的高位6位从所输入的129个灰度之中选择3个灰度的量的灰度电压A、B、C的解码器部、以及利用显示数据的低位2位从灰度电压A、B、C之中选择1个或2个灰度电压来输出为输出（Vin1）和（Vin2）的复用器。
现有技术文献
专利文献
专利文献1：日本特开2001-34234号公报。
发明要解决的课题
可是，在专利文献1的图7所示的复用器中，在将例如灰度电压A作为输出（Vin1）而将灰度电压B作为输出（Vin2）并输出每一个的情况下，根据专利文献1的表1，将被供给灰度电压A的NMOS晶体管和被供给灰度电压B的NMOS晶体管分别设定为导通状态。由此，将从被供给灰度电压A的NMOS晶体管输出的灰度电压A作为输出（Vin1）经由使复用器和输出放大器电路8间连接的布线（称为第一布线）向输出放大器电路8的输入（Vp1）供给。进而，将从被供给灰度电压B的NMOS晶体管输出的灰度电压B作为输出（Vin2）经由使复用器和输出放大器电路8间连接的布线（称为第二布线）向输出放大器电路8的输入（Vp2）供给。此时，从在复用器内接收灰度电压A的供给的1个NMOS晶体管输出的电压经过与在第一布线中寄生的寄生电容和布线电阻相伴的依赖于时间常数的延迟时间到达输出放大器电路的输入（Vp1）。进而，从在复用器内接收灰度电压B的供给的1个NMOS晶体管输出的电压经过与在第二布线中寄生的寄生电容和布线电阻相伴的依赖于时间常数的延迟时间到达输出放大器电路的输入（Vp2）。
另一方面，在该复用器中将同一灰度电压例如灰度电压A作为输出（Vin1）和（Vin2）输出的情况下，仅被供给灰度电压A的NMOS晶体管被设定为导通状态。由此，将从被供给灰度电压A的NMOS晶体管输出的灰度电压A作为输出（Vin1）经由第一布线向输出放大器电路8的输入（Vp1）供给，并且，作为输出（Vin2）经由第二布线向输出放大器电路8的输入（Vp2）供给。此时，从在复用器内接收灰度电压A的供给的1个NMOS晶体管输出的电压经过由于在第一布线中寄生的寄生电容与在第二布线中寄生的寄生电容的合成电容和布线电阻造成的时间常数所对应的延迟时间，到达输出放大器电路的输入（Vp1）和（Vp2）。
也就是说，在将从复用器内的1个NMOS晶体管输出的电压向输出放大器电路的2个输入（Vp1和Vp2）供给的情况下，与将从1个NMOS晶体管输出的电压向输出放大器电路的1个输入（Vp1或Vp2）供给的情况相比，布线的电容变大，相应地，延迟时间变长。
因此，在与高精度显示相伴地、与各像素对应的灰度数据片的供给周期即1个水平扫描期间（以下，称为1H期间）变短的情况下，产生从输出放大器输出的电压不会在该1H期间内到达期望的电压值的情况。
在例如如图1所示那样在时间点t0处表示最低亮度的灰度数据d0转变为表示最高亮度的灰度数据d1的情况下，解码器将与最高亮度对应的电压PV经由第一布线向输出放大器的输入（Vp1）供给，并且，将该电压PV经由第二布线向输出放大器的输入（Vp2）供给。由此，第一和第二布线的电压如图1的虚线所示那样逐渐增加。此时，由于由在第一布线中寄生的寄生电容与在第二布线中寄生的寄生电容的合成电容以及两个布线的布线电阻造成的与时间常数相伴的延迟的影响，第一和第二布线的电压如图1所示那样在从时间点t0起经过1H期间后也不会到达作为目标的电压PV。因此，根据第一和第二布线的电压而从输出放大器输出的输出电压也如由图1的粗实线示出那样即使从时间点t0起经过1H期间也不会到达电压PV。此时，在经过1H期间时间点处，从输出放大器输出的输出电压为比作为目标的电压PV低电压ER的电压。
因此，存在招致以与本来应该表现的亮度不同的亮度显示这样的画质劣化的担忧。
发明内容
因此，本发明的目的在于提供能够在不使画质劣化发生的情况下进行高精细显示的显示驱动器以及半导体装置。
用于解决课题的方案
本发明的显示驱动器是，一种显示驱动器，包含：多个解码器，将表示各像素的亮度电平的多个像素数据片的每一个个别地变换为由所述像素数据片表示的所述亮度电平所对应的大小的灰度电压；以及多个放大器，将对所述灰度电压的每一个个别地进行放大而得到的多个驱动电压向显示设备的多个数据线供给，所述显示驱动器具有基准灰度电压生成部，所述基准灰度电压生成部生成多个基准灰度电压，所述多个基准灰度电压具有各灰度所对应的分别不同的电压值，所述多个解码器的每一个包含：第一和第二线；变换部，从所述多个基准灰度电压之中选择由所述像素数据片表示的亮度电平所对应的基准灰度电压，将选择的所述基准灰度电压作为所述灰度电压经由所述第一线向所述放大器供给；电压供给部，将在所述多个基准灰度电压之中除了所述选择的基准灰度电压之外的1个基准灰度电压向所述第二线供给；以及短路控制电路，对是否将所述第一线和所述第二线间短路进行控制。
此外，本发明的半导体装置是，一种半导体装置，形成有显示驱动器，所述显示驱动器包含：多个解码器，将表示各像素的亮度电平的多个像素数据片的每一个个别地变换为由所述像素数据片表示的所述亮度电平所对应的大小的灰度电压；以及多个放大器，将对所述灰度电压的每一个个别地进行放大而得到的多个驱动电压向显示设备的多个数据线供给，所述半导体装置具有基准灰度电压生成部，所述基准灰度电压生成部生成多个基准灰度电压，所述多个基准灰度电压具有各灰度所对应的分别不同的电压值，所述多个解码器的每一个包含：第一和第二线；变换部，从所述多个基准灰度电压之中选择由所述像素数据片表示的亮度电平所对应的基准灰度电压，将选择的所述基准灰度电压作为所述灰度电压经由所述第一线向所述放大器供给；电压供给部，将在所述多个基准灰度电压之中除了所述选择的基准灰度电压之外的1个基准灰度电压向所述第二线供给；以及短路控制电路，对是否将所述第一线和所述第二线间短路进行控制。
发明效果
在本发明的显示驱动器中，从由基准灰度电压生成部生成的多个基准灰度电压之中选择由像素数据片表示的亮度电平所对应的基准灰度电压，并将其作为灰度电压经由第一线向放大器供给，此时，执行以下那样的处理。即，进行是否将第一线和第二线短路的控制，所述第二线被供给在多个基准灰度电压之中除了如上述那样选择的基准灰度电压之外的1个基准灰度电压。由此，遍及第一线的电压值增加或减少的期间，与由像素数据片表示的亮度电平所对应的灰度电压相伴的第一电流以及与上述的1个基准灰度电压相伴的第二电流在该第一线中流动。因此，与仅通过第一电流进行寄生电容的充电的情况相比，第一线的电压值的增加或减少速度变快。因此，根据本发明的显示驱动器，能够使从放大器输出的显示驱动电压的电压值按照每1个水平扫描期间在该期间内到达由像素数据表示的亮度灰度所对应的期望的电压值。因此，即使在1个水平扫描期间变短的高精细显示时，也能够进行抑制了画质劣化的显示。
附图说明
图1是表示以往的显示驱动器的输出放大器中的输出电压的延迟方式的一个例子的图。
图2是示出包含本发明的显示驱动器的显示装置10的结构的框图。
图3是示出数据驱动器13的内部结构的框图。
图4是示出灰度电压变换部132和输出放大器部133的内部结构的框图。
图5是示出解码器DE1的内部结构和放大器AV1的电路图。
图6是表示由像素数据Q1表示的亮度电平的灰度为偶数灰度的情况下的解码器DE1内的工作方式的电路图。
图7是表示由像素数据Q1表示的亮度电平的灰度为奇数灰度的情况下的解码器DE1内的工作方式的电路图。
图8是示出由像素数据Q1表示的亮度电平的灰度为奇数灰度的情况下的灰度电压T1和G1各自的电压转变方式的一个例子的本发明的波形图。
图9是表示由像素数据Q1表示的亮度电平的灰度为奇数灰度的情况下的解码器DE1内的工作方式的本发明的电路图。
图10是示出被供给正极性的基准灰度电压X1~XM的解码器DE的每一个所包含的短路控制电路50的内部结构的一个例子的电路图。
图11是示出被供给负极性的基准灰度电压Y1~YM的解码器DE的每一个所包含的短路控制电路50的内部结构的一个例子的电路图。
具体实施方式
以下，参照附图并详细地说明本发明的实施例。
图2是示出包含本发明的显示驱动器的显示装置10的结构的框图。如图2所示，显示装置10具有：驱动控制部11、扫描驱动器12、数据驱动器13、以及由液晶或有机EL面板构成的显示设备20。
在显示设备20中形成有每一个在二维画面的水平方向上伸展的m个（m为2以上的自然数）水平扫描线S1~Sm、以及每一个在二维画面的垂直方向上伸展的n个（n为2以上的自然数）数据线D1~Dn。进而，在水平扫描线和数据线的各交叉部的区域即在图2中由虚线包围的区域中形成有担负像素的显示单元PX。
驱动控制部11基于输入视频信号VS来生成按照每个像素由例如6位的数据表示该像素的亮度电平的像素数据PD的序列，将包含该像素数据PD的序列的视频数据信号VD向数据驱动器13供给。此外，驱动控制部11从输入视频信号VS检测出水平同步信号并将其向扫描驱动器12供给。
扫描驱动器12与从驱动控制部11供给的水平同步信号同步地生成水平扫描脉冲，并将其依次、择一地向显示设备20的扫描线S1~Sm每一个施加。
图3是示出作为显示驱动器的数据驱动器13的内部结构的框图。数据驱动器13分割为单一的半导体芯片或多个半导体芯片而形成。
如图3所示，数据驱动器13包含数据锁存部131、灰度电压变换部132、以及输出放大器部133。
数据锁存部131依次导入从驱动控制部11供给的视频数据信号VD所包含的像素数据PD的序列。此时，数据锁存部131每当进行1个水平扫描线的量（n个）的像素数据PD的导入时，将n个像素数据PD作为像素数据Q1~Qn向灰度电压变换部132供给。
灰度电压变换部132将从数据锁存部131供给的像素数据Q1~Qn变换为具有由各像素数据Q表示的亮度电平所对应的电压值的灰度电压T1~Tn、以及使该灰度电压T1~Tn的每一个的电压值个别地降低1个灰度后的灰度电压B1~Bn。灰度电压变换部132将灰度电压T1~Tn和B1~Bn向输出放大器部133供给。
图4是示出灰度电压变换部132和输出放大器部133各自的内部结构的框图。如图4所示，灰度电压变换部132包含基准灰度电压生成部RVG、以及解码器DE1~DEn。输出放大器部133包含每一个具有第一非反相输入端（+1）、第二非反相输入端（+2）和反相输入端（-1）的放大器AV1~AVn。
基准灰度电压生成部RVG生成将能够由显示设备20表现的亮度电平的范围划分为M（M为2以上的整数）个后的M个灰度的量的具有与各灰度对应的分别不同的电压值的正极性的基准灰度电压X1~XM、以及负极性的基准灰度电压Y1~YM。再有，相对于由基准灰度电压生成部RVG生成的M个灰度的量的基准灰度电压（X1~XM、Y1~YM），能够由像素数据Q1~Qn的各个表现的灰度为将能够由显示设备20表现的亮度电平的范围划分为（2M-1）个后的第一~第（2M-1）灰度。
基准灰度电压生成部RVG将正极性的基准灰度电压X1~XM向解码器DE1~DEn之中的第奇数个解码器DE的每一个供给，并且，将负极性的基准灰度电压Y1~YM向解码器DE1~DEn之中的第偶数个解码器DE的每一个供给。
解码器DE1基于基准灰度电压X1~XM来生成具有由像素数据Q1表示的亮度电平所对应的电压值的灰度电压T1并将其向放大器AV1的第二非反相输入端（+2）供给。进而，解码器DE1将与灰度电压T1相比电压值低1个灰度的灰度电压或灰度电压T1自身作为灰度电压B1向放大器AV1的第一非反相输入端（+1）供给。
以下，同样地，解码器DEP（P为2~n的整数）基于基准灰度电压X1~XM（Y1~YM）来生成具有由被供给到自身的像素数据QP表示的亮度电平所对应的电压值的灰度电压TP并将其向放大器AVP的第二非反相输入端（+2）供给。进而，解码器DEP将与灰度电压TP相比电压值低1个灰度的灰度电压或灰度电压TP自身作为灰度电压BP向放大器AVP的第一非反相输入端（+1）供给。
放大器AV1~AVn的每一个为自身的输出端和反相输入端被连接的所谓的电压跟随器的运算放大器。
放大器AV1将被供给到自身的第一非反相输入端（+1）的灰度电压B1和被供给到自身的第二非反相输入端（+2）的灰度电压T1相加，将使用增益1对其加法运算结果（T1+B1）的1/2的电压进行放大后的电压作为显示驱动电压G1输出。放大器AV1将显示驱动电压G1向解码器DE1供给。
以下，同样地，放大器AVP（P为2~n的整数）将被供给到自身的第一非反相输入端（+1）的灰度电压BP和被供给到自身的第二非反相输入端（+2）的灰度电压TP相加，将使用增益1对其加法运算结果（TP+BP）的1/2的电压进行放大后的电压作为显示驱动电压GP输出。放大器AVP将显示驱动电压GP向解码器DEP供给。
解码器DE1~DEn的每一个具有彼此相同的内部结构。
在以下，摘录解码器DE1来详细地说明解码器DE1~DEn各个的内部结构。
图5是示出解码器DE1的内部结构和连接于该解码器DE1的放大器AV1的电路图。如图5所示，解码器DE1包含：位分离部31、1灰度减法运算器32、DAC（digital to analogconverter，数字模拟转换器）33和34、开关元件41和42、短路控制电路50。
位分离部31将像素数据Q1中的数据位组分离为最低位位和除了该最低位位之外的高位位组。位分离部31将所分离的高位位组作为像素数据QD向1灰度减法运算器32和DAC33供给。进而，位分离部31将表示所分离的最低位位的最低位位信号LB向开关元件41和42供给。
1灰度减法运算器32通过从像素数据QD减去1而生成使灰度降低1个灰度后的像素数据QDL，并将其向DAC34供给。
DAC33从基准灰度电压X1~XM之中选择具有由像素数据QD表示的亮度电平所对应的电压值的基准灰度电压，并将其作为灰度电压T1经由线TOP向开关元件42、短路控制电路50和放大器AV1的第一非反相输入端（+2）供给。
DAC34从基准灰度电压X1~XM之中选择具有由像素数据QDL表示的亮度电平所对应的电压值的基准灰度电压，并将其作为灰度电压BC1经由线BASE向开关元件41供给。
开关元件41在最低位位信号LB表示例如逻辑电平1的情况下为接通状态，另一方面，在最低位位信号LB表示逻辑电平0的情况下为关断状态。开关元件41在接通状态时将上述线BASE与线BS连接，将该线BASE的电压经由线BS向放大器AV1的第一非反相输入端（+1）供给。另一方面，在关断状态时，开关元件41将线BASE和线BS间的连接切断。
开关元件42在最低位位信号LB表示例如逻辑电平0的情况下为接通状态，另一方面，在最低位位信号LB表示逻辑电平1的情况下为关断状态。开关元件42在接通状态时将线TOP和线BS间短路，另一方面，在关断状态时，解除线TOP和线BS彼此的短路状态。
像这样，开关元件41和42根据表示像素数据Q1的最低位位的最低位位信号LB而被互补地设定为接通或关断状态。由此，在低位位信号LB表示逻辑电平0的情况下，开关元件42将从DAC33供给的灰度电压T1作为灰度电压B1向短路控制电路50和放大器AV1的第一非反相输入端（+1）供给。另一方面，在低位位信号LB表示逻辑电平1的情况下，开关元件41将从DAC34供给的灰度电压BC1作为灰度电压B1向短路控制电路50和放大器AV1的第一非反相输入端（+1）供给。短路控制电路50包含电压转变检测部51和开关元件52。
电压转变检测部51基于线TOP的电压（T1）和线BS的电压（B1）以及从放大器AV1输出的显示驱动电压G1，检测出从线TOP和BS的电压值开始增加或减少起到该电压值到达与由DAC33选择的基准灰度电压对应的电压值为止的电压转变期间、以及该电压值为固定的电压固定期间。即，电压转变检测部51将线TOP的电压与显示驱动电压G的电压值的差分为规定值以上的期间检测为电压转变期间，另一方面，将该差分为不足规定值的期间检测为电压固定期间。然后，电压转变检测部51作为其检测结果将表示电压转变期间和电压固定期间之中的一个的电压转变检测信号ST向开关元件52供给。
开关元件52在电压转变检测信号ST表示电压转变期间的情况下为接通状态，将线TOP和线BASE间短路。另一方面，在电压转变检测信号ST表示电压固定期间的情况下，作为该短路开关的开关元件52为关断状态，将线TOP和线BASE间的短路状态解除。
在此，在由像素数据Q1表示的亮度电平的灰度为例如第二灰度、第四灰度、第六灰度那样的偶数灰度的情况下，如图6所示那样，解码器DE1的开关元件41被设定为接通状态，开关元件42被设定为关断状态。由此，如图6的粗线箭头所示那样，DAC33将与灰度电压T1对应的大小的电流向线TOP送出，并且，DAC34将与灰度电压BC1对应的大小的电流向线BASE、开关元件41和线BS送出。利用流入到线TOP中的电流对寄生电容C1进行充电，与此伴随地，线TOP的电压逐渐增加而到达灰度电压T1的电压值。进而，利用流入到线BS中的电流对寄生电容C2进行充电，与此伴随地，线BS的电压逐渐增加而到达灰度电压B1的电压值。
放大器AV1生成显示驱动电压G1，所述显示驱动电压G1具有灰度电压T1与电压值比该灰度电压T1低1个灰度的灰度电压B1的中间的电压值。
再有，如图6所示，在线TOP存在由于寄生电容C1和布线电阻R1造成的时间常数所对应的布线延迟（以后，称为布线延迟DTTOP）。此外，在线BASE存在由于寄生电容C0和布线电阻R0造成的时间常数所对应的布线延迟（以后，称为布线延迟DTBASE）。进而，在线BS存在由于寄生电容C2和布线电阻R2造成的时间常数所对应的布线延迟（以后，称为布线延迟DTBS）。
因此，当DAC33将灰度电压T1向线TOP供给时，在经过根据线TOP的布线延迟DTTOP之后，放大器AV1的第二非反相输入端（+2）到达与灰度电压T1相等的电压值。同样地，当DAC34将灰度电压BC1向线BASE供给时，在经过根据线BASE和BS的布线延迟（DTBASE+DTBS）之后，放大器AV1的第一非反相输入端（+1）到达与灰度电压BC1相等的电压值。
在此，在像素数据Q1在例如偶数灰度之中从表示最低亮度的灰度转变为表示最高亮度的灰度的情况下，从其转变时间点到放大器AV1输出与该灰度电压T1对应的显示驱动电压G1花费的延迟时间比1H期间短。即，在如图6所示那样开关元件41被设定为接通状态而开关元件42被设定为关断状态的情况下，显示驱动电压G1的电压值按照1H期间的每一个在该1H期间内到达由像素数据Q1表示的亮度灰度所对应的期望的电压值，因此，进行不产生画质劣化的显示。
另一方面，在由像素数据Q1表示的亮度电平的灰度为例如第一灰度、第三灰度、第五灰度那样的奇数灰度的情况下，如图7所示那样，解码器DE1的开关元件41被设定为关断状态，开关元件42被设定为接通状态。由此，如图7的粗线箭头所示那样，DAC33将与灰度电压T1对应的大小的电流向线TOP送出，并且，也经由开关元件42向线BS送出。放大器AV1将具有灰度电压T1和灰度电压B1的中间的电压值即与灰度电压T1相等的电压值的电压生成为由像素数据Q1表示的亮度电平所对应的显示驱动电压G1，所述灰度电压B1具有与该灰度电压T1相等的电压值。
再有，当如图7所示那样开关元件41被设定为关断状态而开关元件42被设定为接通状态时，线TOP与线BS发生短路，因此，从DAC33送出的与灰度电压T1相伴的电流也在线TOP以及线BS中流动。
此时，在被供给灰度电压T1的线TOP和BS中寄生的电容为线TOP的寄生电容C1和线BS的寄生电容C2的合成电容（C1+C2）。因此，与如图6所示那样在被供给灰度电压T1的线中寄生的电容仅为寄生电容C1的情况相比，寄生电容变大，相应地，布线延迟变大。
因此，在解码器DE1~DEn的每一个中设置有短路控制电路50以便缩短这样的布线延迟。
在以下参照图8并对短路控制电路50的工作进行说明。再有，图8是示出由像素数据Q1表示的亮度电平的灰度从与最低亮度对应的灰度切换为与最高亮度对应的灰度的情况下的工作的波形图。
首先，线TOP的电压值维持与最低亮度对应的例如基准灰度电压X1的状态。在此期间，没有电压的转变，因此，短路控制电路50的电压转变检测部51如图8所示那样将表示电压固定期间的电压转变检测信号ST向开关元件52供给。由此，开关元件52维持关断状态。之后，当像素数据Q1的内容从表示最低亮度的灰度切换为表示最高亮度的灰度时，DAC33从基准灰度电压X1~XM之中选择与最高亮度对应的基准灰度电压XM，开始将其作为灰度电压T1向线TOP供给。此时，如图9的粗实线所示那样，开关元件41为关断状态而开关元件42为接通状态，因此，与灰度电压T1对应的大小的电流流入到线TOP和BS中，对寄生电容C1和C2进行充电。由此，线TOP的电压值如由图8的点划线示出那样逐渐增加。
在此，追随线TOP的电压值的增加，如由图8的粗实线示出那样，显示驱动电压G1在时间点t0开始增加。此时，遍及线TOP的电压与显示驱动电压G1的电压值的差分为规定值以上的期间，电压转变检测部51将表示电压转变期间的电压转变检测信号ST向开关元件52供给。因此，开关元件52如图9所示那样在电压转变检测信号ST表示电压转变期间的期间为接通状态，将线TOP和BASE间短路。开关元件52在接通状态时将从DAC34输出的灰度电压BC1向线TOP供给。
由此，如由图9的粗线箭头示出那样，从DAC33送出的与灰度电压T1相伴的电流如前述那样流入到线TOP中，并且，从DAC34送出的与灰度电压BC1相伴的电流经由线BASE和开关元件52流入到线TOP中。因此，利用将从DAC33送出的电流和从DAC34送出的电流合并后的合成电流对线TOP的寄生电容C1和线BS的寄生电容C2进行充电。于是，线TOP的电压值即灰度电压T1的电压值如图8的点划线所示那样从基准灰度电压X1的状态开始增加，在时间点t01，该电压值到达基准灰度电压XM。在此期间，放大器AV1生成具有与如图8的点划线所示那样发生变化的灰度电压T1相等的电压值的输出电压，并将使其延迟自身的元件延迟的量后的电压输出为由图8的粗实线示出的显示驱动电压G1。由此，如图8的粗实线所示那样，在时间点t01处开始增加的显示驱动电压G1在时间点t01的后方的时间点t02到达基准灰度电压XM。
因此，根据短路控制电路50的工作，与仅通过从DAC33送出的电流进行寄生电容C1和C2的充电的情况相比，能够高速地使线TOP的电压值从与最低亮度对应的电压值（X1）到达与最高亮度对应的期望的电压值（XM）。由此，在由像素数据Q1表示的灰度为例如奇数灰度的情况即开关元件41被设定为关断状态而开关元件42被设定为接通状态的情况下，也能够使显示驱动电压G1的电压值如图8所示那样按照1H期间的每一个在该1H期间内到达由像素数据Q1表示的亮度灰度所对应的期望的电压值。
因此，根据每一个包含短路控制电路50的解码器DE1~DEn，即使在1H期间变短的高精细显示时，也能够进行抑制了画质劣化的显示。
再有，当线TOP的电压值为固定时，电压转变检测部51如图8所示那样将表示电压固定期间的电压转变检测信号ST向开关元件52供给。由此，开关元件52为关断状态，解除线TOP和BASE间的短路状态。也就是说，开关元件52在关断状态时停止向线TOP的灰度电压BC1的供给。因此，在线TOP的电压值到达与像素数据Q1对应的电压值以后，从DAC34输出的灰度电压BC1不会叠加于显示驱动电压G1，因此，不会招致画质劣化。
进而，在短路控制电路50中，仅在线TOP的电压增加或减少的期间即由像素数据Q表示的亮度电平发生变化时，将线TOP和BASE间短路，由此，将从DAC34送出的电流与从DAC33送出的电流一起向线TOP送出。因此，在由像素数据Q表示的亮度电平处没有变化的情况下，从DAC34送出的电流不会向线TOP送出，因此，能够抑制功耗的增加。
再有，在上述实施例中，对灰度电压T1中的电压值的上升期间中的电压增加速度的高速化进行了说明，但是，根据短路控制电路50，在灰度电压T1的电压值的下降期间中也同样地进行电压降低速度的高速化。此外，在上述实施例中，在电压转变期间中，将由像素数据Q表示的亮度电平所对应的基准灰度电压（X、Y）作为灰度电压T向线TOP供给，并且，将具有与该基准灰度电压相比低1个灰度的电压值的基准灰度电压作为灰度电压BC向线BASE供给，将线TOP和BASE间短路。此时，作为向线BASE供给的电压，采用具有与由像素数据Q表示的亮度电平所对应的基准灰度电压相比低1个灰度的电压值的基准灰度电压。由此，在电压转变期间的稍后的电压固定期间中，能够使线TOP的电压值迅速地到达由像素数据Q表示的亮度电平所对应的电压值。
可是，作为在电压转变期间中向线BASE供给的电压，未必需要为与由像素数据Q表示的亮度电平所对应的基准灰度电压相比低1个灰度的基准灰度电压。也就是说，只要在电压转变期间中向线BASE供给在由基准灰度电压生成部RVG生成的基准灰度电压X1~XM或Y1~YM之中除了由像素数据Q表示的亮度电平所对应的基准灰度电压之外的1个基准灰度电压，并且，利用开关元件52将线TOP和BASE间短路即可。
此外，在上述实施例中，作为放大器AV1~AVn的每一个采用了具有2个系统的非反相输入端（+1、+2）的放大器，但是，作为这些放大器AV1~AVn的每一个，也能够同样地应用具有3个系统以上的多个非反相输入端的放大器。
总之，作为解码器DE1~DEn的每一个，只要为具有以下的交换部、电压供给部、短路控制电路的解码器即可。也就是说，变换部（33）从多个基准灰度电压（X1~XM、Y1~YM）之中选择由像素数据片（Q）表示的亮度电平所对应的基准灰度电压，并将其作为灰度电压（T）经由第一线（TOP）向放大器（AV）供给。电压供给部（32、34）将在多个基准灰度电压之中除了如上述那样选择的基准灰度电压之外的1个基准灰度电压向第二线（BASE）供给。然后，短路控制电路（50、51、52）切换进行将第一和第二线间短路的控制（使开关元件52接通）和将该短路状态解除的控制（使开关元件52关断）。
通过这样的结构，与由像素数据片表示的亮度电平所对应的灰度电压相伴的第一电流以及与上述的1个基准灰度电压相伴的第二电流在第一线中流动。因此，使用将这些第一和第二电流合并后的合成电流来对在第一线中寄生的寄生电容进行充电，因此，与仅通过第一电流进行寄生电容的充电的情况相比，第一线的电压值的增加或减少速度变快。由此，能够使从放大器（AV）输出的显示驱动电压（G）的电压值按照1H期间的每一个在该1H期间内到达由像素数据（Q）表示的亮度灰度所对应的期望的电压值。
因此，即使在1H期间变短的高精细显示时，也能够进行抑制了画质劣化的显示。
此外，仅在第一线的电压增加或减少的期间即由像素数据片表示的亮度电平发生变化时实施第一和第二线间的短路。由此，在由像素数据片表示的亮度电平处没有变化的情况下，第二电流不会被供给到第一线中，因此，能够抑制功耗的增加。
此外，在上述实施例中，在解码器DE1~DEn的每一个中共同设置有包含电压转变检测部51和开关元件52的电路控制电路51。可是，在作为电压转变检测部51而采用运算放大器比较器的情况下，短路控制电路50所包含的电压转变检测部51和开关元件52的内部结构根据向该解码器DE供给的基准灰度电压的极性而不同。
图10是示出被供给正极性的基准灰度电压X1~XM的解码器DE的每一个所包含的短路控制电路50的内部结构的一个例子的电路图。在图10所示的结构中，电压转变检测部51具有每一个由运算放大器比较器构成的电压下降检测部510和电压上升检测部511。开关元件52由p沟道MOS（Metal-Oxide-Semiconductor，金属-氧化物-半导体）型的晶体管MP0构成。
电压下降检测部510包含p沟道MOS型的晶体管MP1~MP3、n沟道MOS型的晶体管MN1~MN3、电流源MG1~MG3。电流源MG1接收电源电压VDD的供给而生成规定的固定电流，并将其向晶体管MP1~MP3各自的源极端供给。晶体管MP1的栅极端连接于对灰度电压T进行接收的第一非反相输入端（+1）。晶体管MP2的栅极端连接于对灰度电压B进行接收的第二非反相输入端（+2）。晶体管MP3的栅极端连接于对显示驱动电压G进行接收的反相输入端（-1）。晶体管MP1和MP2各自的漏极端经由线NC2连接于晶体管MN1的漏极端和晶体管MN3的栅极端。晶体管MP3的漏极端连接于晶体管MN2的漏极端和栅极端。晶体管MN1和MN2各自的栅极端彼此连接，向这些MN1和MN2各自的源极端施加基准电位VSS（例如，零伏特的接地电位）。
电流源MG2接收电源电压VDD的供给而生成规定的固定电流，并将其向线DECP送出。线DECP连接于作为电压转变检测部51的输出端子的输出端OUT。晶体管MN3的源极端连接于电流源MG3的一端。向电流源MG3的另一端施加基准电位VSS。电流源MG3在晶体管MN3处于导通状态的情况下生成比由电流源MG2生成的电流大的电流，优选的是2倍以上的固定电流，并将其向基准电位VSS的供给线（未图示）送出。
再有，在电压下降检测部510中，为了防止振荡，通过使差动部的晶体管MP1~MP3各自的栅极宽度（gate width）之比为1∶1∶4并且使电流镜（current mirror）部的晶体管MN1和MN2各自的栅极宽度之比为2∶1，从而具有迟滞现象（hysteresis）。由此，线DECP在灰度电压T和B与显示驱动电压G的电压值相等的DC状态下被固定为电源电压VDD的状态，因此，防止在电压下降检测部510内的振荡工作。
另一方面，电压上升检测部511如图10所示那样包含p沟道MOS型的晶体管QP1~QP3、n沟道MOS型的晶体管QN1~QN5、电流源QG1和QG2。
晶体管QP1和QP2各自的栅极端彼此连接，向这些QP1和QP2各自的源极端施加电源电压VDD。晶体管QN1的栅极端连接于对灰度电压T进行接收的第一非反相输入端（+1）。晶体管QN2的栅极端连接于对灰度电压B进行接收的第二非反相输入端（+2）。晶体管QN3的栅极端连接于对显示驱动电压G进行接收的反相输入端（-1）。晶体管QN1和QN2各自的漏极端经由线PC2连接于晶体管QP1的漏极端和晶体管QP3的栅极端。晶体管QN3的漏极端连接于晶体管QP2的漏极端和栅极端。这些晶体管QN1~QN3的源极端共同连接于电流源QG1的一端。向电流源QG1的另一端施加基准电位VSS。在晶体管QN1~QN3之中的至少1个为导通状态时，电流源QG1将规定的固定电流向基准电位VSS的供给线（未图示）送出。
电流源QG2接收电源电压VDD的供给而生成规定的固定电流，并将其向晶体管QP3的源极端供给。晶体管QP3的漏极端连接于晶体管QN4的漏极端和栅极端。晶体管QN4和QN5各自的栅极端彼此连接，向这些QN4和QN5各自的源极端施加基准电位VSS。晶体管QN5的漏极端连接于线DECP。
再有，在电压上升检测部511中，为了防止振荡，通过使差动部的晶体管QN1~QN3各自的栅极宽度之比为1∶1∶4并且使电流镜部的晶体管QP1和QP2各自的栅极宽度之比为2∶1，从而具有迟滞现象。由此，线DECP在灰度电压T和B与显示驱动电压G的电压值相等的DC状态下被固定为电源电压VDD的状态，因此，防止在电压上升检测部511内的振荡工作。
而且，在图10中，作为开关元件52的p沟道MOS型的晶体管MP0的自身的源极端连接于线TOP，自身的漏极端连接于线BASE并且自身的栅极端连接于电压转变检测部51的输出端OUT。
在以下，对电压下降检测部510和电压上升检测部511的工作进行说明。
再有，电压下降检测部510和电压上升检测部511利用放大器AV自身的工作延迟来对在第一非反相输入端（+1）和第二非反相输入端（+2）处接收的灰度电压T和B的电压值增加（电压上升）或者降低（电压下降）或者为固定进行检测。即，在灰度电压T和B的电压值为固定的情况下，灰度电压T和B的电压值与由放大器AV生成的显示驱动电压G的电压值相等。另一方面，在灰度电压T和B的电压值正在增加中或正在降低中的情况下，由于放大器AV1的工作延迟的影响，该电压值的状态延迟规定期间反映到显示驱动电压G。因此，在此期间，灰度电压T和B的电压值与显示驱动电压G的电压值不一致。
因此，首先，对图8的时间点t0以前或时间点t01以后的电压固定期间中的工作进行叙述。此时，在第一非反相输入端（+1）和第二非反相输入端（+2）处接收的灰度电压T和B与在反相输入端（-1）处接收的显示驱动电压G相等。
因此，在电压下降检测部510中，线NC2被设定为基准电位VSS，晶体管MN3为截止状态固定。另一方面，在电压上升检测部511中，线PC2被设定为电源电压VDD，晶体管QP3为截止状态固定。由此，与电压转变检测部51的输出端OUT连接的线DECP被从电压下降检测部510的电流源MG2送出的固定电流充电，与此伴随地，被固定为电源电压VDD的电压值。因此，电压转变检测部51在图8所示的时间点t0以前或时间点t01以后的电压固定期间中将表示电压固定期间的逻辑电平1的电压转变检测信号ST向作为开关元件52的晶体管MP0的栅极端供给。由此，晶体管MP0为截止状态。
接着，对灰度电压T和B的电压值增加的例如图8所示的电压上升期间（t0~t01）中的工作进行叙述。此时，灰度电压T和B的电压值如图8的点划线所示那样逐渐增加。放大器AV将这些灰度电压T和B的中间电压值经过自身的工作延迟输出为显示驱动电压G。因此，显示驱动电压G的电压值如由图8的粗实线示出那样逐渐增加，但是，在该电压上升期间（t0~t01）中，灰度电压T和B的电压值总是比显示驱动电压G的电压值高。由此，电流在电压上升检测部511的晶体管QN1和QN2中流动，线PC2的电压降低。因此，晶体管QP3为导通状态，从电流源QG2送出的电流所对应的大小的电流在晶体管QN5中流动，使线DECP的电压降低至基准电位VSS。因此，此时，电压转变检测部51在到图8所示的时间点t0~时间点t01为止的电压上升期间中，将表示电压转变期间的逻辑电平0的电压转变检测信号ST向作为开关元件52的晶体管MP0的栅极端供给。由此，晶体管MP0为导通状态，将线TOP和BASE短路。
接着，对灰度电压T和B的电压值降低的电压下降期间中的工作进行叙述。此时，灰度电压T和B的电压值逐渐降低，放大器AV将这些灰度电压T和B的中间电压值经过自身的工作延迟输出为显示驱动电压G。因此，显示驱动电压G的电压值逐渐降低，但是，在该电压下降期间中，灰度电压T和B的电压值总是比显示驱动电压G的电压值低。由此，电流在电压下降检测部510的晶体管MP1和MP2中流动，线NC2的电压增加。因此，晶体管MN3为导通状态，使线DECP的电压降低至基准电位VSS。因此，此时，电压转变检测部51将表示电压转变期间的逻辑电平0的电压转变检测信号ST向作为开关元件52的晶体管MP0的栅极端供给。由此，晶体管MP0为导通状态，将线TOP和BASE短路。
此外，图11是示出被供给负极性的基准灰度电压Y1~YM的解码器DE的每一个所包含的短路控制电路50的内部结构的一个例子的电路图。在图11所示的结构中，电压转变检测部51具有每一个由运算放大器比较器构成的电压下降检测部510a和电压上升检测部511a。开关元件52由n沟道MOS型的晶体管JN0构成。
电压下降检测部510a包含p沟道MOS型的晶体管JP1~JP5、n沟道MOS型的晶体管JN1~JN3、电流源JG1和JG2。
电流源JG1接收电源电压VDD的供给而生成规定的固定电流，并将其向晶体管JP1~JP3各自的源极端供给。晶体管JP1的栅极端连接于对灰度电压T1进行接收的第一非反相输入端（+1）。晶体管JP2的栅极端连接于对灰度电压B1进行接收的第二非反相输入端（+2）。晶体管JP3的栅极端连接于对显示驱动电压G1进行接收的反相输入端（-1）。晶体管JP1和JP2各自的漏极端经由线NCM2连接于晶体管JN1的漏极端和晶体管JN3的栅极端。晶体管JP3的漏极端连接于晶体管JN2的漏极端和栅极端。晶体管JN1和JN2各自的栅极端彼此连接，向这些JN1和JN2各自的源极端施加基准电位VSS（例如，零伏特的接地电位）。
晶体管JP4的栅极端和漏极端彼此连接。晶体管JP4和JP5各自的栅极端彼此连接，向这些JP4和JP5各自的源极端施加电源电压VDD。晶体管JN3的漏极端连接于晶体管JP4的漏极端。晶体管JN3的源极端连接于电流源JG2的一端。向电流源JG2的另一端施加基准电位VSS。电流源JG2在晶体管JN3处于导通状态的情况下将规定的固定电流向基准电位VSS的供给线（未图示）送出。晶体管JP5的漏极端连接于线DECN。线DECN连接于电压转变检测部51的作为输出端子的输出端OUT。
再有，在电压下降检测部510a中，为了防止振荡，通过使差动部的晶体管JP1~JP3各自的栅极宽度之比为1∶1∶4并且使电流镜部的晶体管JN1和JN2各自的栅极宽度之比为2∶1，从而具有迟滞现象。由此，线DECN在灰度电压T和B与显示驱动电压G的电压值相等的DC状态下被固定为基准电位VSS的状态，因此，防止在电压下降检测部510a内的振荡工作。
此外，如图11所示，电压上升检测部511a包含p沟道MOS型的晶体管FP1~FP3、n沟道MOS型的晶体管FN1~FN3、电流源FG1~FG3。
晶体管FP1和FP2各自的栅极端彼此连接，向这些FP1和FP2各自的源极端施加电源电压VDD。晶体管FN1的栅极端连接于对灰度电压T1进行接收的第一非反相输入端（+1）。晶体管FN2的栅极端连接于对灰度电压B1进行接收的第二非反相输入端（+2）。晶体管FN3的栅极端连接于对显示驱动电压G1进行接收的反相输入端（-1）。晶体管FN1和FN2各自的漏极端经由线PCM2连接于晶体管FP1的漏极端和晶体管FP3的栅极端。晶体管FN3的漏极端连接于晶体管FP2的漏极端和栅极端。这些晶体管FN1~FN3的源极端共同连接于电流源FG1的一端。向电流源FG1的另一端施加基准电位VSS。在晶体管FN1~FN3之中的至少1个为导通状态时，电流源FG1将规定的固定电流向基准电位VSS的供给线（未图示）送出。
电流源FG2接收电源电压VDD的供给而生成规定的固定电流，并将其向晶体管FP3的源极端供给。晶体管FP3的漏极端连接于电流源FG3的一端和线DECN。向电流源FG3的另一端施加基准电位VSS。电流源FG3生成比由电流源FG2生成的电流小的电流，优选的是1/2以下的固定电流，并将其向基准电位VSS的供给线（未图示）送出。
再有，在电压上升检测部511a中，为了防止振荡，通过使差动部的晶体管FN1~FN3各自的栅极宽度之比为1∶1∶4并且使电流镜部的晶体管FP1和FP2各自的栅极宽度之比为2∶1，从而具有迟滞现象。由此，线DECN在灰度电压T和B与显示驱动电压G的电压值相等的DC状态下被固定为基准电位VSS的状态，因此，防止在电压上升检测部511a内的振荡工作。
在图11中，作为开关元件52的n沟道MOS型的晶体管JN0的自身的源极端连接于线TOP，自身的漏极端连接于线BASE并且自身的栅极端连接于电压转变检测部51的输出端OUT。
在以下，对电压下降检测部510a和电压上升检测部511a的工作进行说明。
再有，电压下降检测部510a和电压上升检测部511a利用放大器AV自身的工作延迟来对在第一非反相输入端（+1）和第二非反相输入端（+2）处接收的灰度电压T和B的电压值增加（电压上升）或者降低（电压下降）或者为固定进行检测。即，在灰度电压T和B的电压值为固定的情况下，灰度电压T和B的电压值与由放大器AV生成的显示驱动电压G的电压值相等。另一方面，在灰度电压T和B的电压值正在增加中或正在降低中的情况下，由于放大器AV1的工作延迟的影响，该电压值的状态延迟规定期间反映到显示驱动电压G。因此，在此期间，灰度电压T和B的电压值与显示驱动电压G的电压值不一致。
因此，首先，对图8的时间点t0以前或时间点t01以后的电压固定期间中的工作进行叙述。此时，在第一非反相输入端（+1）和第二非反相输入端（+2）处接收的灰度电压T和B与在反相输入端（-1）处接收的显示驱动电压G相等。
因此，在电压下降检测部510a中，线NCM2被设定为基准电位VSS，晶体管JN3为截止状态固定。另一方面，在电压上升检测部511a中，线PCM2被设定为电源电压VDD，晶体管FP3为截止状态固定。由此，与电压转变检测部51的输出端OUT连接的线DECN被在电源上升检测部511a的电流源FG3中流动的电流放电，被固定为基准电位VSS。因此，电压转变检测部51在图8所示的时间点t0以前或时间点t01以后的电压固定期间中将表示电压固定期间的逻辑电平0的电压转变检测信号ST向作为开关元件52的晶体管JN0的栅极端供给。由此，晶体管MP0为截止状态。
接着，对灰度电压T和B的电压值增加的例如图8所示的电压上升期间（t0~t01）中的工作进行叙述。此时，灰度电压T和B的电压值如图8的点划线所示那样逐渐增加。放大器AV将这些灰度电压T和B的中间电压值经过自身的工作延迟输出为显示驱动电压G。因此，显示驱动电压G的电压值如由图8的实线示出那样逐渐增加，但是，在该电压上升期间（t0~t01）中，灰度电压T和B的电压值总是比显示驱动电压G的电压值高。由此，电流在电压上升检测部511a的晶体管FN1和FN2中流动，线PCM2的电压降低。因此，晶体管FP3为导通状态，从电流源FG2送出的电流在线DECN中流动对该线DECN进行充电，到达电源电压VDD的电压值。因此，此时，电压转变检测部51在到图8所示的时间点t0~时间点t01为止的电压上升期间中，将表示电压转变期间的逻辑电平1的电压转变检测信号ST向作为开关元件52的晶体管JN0的栅极端供给。由此，晶体管JN0为导通状态，将线TOP和BASE短路。
接着，对灰度电压T和B的电压值降低的电压下降期间中的工作进行叙述。此时，灰度电压T和B的电压值逐渐降低，放大器AV将这些灰度电压T和B的中间电压值经过自身的工作延迟输出为显示驱动电压G。因此，显示驱动电压G的电压值逐渐降低，但是，在该电压下降期间中，灰度电压T和B的电压值总是比显示驱动电压G的电压值低。由此，电流在电压下降检测部510a的晶体管JP1和JP2中流动，线NCM2的电压增加。因此，晶体管JN3为导通状态，从电流源JG2送出的电流所对应的大小的电流在晶体管JP5中流动，对线DECN进行充电。由此，线DECN的电压增加而到达电源电压VDD。因此，此时，电压转变检测部51将表示电压转变期间的逻辑电平1的电压转变检测信号ST向作为开关元件52的晶体管MP0的栅极端供给。由此，晶体管MP0为导通状态，将线TOP和BASE短路。
再有，在图10或图11所示的结构中，使基准电位VSS为例如0伏特的接地电位，但是，基准电位VSS的电压并不限定于0伏特。例如，将比0伏特高的电位例如电源电压VDD的1/2的电位作为基准电位VSS也可。由此，能够低功耗化并且降低各晶体管的耐压，因此，能够将电路规模小规模化。
附图标记的说明
13 数据驱动器
33, 34 DAC
41、42、52 开关元件
50 短路控制电路
51 电压转变检测部
133 输出放大器部
AV1~AVn 放大器
DE1~DEn 解码器。

Claims (7)

1.一种显示驱动器，包含：
多个解码器，将表示各像素的亮度电平的多个像素数据片的每一个个别地变换为由所述像素数据片表示的所述亮度电平所对应的大小的灰度电压；以及
多个放大器，将对所述灰度电压的每一个个别地进行放大而得到的多个驱动电压向显示设备的多个数据线供给，
所述显示驱动器的特征在于，
具有基准灰度电压生成部，所述基准灰度电压生成部生成多个基准灰度电压，所述多个基准灰度电压具有各灰度所对应的分别不同的电压值，
所述多个解码器的每一个包含：
第一和第二线；
变换部，从所述多个基准灰度电压之中选择由所述像素数据片表示的亮度电平所对应的基准灰度电压，将选择的所述基准灰度电压作为所述灰度电压经由所述第一线向所述放大器供给；
电压供给部，将在所述多个基准灰度电压之中除了所述选择的基准灰度电压之外的1个基准灰度电压向所述第二线供给；以及
短路控制电路，对是否将所述第一线和所述第二线间短路进行控制。
2.根据权利要求1所述的显示驱动器，其特征在于，所述短路控制电路遍及从所述第一线的电压开始增加或减少起到到达所述选择的所述基准灰度电压所对应的电压值为止的电压转变期间，将所述第一线和所述第二线间短路。
3.根据权利要求1或2所述的显示驱动器，其特征在于，所述电压供给部将在所述多个基准灰度电压之中具有与由所述像素数据片表示的亮度电平所对应的基准灰度电压相比低1个灰度的电压值的基准灰度电压作为所述1个基准灰度电压向所述第二线供给。
4.根据权利要求2或3所述的显示驱动器，其特征在于，
所述短路控制电路包含：
电压转变检测部，对所述电压转变期间和所述第一线的电压为固定的电压固定期间进行检测；以及
短路开关，在所述电压转变期间为接通状态来将所述第一和第二线间短路，另一方面，在所述电压固定期间为关断状态来将所述第一和第二线彼此的短路状态解除。
5.根据权利要求4所述的显示驱动器，其特征在于，
所述电压转变检测部将所述第一线的电压与所述驱动电压的电压值的差分为规定值以上的期间检测为所述电压转变期间，另一方面，将所述差分为不足所述规定值的期间检测为所述电压固定期间。
6.根据权利要求3所述的显示驱动器，其特征在于，
所述基准灰度电压生成部生成电压值彼此不同的第一~第M基准灰度电压来作为所述多个基准灰度电压，其中，M为2以上的整数，
所述像素数据片通过将能够由所述显示设备表现的亮度电平的范围划分为（2M-1）个后的第一~第（2M-1）灰度之中的1个灰度表示所述亮度电平，
所述解码器的每一个包含：
第三线；
第一开关元件，在由所述像素数据片表示的所述1个灰度为奇数灰度和偶数灰度之中的一个的情况下为接通状态来将所述第二线连接于第三线；以及
第二开关元件，在由所述像素数据片表示的所述1个灰度为所述奇数灰度和所述偶数灰度之中的另一个的情况下为接通状态来将所述第一线和所述第三线间短路，
所述放大器的每一个将具有所述第一线的电压值和所述第三线的电压值的中间的电压值的电压作为所述驱动电压输出。
7.一种半导体装置，形成有显示驱动器，所述显示驱动器包含：
多个解码器，将表示各像素的亮度电平的多个像素数据片的每一个个别地变换为由所述像素数据片表示的所述亮度电平所对应的大小的灰度电压；以及
多个放大器，将对所述灰度电压的每一个个别地进行放大而得到的多个驱动电压向显示设备的多个数据线供给，
所述半导体装置的特征在于，
具有基准灰度电压生成部，所述基准灰度电压生成部生成多个基准灰度电压，所述多个基准灰度电压具有各灰度所对应的分别不同的电压值，
所述多个解码器的每一个包含：
第一和第二线；
变换部，从所述多个基准灰度电压之中选择由所述像素数据片表示的亮度电平所对应的基准灰度电压，将选择的所述基准灰度电压作为所述灰度电压经由所述第一线向所述放大器供给；
电压供给部，将在所述多个基准灰度电压之中除了所述选择的基准灰度电压之外的1个基准灰度电压向所述第二线供给；以及
短路控制电路，对是否将所述第一线和所述第二线间短路进行控制。
CN201710770001.8A 2016-08-31 2017-08-31 显示驱动器以及半导体装置 Active CN107799078B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-170231 2016-08-31
JP2016170231A JP6895234B2 (ja) 2016-08-31 2016-08-31 表示ドライバ及び半導体装置

Publications (2)

Publication Number Publication Date
CN107799078A true CN107799078A (zh) 2018-03-13
CN107799078B CN107799078B (zh) 2021-04-20

Family

ID=61243158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710770001.8A Active CN107799078B (zh) 2016-08-31 2017-08-31 显示驱动器以及半导体装置

Country Status (3)

Country Link
US (1) US10446109B2 (zh)
JP (1) JP6895234B2 (zh)
CN (1) CN107799078B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817172A (zh) * 2017-11-21 2019-05-28 拉碧斯半导体株式会社 显示驱动器及半导体装置
CN110610678A (zh) * 2018-06-15 2019-12-24 夏普株式会社 驱动电路及显示装置
CN111435588A (zh) * 2019-01-15 2020-07-21 夏普株式会社 驱动电路及显示装置
CN111696467A (zh) * 2019-03-12 2020-09-22 拉碧斯半导体株式会社 数字模拟转换电路和数据驱动器
CN112927657A (zh) * 2019-12-06 2021-06-08 拉碧斯半导体株式会社 显示驱动器以及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10715168B2 (en) * 2017-05-19 2020-07-14 Apple Inc. Systems and methods for driving an electronic display using a ramp DAC
US11727838B2 (en) * 2021-07-30 2023-08-15 LAPIS Technology Co., Ltd. Display driver and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034234A (ja) * 1999-07-21 2001-02-09 Hitachi Ltd 液晶表示装置
CN1848232A (zh) * 2005-04-06 2006-10-18 株式会社瑞萨科技 用于驱动液晶显示的半导体集成电路
US20110310080A1 (en) * 2010-06-22 2011-12-22 Renesas Electronics Corporation Drive circuit, drive method, and display device
CN103700352A (zh) * 2012-09-27 2014-04-02 拉碧斯半导体株式会社 源极驱动器ic芯片、视频显示面板驱动装置及视频显示装置
CN104050937A (zh) * 2013-03-11 2014-09-17 瑞萨Sp驱动器公司 显示面板驱动器和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007101630A (ja) * 2005-09-30 2007-04-19 Matsushita Electric Ind Co Ltd 電圧駆動装置
US8648779B2 (en) * 2009-10-20 2014-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. LCD driver
KR20150122515A (ko) * 2014-04-23 2015-11-02 삼성전자주식회사 소스 드라이버

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034234A (ja) * 1999-07-21 2001-02-09 Hitachi Ltd 液晶表示装置
CN1848232A (zh) * 2005-04-06 2006-10-18 株式会社瑞萨科技 用于驱动液晶显示的半导体集成电路
US20110310080A1 (en) * 2010-06-22 2011-12-22 Renesas Electronics Corporation Drive circuit, drive method, and display device
CN103700352A (zh) * 2012-09-27 2014-04-02 拉碧斯半导体株式会社 源极驱动器ic芯片、视频显示面板驱动装置及视频显示装置
CN104050937A (zh) * 2013-03-11 2014-09-17 瑞萨Sp驱动器公司 显示面板驱动器和显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817172A (zh) * 2017-11-21 2019-05-28 拉碧斯半导体株式会社 显示驱动器及半导体装置
CN109817172B (zh) * 2017-11-21 2022-04-01 拉碧斯半导体株式会社 显示驱动器及半导体装置
CN110610678A (zh) * 2018-06-15 2019-12-24 夏普株式会社 驱动电路及显示装置
CN110610678B (zh) * 2018-06-15 2022-02-01 深圳通锐微电子技术有限公司 驱动电路及显示装置
CN111435588A (zh) * 2019-01-15 2020-07-21 夏普株式会社 驱动电路及显示装置
CN111696467A (zh) * 2019-03-12 2020-09-22 拉碧斯半导体株式会社 数字模拟转换电路和数据驱动器
CN111696467B (zh) * 2019-03-12 2024-04-09 拉碧斯半导体株式会社 数字模拟转换电路和数据驱动器
CN112927657A (zh) * 2019-12-06 2021-06-08 拉碧斯半导体株式会社 显示驱动器以及显示装置
US11741915B2 (en) 2019-12-06 2023-08-29 Lapis Semiconductor Co., Ltd. Display driver suppressing color unevenness of liquid crystal display
CN112927657B (zh) * 2019-12-06 2023-10-10 拉碧斯半导体株式会社 显示驱动器以及显示装置

Also Published As

Publication number Publication date
JP2018036534A (ja) 2018-03-08
US10446109B2 (en) 2019-10-15
CN107799078B (zh) 2021-04-20
US20180061359A1 (en) 2018-03-01
JP6895234B2 (ja) 2021-06-30

Similar Documents

Publication Publication Date Title
CN107799078A (zh) 显示驱动器以及半导体装置
US10777119B2 (en) Semiconductor device
CN101043207B (zh) 差动放大器、数模转换器以及显示装置
CN100492893C (zh) 差动放大器和使用其的显示装置的数据驱动器
KR100649884B1 (ko) 구동 전압 편차를 보상하는 ａｍｏｌｅｄ용 구동 회로 및그 구동 방법
CN1479911A (zh) 测试方法、半导体器件和显示设备
JP2002163319A (ja) Ｍｏｓトランジスタの模擬回路、模擬試験方法、及び該模擬回路に関するネットリスト並びに記録媒体
KR19980081772A (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
CN1992086A (zh) 移位寄存器电路及具备它的图像显示装置
CN1407718A (zh) 具有偏差抵销功能的运算放大器
JP2017098813A (ja) レベルシフト回路及び表示ドライバ
CN109729752A (zh) 绝缘栅型半导体器件驱动电路
CN101034541B (zh) 电流驱动电路
CN115691442A (zh) 显示驱动器和显示装置
JP2001255857A (ja) 駆動回路
TW437159B (en) Output circuit free from overshoot and undershoot on signal lines alternately driven in positive potential range and negative potential range
US20110148842A1 (en) Source driver for liquid crystal display panel
JP2005266342A (ja) Ｔｆｔアレイ試験方法
CN103837781B (zh) Ccd测试装置
CN112216247B (zh) 显示驱动器和半导体装置
CN112927657B (zh) 显示驱动器以及显示装置
CN108230975A (zh) 一种显示面板和显示面板的检测方法
KR20060133710A (ko) 클록 레벨 시프터 및 이를 포함하는 평판 표시 장치
JP2018036348A (ja) 表示ドライバ及び半導体装置
JP4040266B2 (ja) 液晶ディスプレイのソース駆動増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant