CN1407718A

CN1407718A - 具有偏差抵销功能的运算放大器

Info

Publication number: CN1407718A
Application number: CN02119777A
Authority: CN
Inventors: 鹈户真也; 国分政利
Original assignee: Fujitsu Ltd
Current assignee: Cypress Semiconductor Corp
Priority date: 2001-08-17
Filing date: 2002-05-17
Publication date: 2003-04-02
Anticipated expiration: 2022-05-17
Also published as: CN1251400C; TW533676B; KR20030015821A; US6586990B2; JP4629279B2; US20030034833A1; JP2003060453A; KR100783445B1

Abstract

运算放大器，在输出端处产生等于输入电压的输出电压，包括：差分电路，它把输入电压与输出电压进行比较；第一和第二输出晶体管，它们由差分电路的输出被控制来驱动输出端；以及偏差抵销电路，与差分电路相连接，用于存储该差分电路的偏差量，其中，在偏差抵销时间间隔内，偏差量被偏差抵销电路存储，输出端被第二输出晶体管驱动，以及在偏差抵销时间间隔后的运算放大器运行时间间隔中，输出端被第一输出晶体管驱动。

Description

具有偏差抵销功能的运算放大器

技术领域

本发明涉及具有偏差抵销功能的运算放大器，更具体地，涉及这样的、具有偏差抵销功能的运算放大器，它能够减小输出端改变到目标电位所花费的时间间隔。

发明背景

使用MOS晶体管的运算放大器具有与公共的源极端子连接的一对输入晶体管；与这个源极端子相连接的恒流源；电流镜电路，分别与输入晶体管的漏极端子相连接，在该对输入晶体管中，一个输入晶体管的漏极端子与输出晶体管的栅极连接，输出晶体管的漏极与输出端连接，这样，当输入电压加到一个输入晶体管的栅极时，输出端反馈到另一个输入晶体管的栅极。

在这种使用MOD晶体管的运算放大器中，根据运算放大器的理想的运算，当输入晶体管对的栅极电压是相等时，它们的漏极电流是相等和稳定的。所以，在稳定状态下，在输出端处产生输入电压。结果，运算放大器能够驱动与输出端连接的高容量负载。另外，有可能为输出端提供一个等于输入电压的电压。换句话说，有很大的需要来均衡输入电压和生成单元。

然而，当在漏极电流相对于该对输入晶体管的栅极-源极电压的特性中产生变化时，即使两个输入晶体管的漏极电流是相等的和稳定状态，由于以上的漏极电流特性的变化，在两个输入晶体管的栅极电压中出现很小的电压差。换句话说，在输入电压与输出电压之间产生偏差。

这种偏差电压的产生对于运算放大器特性是不利的。例如，在液晶显示器的源极驱动电路中，其中多个运算放大器驱动多个源极线，每个运算放大器输出电压(象素驱动电压)相对于相同的输入电压(调节电平)是不同的，以及引起显示图象的彩色不规则性。所以，必须抑制运算放大器的偏差。

作为抑制这种偏差的运算放大器，本申请人提出新颖的运算放大器，它能够抵销这样的偏差。例如，2000年4月7日提交的、日本专利申请2000-105980揭示了这样的运算放大器。

在所建议的运算放大器中，偏差抵销电路与一对输入晶体管相连接。具体地，一对偏差抵销晶体管和恒流源并联地配备有一对输入晶体管，以及偏差抵销电容与这些偏差抵销晶体管之一的栅极相连接。

而且，在偏差充电时间间隔，输入晶体管对的栅极都与输入端相连接，以及输入端分别与一个偏差抵销晶体管的栅极相连接，输出端与另一个偏差抵销晶体管的栅极相连接。在这种状态下，在输入晶体管对中产生相等的栅极电压施加状态的漏极电流，以及输入晶体管的全部漏极电流和并联连接的偏差抵销晶体管的漏极电流被稳定在平衡状态下。因此，在这个稳定状态下的电压值被存储在偏差抵销电容中，以及偏差漏极电流被存储在偏差抵销电路中。

此后，输出端与偏差抵销晶体管的栅极被隔离开，输入端与输出端分别与输入晶体管对相连接，由此，建立正常的运算放大器运行状态。在这个运算放大器运行稳定状态下，由于偏差抵销电路在偏差抵销时间间隔内恢复漏极电流，所以达到稳定状态，因为输入晶体管的漏极电流也恢复到使得输入电压与输出电压相等的数值。结果，由晶体管特性的变化引起的偏差电压的产生可被抑制。

而且，已经提出各种其它的偏差抵销电路，其中的一个例子是一种偏差抵销电路，它在偏差抵销时间间隔中存储偏差电压，以及在运算放大器运行状态下，从输出电压中减去这个偏差电压。

然而，本发明人发现抵销偏差的运算放大器的一个问题，它需要在长的时间间隔内驱动输出端。在其中特别是在偏差抵销时间间隔中，为了缩短稳态建立所花费的时间间隔的结构的情形下，在驱动输出端与输出晶体管的漏极端子之间安装一个开关，以及该开关在偏差抵销时间间隔中被关断，由此把输出端的负载电容与输出晶体管的漏极端子隔离开，在偏差充电时间间隔过去以后开始驱动输出端的负载电容，因此在输出端最终达到输入电压之前必须有一个长的时间间隔。

换句话说，在以上的LCD源极漏极电路的情形下，当在象素灰度电平改变的同时输入电压从L电平改变到H电平时，输出端的响应比起输入电压的改变有延时，这意味着，可以想像到LCD具有很差的响应特性。

由于这个偏差抵销时间间隔引起的输出端驱动时间的延时问题并不限于存储漏极电流的偏差抵销电路，它也出现在存储偏差电压的偏差抵销电路。

发明概要

所以，本发明的一个目的是提供配备有偏差抵销功能的运算放大器，它呈现更快速的输出端响应特性。

另外，本发明的另一个目的是提供配备有偏差抵销功能的MOS晶体管运算放大器，它呈现相对于输入电压改变的、更快速的输出端响应特性。

为了达到上述的目的，根据本发明的第一方面，在输出端处产生等于输入电压的输出电压的运算放大器包括：差分电路，它把输入电压与输出电压进行比较；第一和第二输出晶体管，它们由差分电路的输出被控制来驱动输出端；以及偏差抵销电路，与差分电路相连接，用于存储该差分电路的偏差量，其中，在偏差抵销时间间隔内偏差量被偏差抵销电路存储，输出端被第二输出晶体管驱动，以及在偏差抵销时间间隔后的运算放大器运行时间间隔中，输出端被第一输出晶体管驱动。

为了达到上述的目的，根据本发明的第二方面，运算放大器包括：(1)差分电路，它具有第一和第二输入晶体管，其源极互相连接；与源极相连接的电流源；以及分别连接到第一和第二输入晶体管的漏极的电流镜电路；(2)第一输出晶体管，它具有由第二输入晶体管的漏极控制的栅极，该第二输入晶体管被提供以输入电压；以及在运算放大器运行期间被反馈到第一输入晶体管的栅极的漏极；(3)偏差抵销电路，与差分电路相连接，用于存储第一和第二输入晶体管的偏差状态；以及(4)第二输出晶体管，它与第一输出晶体管并联地被提供。

在偏差抵销时间间隔中，偏差抵销电路存储偏差状态，第一和第二输出晶体管的漏极被隔离开，这样，输出端由第二输出晶体管驱动。另外，在偏差抵销时间间隔后的运算放大器运行时间间隔内，输出端由第一输出晶体管驱动。所以，在偏差抵销时间间隔偏差抵销电路存储偏差值时，输出端被第二输出晶体管驱动到目标电压。因此，在偏差抵销时间间隔后的运算放大器运行时间间隔内，第一输出晶体管只把已被驱动到接近于目标电压的数值的输出端电压驱动到最终输入电压。结果，输出端的电压最终达到输入电压所需要的时间被缩短。

根据以上所述的本发明的优选实施例，在偏差抵销时间间隔内，第二输出晶体管的漏极和第一输出晶体管的漏极被隔离开，这样，输出负载被第二输出晶体管驱动，以及在运算放大器运行时间间隔内，第二输出晶体管假设为非工作状态，这样，输出负载被第一输出晶体管驱动，所以，通过使得第二输出晶体管在运算放大器运行时间间隔内是不工作的，使用偏差抵销时间间隔的第一输出晶体管偏差抵销状态电路结构即使在运算放大器运行时间间隔时仍可被保持。

而且，在优选实施例中，第一输出电流源晶体管被提供在第一输出晶体管的漏极与电源之间，以及第二输出电流源晶体管被提供在第二输出晶体管的漏极与电源之间，其中第一输出晶体管与第一输出电流源晶体管之间在尺寸上的比值是与第二输出晶体管与第二输出电流源晶体管之间在尺寸上的比值被做得相等的。由于这样的结构，在运算放大器运行状态下在第一和第二输出晶体管之间作成连接后，电路特性(它假设在偏差抵销时间间隔内为稳定状态)可保持相同，这样，有可能保持偏差抵销状态。

附图简述

图1是先前提出的配备有偏差抵销功能的运算放大器的电路图。

图2是运算放大器运行的波形图。

图3是根据本实施例的、配备有偏差抵销功能的运算放大器的电路图。

图4是根据第二实施例的、运算放大器的电路图。

图5是根据第三实施例的、运算放大器的电路图。

图6是根据第四实施例的、运算放大器的电路图。

图7是根据第五实施例的、运算放大器的电路图。

图8是根据第六实施例的、运算放大器的电路图。

优选实施例描述

下面参照附图描述本发明的实施例。然而，本发明的保护的范围不限于下面的实施例，而是覆盖权利要求中描述的本发明以及它的等价物。

图1是先前提出的配备有偏差抵销功能的运算放大器的电路图。这个运算放大器具有差分电路10，包括：第一和第二输入晶体管(NMOS)M3，M4，其源极互相连接；电流源晶体管(NMOS)M9，与这些源极相连接；以及由晶体管(PMOS)M1，M2构成的电流镜电路，分别连接到第一和第二输入晶体管M3，M4的漏极。运算放大器还具有一个输出晶体管(PMOS)M7，它的栅极与第二输入晶体管M4的漏极相连接，它具有被加到该栅极的输入电压IN，这样，在运算放大器运行状态下，输出晶体管M7的漏极N1被反馈到第一输入晶体管M3的栅极。这个输出晶体管M7具有把漏极N1上拉到电源电压VDD的功能，以及用于下拉的电流源晶体管(NMOS)M10被提供在该漏极N1与地GND之间。

根据传统的运算放大器运行，当输入电压IN电平上升时，晶体管M4假设更导电的状态，这样，产生更大的漏极电流，和节点V2的电位下降，以及由于输出晶体管M7变得更导电，当节点N1电平也是高的时，这样，节点N1电平等于输入电压IN，在晶体管M3，M4的漏极电流之间有一致性，由此，假设达到稳定状态。相反，当输入电压IN电平下降时，晶体管M4假设更加非导电状态，这样，产生小的漏极电流，和节点V2的电位上升，以及由于输出晶体管M7变得更加非导电状态，当节点N1电平根据随电流源M10下降时，这样，节点N1电平和输入电压IN变得相等，以及假设达到稳定状态。所以，在传统的运算放大器运行中，当输出晶体管M7的漏极端子N1电平等于输入电压IN时达到稳定。

然而，在漏极电流之间有一致性的稳态下，当晶体管M3，M4的特性出现变化时在两个晶体管的栅极电压上产生偏差，这又在输出节点N1的电压上产生偏差。

在图1的电路中，为了抵销偏差，偏差抵销电路11(它存储偏差状态)与第一和第二输入晶体管M3，M4相连接。这个偏差抵销电路11具有存储在输入电压IN加到输入晶体管对M3，M4的栅极时的漏极电流的偏差的功能。

换句话说，在偏差抵销时间间隔中，通过关断开关SW2和接通开关SW1，把输入电压IN加到输入晶体管对M3，M4的栅极，考虑到晶体管M3，M4的特性的变化，产生不同的漏极电流，另一方面，为了在电流镜电路M1，M2中应当流过相等的电流，把偏差漏极电流提供到偏差抵销电路11。另外，这个漏极电流被存储在偏差抵销电路11的电容C1中。在随后的运算放大器运行时间间隔中，当开关SW2被接通和开关SW1被断开时，输出晶体管M7的漏极被反馈到第一输入晶体管M3的栅极，以及存储的漏极电流从偏差抵销电路11提供到电流镜电路M1，M2。结果，输入晶体管M3，M4被稳定在一个状态，其中输入晶体管M3，M4的栅极具有相同的输入电压IN，因此在漏极N1处产生输入电压IN。

图1所示的偏差抵销电路11是根据偏差存储漏极电流的电路的一个例子。具体地，与输入晶体管对M3，M4并联地提供有：第一和第二偏差抵销晶体管(NMOS)M5，M6，电流源晶体管(NMOS)M8，与M5，M6的源极相连接，源极偏差抵销电容C1，与第一偏差抵销晶体管M5的栅极相连接。预定的偏置电压VBB被加到三个电流源晶体管M8，M9，M10的栅极。

图2是图1的运算放大器的运行的波形图，以及也显示下面描述的本实施例的运算放大器的运行的波形。图1的运算放大器具有从时间t1到t2偏差抵销时间间隔，其中开关SW1，SW3是导通的(接通状态)和开关SW2，SW4是不导通的(关断状态)，以及从时间t2开始的运算放大器运行时间间隔。

在偏差抵销时间间隔中，由于开关SW1的导通，输入电压IN被加到第一和第二输入晶体管的栅极，以及由于开关SW3的导通，输出晶体管M7的漏极被反馈到第一偏差抵销晶体管M5的栅极，从而输入电压IN被加到第二偏差抵销晶体管M6。另外，在这个偏差抵销时间间隔中，输出端OUT与输出晶体管的漏极N1被隔离开。

如上所述，由于输入晶体管M3，M4中栅极-源极电压和漏极电流特性有变化，即使输入电压IN被加到两个晶体管的栅极，由这个输入电压IN造成的漏极电流也不同。假设第一晶体管M3的电流驱动能力有变化，以使得这个电流驱动能力是高的，第一晶体管M3的漏极电流超过第二晶体管M4的漏极电流。

另一方面，在与输入晶体管M3，M4并联连接的偏差抵销晶体管M5，M6中也产生相应于栅极电压的漏极电流。另外，由于电流镜电路M1，M3的特性，流入节点V1，V2中的电流值变为稳定在相等的数值。换句话说，偏差抵销电容C1由输出晶体管M7通过开关SW3进行充电，以及在偏差抵销晶体管M5，M6中漏极电流流动以便吸收由于输入晶体管M3，M4的特性的变化而引起的不同的漏极电流。另外，在时间t2时的稳定状态下，节点N1在一个电压值被驱动，这个电压值是通过偏差电压ΔV从输入电压IN得出的，电容C1根据这个电压值IN+ΔV被充电的，以及在电流镜电路M1，M2中流动相等的电流。这时，相等的电压IN被加到输入晶体管M3，M4的栅极，以及最后得到的漏极电流被存储在运算放大器电路11。

再者，由于开关SW4被断开，在节点N1处的负载可被做得很轻，这是指，偏差抵销电容C1的充电在短的时间内执行，这样可以在短的时间内达到稳态。

此后，在从时间t2开始的运算放大器运行时间间隔中，开关SW3被关断，以及第一偏差抵销晶体管M5的栅极与输出晶体管M7的漏极N1隔离开，但因为偏差抵销电容C1的充电电压仍旧被加上，偏差抵销晶体管M5，M6保持与偏差抵销时间间隔的漏极电流一样。另外，开关SW1被关断，开关SW2被接通，以及输出晶体管的漏极N1被反馈到第一输入晶体管M3的栅极。此外，开关SW4被接通，这样，输出端OUT被输出晶体管M7驱动。输出端的驱动在图2上以虚线OUT1表示。

在运算放大器运行时间间隔中，偏差抵销电容C1的充电电压和输入电压IN仍旧分别被加到偏差抵销晶体管M5，M6的栅极，以使得其中流动的漏极电流等于在偏差抵销时间间隔的漏极电流。因此，第一和第二输入晶体管M3，M4在相同的输入电压IN被加到其上时也产生偏差抵销时间间隔时的漏极电流，以便处在稳定状态。换句话说，稳定状态被恢复，它等于偏差抵销运行时间间隔的稳态。结果，在输出晶体管M7的漏极N1中产生等于输入电压IN的电压，这样，输出端的电压OUT1等于输入电压IN，由此达到稳定性。

如上所述，在一个结构中，其中偏差抵销晶体管M5，M6与输入晶体管对M3，M5并联连接，以及偏差抵销电容C1与晶体管M5的栅极相连接；在偏差抵销时间间隔中，其中输入晶体管对M3，M4的栅极是相等的状态被存储在电容C1，以及在运算放大器运行时间间隔中，其中输入晶体管对M3，M4的栅极是相等的状态被恢复，因此，有可能阻止由晶体管特性变化引起的偏差电压的产生。

不同于图1所示的偏差抵销电路，可以想到提供提供偏差抵销功能的各种电路，例如存储在偏差抵销时间间隔中产生的、在输出与输入之间的偏差电压的电路，然后，在运算放大器运行时间间隔期间把这个存储的偏差电压加到输出端。

不管采用哪种具体的偏差抵销电路，都有一个问题：在运算放大器运行时间间隔前面需要偏差抵销时间间隔，所以，输出端OUT的驱动被延时。换句话说，如图2所示，因为需要在驱动输出端OUT之前应当是偏差抵销时间间隔，所以有一个问题：万一，例如其中输入电压IN很大地改变，使得OUT被驱动达到输入电压IN的时间是极大的。这个问题将导致在LCD的源极驱动电路中很差的响应特性，这是不希望的。

图3是根据本发明的、具有偏差抵销功能的运算放大器的电路图。不像图1的运算放大器，本运算放大器具有第二输出晶体管(PMOS)M11和第二输出电流源晶体管(PMOS)M12，与第一输出晶体管M7和第一输出电流源晶体管M10并联连接。其余的结构是与图1的结构相同的，差分电路10和偏差抵销电路11也是与图1的电路相同的。

而且，开关SW1到SW4例如可以是CMOS开关。CMOS开关被分别并联连接在p-沟道晶体管和n沟道晶体管的源极与漏极之间，它们的栅极被反相控制信号控制。因此，开关SW1，SW3被相同的控制信号控制，而开关SW2，SW4被一个控制信号控制，其相位是与用于开关SW1，SW3的控制信号的相位相反的。

图3的运算放大器的波形图显示于图2，输出端OUT的波形用点划线OUT表示。在图3的运算放大器中，当输入电压IN从L电平改变到H电平时，在t1到t2的偏差抵销时间间隔中，开关SW1，SW3被接通和开关SW2，SW4被关断，以及偏差抵销电容C1被节点N1的电压充电，而输入晶体管M3，M4的栅极电压是相等的。如图所示，节点N1的电平从L电平上升到其中输入电压IN加上偏差电压ΔV的电平。

在偏差抵销时间间隔t1到t2中，输出端OUT负载容量由第二输出晶体管M11被驱动，如图2的点划线所示的，输出端OUT上升到输入电压IN。另外，因为在开关SW4被关断时，第一输出晶体管M7的漏极N1与输出端OUT隔离开，漏极N1的负载容量是小的，所以，通过充电偏差抵销电容C1达到稳态所花费的时间变短了。

在偏差抵销时间间隔中，一旦运算放大器达到稳态，开关SW1，SW3被关断和开关SW2，SW4被接通，这样，第一输出晶体管M7的漏极N1与输出端OUT相连接，以及输出端的电压OUT(它至今为止一直在上升)进一步上升到等于漏极N1的电平，由此达到稳态。结果，可以看到，与在图1的运算放大器的情形下的输出电压OUT相比较，图3的运算放大器的输出电压OUT更快速地达到输入电压IN。

通过加上第二输出晶体管M11达到运算放大器电路的快速响应特性的行动也可应用于配备有不同于图3的偏差抵销电路的偏差抵销电路的运算放大器。借助于附加上第二输出晶体管M11的快速响应特性也是有可能在具有存储上述输入输出偏差电压的功能的偏差抵销电路中，在运算放大器运行期间，它把存储的偏差电压提供到输出端，以及抵销输入-输出偏差。

在图3的运算放大器中，第一输出电流源晶体管(NMOS)M10被提供在第一输出晶体管的漏极N1与电源的地GND之间。第一输出电流源晶体管M10具有下拉功能，这样，固定的电流在把恒定的偏压VBB加到其栅极后被恒定地产生，漏极N1的电位被拉到地GND。所以，漏极N1的电位由在第一输出晶体管M7与第一输出电流源晶体管M10之间的晶体管尺寸比值来确定。

在偏差抵销时间间隔中的稳态是以在第一输出晶体管M7与第一输出电流源晶体管M10之间的晶体管尺寸比值作为先决条件而被产生的。所以，在运算放大器运行时间间隔中，即使在开关被接通以使得节点N1与输出端OUT被连接时，仍旧需要保持偏差抵销时间间隔的稳态。为此，并联使得在第二输出晶体管M11与第二输出电流源晶体管M12之间的晶体管尺寸比值等于在第一输出晶体管M7与第一输出电流源晶体管M10之间的晶体管尺寸比值。通过这样的结构，即使在运算放大器运行时间间隔其中开关SW4被闭合，对于偏差抵销时间间隔的稳态电路结构仍旧可变可靠地保持。

另外，由于这些晶体管尺寸比值是相等的，由第二输出晶体管M11与第二输出电流源晶体管M12构成的第二输出电平所确定的输出端的电位电平，可以被预期为在偏差抵销时间间隔期间，等于或接近于最终输入电压IN。

图4是根据第二实施例的、运算放大器的电路图。这个运算电路被做成为：开关晶体管M13，M14(都是PMOS)被提供在第二输出晶体管M11的栅极，以及开关晶体管M15，M16(都是PMOS)被提供在第二输出电流源晶体管M12的栅极。另外，这些开关晶体管分别由控制信号CON和由倒相器INV1，INV2，INV3产生的反相控制信号被控制。其余结构是与图3的运算放大器电路相同的，以及差分电路10和偏差抵销电路11也具有相同的结构。

图4的运算放大器电路是这样的，当偏差抵销时间间隔耗尽时，第二输出晶体管M11和第二输出电流源晶体管M12，与第一输出晶体管M7和第一输出电流源晶体管M10隔离开，以及第二输出晶体管M11和第二输出电流源晶体管M12的栅极连接到电源VDD和地GND，这样造成非工作状态。换句话说，如图2所示，通过把控制信号CON从L电平切换到H电平，晶体管M13，M15然后都被关断，以及晶体管M14，M16被接通。此后，开关SW4被接通，由此，运算放大器运行时间间隔开始。结果，在偏差抵销时间间隔后面的偏差抵销运行时间间隔中，根据差分电路10的输出对第二输出晶体管M11的控制运行被停止，第二输出晶体管M11假设非工作状态。第二输出电流源晶体管M12也以同样的方式假设非工作状态。

这样做的话，有可能保持包括差分电路10、偏差抵销电路11和输出电路M7，M10在内的电路的状态，这个状态在偏差抵销时间间隔内是稳定的，也在运算放大器运行时间间隔内是稳定的。所以，在第二输出晶体管M11与第二输出电流源晶体管M12之间的晶体管尺寸比值，和在第一输出晶体管M7与第一输出电流源晶体管M10之间的晶体管尺寸比值不必相等，有可能也在运算放大器运行时间间隔中保持用于偏差抵销时间间隔的稳定状态的电路结构。

根据更有利的运行，在从偏差抵销时间间隔转换到运算放大器运行时间间隔的时间，首先，晶体管M13，M15被关断和晶体管M14，M16被接通，这样，输出端OUT上的起伏被停止，此后，在开关SW3被关断，开关SW2被关断，和开关SW1被关断。因此，可用保持偏差抵销时间间隔的稳态的电路结构进行到运算放大器运行时间间隔的转换。

图5是根据第三实施例的、运算放大器的电路图。在这个运算放大器中，提供了用来控制输出电流源晶体管M10，M12的栅极的输出电流源控制电路12。除了提供这个控制电路以外，整个结构是与图4的运算放大器的结构相同的。

在图3和4的运算放大器中，驱动输出端进行驱动运行的输出晶体管M7，M11被第二输入晶体管M4的漏极电压V2控制。也就是，如果漏极电压V2下降，则输出晶体管M7，M11更导通，这样，驱动能力更高，以及节点N1或输出端OUT的电位被向上拉。另一方面，如果漏极电压V2上升，则输出晶体管M7，M11更不导通，这样，驱动能力更低。

在这方面，输出电流源晶体管M10，M12只具有提供到其各个栅极的恒定的偏置电压VBB，由此，保持恒定的驱动能力。因此，当节点N1或输出端OUT的电位被向上拉时，上拉运行被这些输出电流源晶体管M10，M12的驱动运行延时。另外，当节点N1或输出端OUT的电位被向下拉时，只通过输出电流源晶体管M10，M12的恒定驱动能力运行进行的下拉不允许高速下拉运行。

所以，在图5的运算放大器中提供了输出电流源控制电路12，这样，输出电流源晶体管M10，M12的栅极借助于达到具有与漏极电压V2相同的相位的电压的节点N5被驱动。换句话说，输出电流源控制电路12包括一对晶体管M24，M23(PMOS)，其栅极分别连接到输入晶体管对M3，M4的漏极；在晶体管M24，M23的源极与电源VDD之间的电流源晶体管M29(PMOS)；以及电流镜电路M21，M22(PMOS)。也就是，输出电流源控制电路12具有与差分电路10结构颠倒的结构，该差分电路10包括输入晶体管对M3，M4，电流镜电路M1，M2，和电流源M9。另外，节点N5的电位是与节点V2的电位相同的。

所以，当在控制电路12中执行控制以使得漏极电压V2下降和输出晶体管M7，M11的驱动能力上升时，晶体管M23假设为更导通状态，以及晶体管M24假设为更不导通状态，这样，节点N5的电位也下降。因此，NMOS输出电流源晶体管M10，M12的驱动能力下降，则用于节点N1和输出端OUT的上拉运行的响应特性是高的。

另一方面，当在控制电路12中执行控制以使得漏极电压V2上升和输出晶体管M7，M11的驱动能力下降时，控制电路12中节点N5的电位也上升，以及输出电流源晶体管M10，M12的驱动能力是高的，则用于节点N1和输出端OUT的下拉运行的响应特性是高的。

另外，当随着晶体管M3，M4的差分电路接近于稳态，漏极电压V1，V2成为相等时，控制电路12中差分晶体管M23，M24的差分电路也假设为稳定状态。因此，节点N1达到相应于与输出晶体管M7和输出电流源晶体管M10的导通状态有关的的阻抗比值的一个电位。输出端OUT也达到相应于晶体管M11，M12的阻抗比值的一个电位。

所以，借助于输出电流源控制电路12，第一和第二输出电流源晶体管M10，M12的导通状态以与第一和第二输出晶体管M7，M11的导通状态相反的方向被动态地控制，由此能够进行运算放大器的高速运行。

图6是根据第四实施例的、运算放大器的电路图。这是与图3的运算放大器垂直对称的电路，相同的参考符号是指等价的晶体管和开关。通过与图3的运算放大器的比较了解这个运算放大器，图6的运算放大器是通过在图3的运算放大器中移动电源VDD和地GND，以及通过颠倒每个晶体管的极性而得到的。

图6的运算放大器也具有差分电路10，它具有输入晶体管对M3，M4(PMOS)，与差分电路10相连接的偏差抵销电路11，由第一输出晶体管M7(NMOS)和第一输出电流源晶体管M10(PMOS)构成的第一输出级，以及由第二输出晶体管M11(NMOS)和第二输出电流源晶体管M12(NMOS)构成的第二输出级。因此，节点N1和输出端OUT通过输出晶体管M7，M11被下拉。差分电路10和偏差抵销电路11的运行是与图3相同的。

图7是根据第五实施例的、运算放大器的电路图。这是与图4的运算放大器垂直对称的电路，相同的参考符号是指等价的晶体管和开关。通过与图4的运算放大器的比较了解这个运算放大器，图7的运算放大器是通过在图4的运算放大器中移动电源VDD和地GND，以及通过颠倒每个晶体管的极性而得到的。

所以，在图7的运算放大器中，控制是通过使用控制信号CON执行的，这样，在偏差抵销时间间隔中，开关晶体管M13，M15被接通，和晶体管M14，M16被关断，当偏差抵销时间间隔消逝时，控制是这样的，开关晶体管M13，M15被关断，和晶体管M14，M16被接通，这是指第二输出级的晶体管M11，M12假设为非工作状态。结果，对于偏差抵销时间间隔的稳态的电路结构在运算放大器运行时间间隔中也可被保持。

图8是根据第六实施例的、运算放大器的电路图。这是与图5的运算放大器垂直对称的电路，相同的参考符号是指等价的晶体管和开关。通过与图5的运算放大器的比较了解这个运算放大器，图8的运算放大器是通过在图5的运算放大器中移动电源VDD和地GND，以及通过颠倒每个晶体管的极性而得到的。换句话说，在差分电路10中，提供偏差抵销电路11和输出电流源控制电路12，使得运算放大器电路能够高速运行。

在上述的实施例中，本发明是通过具有存储漏极电流偏差的偏差抵销电路11的运算放大器的例子被描述的。然而，本发明并不限于，或由这样的偏差抵销电路限制。如果在具有差分电路、第一输出晶体管和不同于上述的偏差抵销电路的运算放大器中提供第二输出晶体管(它在偏差抵销时间间隔内驱动输出端)，则同样有可能实现高速度响应特性。

根据上述的本发明，在具有差分电路、偏差抵销电路、和第一输出晶体管的运算放大器中提供在偏差抵销时间间隔内驱动输出端的第二输出晶体管，使得有可能对于响应于输入电压改变的输出电压提供非常快速的响应特性。

Claims

1.运算放大器，它在输出端处产生等于输入电压的输出电压，它具有：

差分电路，它具有其源极互相连接的第一和第二输入晶体管，与源极相连接的电流源，以及电流镜电路，分别连接到第一和第二输入晶体管的漏极；

第一输出晶体管，它具有被第二输入晶体管的漏极控制的栅极，该第二输入晶体管被提供以输入电压，以及在运算放大器运行期间被反馈到第一输入晶体管的栅极的漏极；

偏差抵销电路，与所述差分电路相连接以及存储所述第一和第二输入晶体管的偏差状态；以及

第二输出晶体管，它与所述第一输出晶体管并联地被提供，

其中，在偏差抵销时间间隔中，所述第一和第二输出晶体管的漏极被隔离开，这样，输出端由第二输出晶体管驱动，以及在偏差抵销时间间隔后的运算放大器运行时间间隔内，所述输出端由第一输出晶体管驱动。

2.根据权利要求1的运算放大器，其中在所述偏差抵销时间间隔中，所述第二输出晶体管的栅极由所述第一输入晶体管控制。

3.根据权利要求2的运算放大器，其中在所述运算放大器运行时间间隔内，所述第二输出晶体管假设为非工作状态，这样，所述输出端被所述第一输出晶体管驱动。

4.根据权利要求3的运算放大器，其中在所述运算放大器运行时间间隔内，第二输出晶体管的栅极和第一输出晶体管的栅极被隔离开，以及被连接到电源电平。

5.根据权利要求1的运算放大器，其中第一输出电流源晶体管被提供在第一输出晶体管的漏极与电源之间，和第二输出电流源晶体管被提供在第二输出晶体管的漏极与电源之间，以及其中第一输出晶体管与第一输出电流源晶体管之间在尺寸上的比值是与第二输出晶体管与第二输出电流源晶体管之间在尺寸上的比值被做得基本相等。

6.根据权利要求1的运算放大器，其中第一输出电流源晶体管被提供在第一输出晶体管的漏极与电源之间，和第二输出电流源晶体管被提供在第二输出晶体管的漏极与电源之间，还包括：

输出电流源控制电路，它以与所述第一和第二输出晶体管的导通状态相反的方向，控制所述第一和第二输出电流源晶体管的导通状态。

7.根据权利要求1的运算放大器，其中在偏差抵销时间间隔中，输入电压被加到所述第一和第二输入晶体管的栅极，所述偏差抵销电路存储相应于所述第一和第二输入晶体管的漏极电流的偏差值的漏极电流，以及在运算放大器运行时间间隔内，存储的漏极电流被提供到所述电流镜电路。

8.根据权利要求1的运算放大器，其中所述偏差抵销电路具有：与所述第一和第二输入晶体管并联连接的第一和第二偏差抵销晶体管；连接到所述第一和第二偏差抵销晶体管的公共源极的电流源；以及偏差抵销电容，与第一偏差抵销晶体管的栅极相连接，

其中在偏差抵销时间间隔中，输入电压被加到所述第一和第二输入晶体管的栅极，所述输入电压被加到所述第二偏差抵销晶体管的栅极，第一输出晶体管的漏极与所述第二偏差抵销晶体管的栅极相连接，以及所述偏差抵销电容被充电直至所述差分电路假设为稳态为止，这样，漏极电流根据第一和第二输入晶体管的漏极电流的偏差量被存储，以及

其中在所述运算放大器运行时间间隔内，所述第一输出晶体管的漏极与第一输入晶体管的栅极相连接，以及与和第一偏差抵销晶体管的栅极被隔离开，这样，所述存储的漏极电流从所述偏差抵销电路被提供到所述电流镜电路。

9.运算放大器，在输出端处产生等于输入电压的输出电压，它具有：

差分电路，它把输入电压与输出电压进行比较，以产生相应于其间的差值的输出；

第一和第二输出晶体管，它们由所述差分电路的输出被控制以驱动输出端；以及

偏差抵销电路，与所述差分电路相连接，用于存储差分电路的偏差量，

其中，在偏差抵销时间间隔内所述偏差量被所述偏差抵销电路存储，所述输出端被所述第二输出晶体管驱动，以及其中在所述偏差抵销时间间隔后的运算放大器运行时间间隔中，所述输出端被所述第一输出晶体管驱动。

10.根据权利要求9的运算放大器，其中在所述运算放大器运行时间间隔内，根据所述差分电路的输出对所述第二输出晶体管的控制运行被停止。

11.用于显示板的源极驱动器电路，具有：

如在权利要求1到11的任一项中规定的多个运算放大器，

其中所述用于显示板的源极驱动器电路借助于所述运算放大器驱动显示板中多条源极线。