KR20110139102A - 드라이브 회로, 드라이브 방법 및 디스플레이 소자 - Google Patents

드라이브 회로, 드라이브 방법 및 디스플레이 소자 Download PDF

Info

Publication number
KR20110139102A
KR20110139102A KR1020110056398A KR20110056398A KR20110139102A KR 20110139102 A KR20110139102 A KR 20110139102A KR 1020110056398 A KR1020110056398 A KR 1020110056398A KR 20110056398 A KR20110056398 A KR 20110056398A KR 20110139102 A KR20110139102 A KR 20110139102A
Authority
KR
South Korea
Prior art keywords
gray scale
voltage
data
circuit
output
Prior art date
Application number
KR1020110056398A
Other languages
English (en)
Inventor
후미오 토노무라
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20110139102A publication Critical patent/KR20110139102A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

그레이 스케일 데이터에 따라 포지티브 그레이 스케일 전압과 네가티브 그레이 스케일 전압을 선택하는 PDAC와 NDAC, 포지티브 Amp와 네가티브 Amp, 포지티브 Amp와 네가티브 Amp의 출력들을 인버팅하는 출력 선택 스위치, 스위칭 주기 동안 증폭 출력을 데이터 라인으로부터 차단하기 위한 스위칭 동작을 수행하는 출력 스위치, 스위칭 주기 동안 데이터 라인들을 숏-회로(short-circuit)화하는 충전 분배 스위치, 스위칭 주기 동안 디스플레이를 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압에 의존하지 않는 고정 전압에 증폭 입력을 세팅하는 데이터 선택 회로를 포함하는 드라이브 회로.

Description

드라이브 회로, 드라이브 방법 및 디스플레이 소자{a drive circuit and a driving method and a display device}
본 발명은 드라이브 회로, 드라이브 방법 및 디스플레이 소자 특히, 디스플레이 패널에 그레이 스케일 전압을 제공하는 드라이브 회로, 드라이브 방법 및 이를 이용한 디스플레이 소자에 관한 것이다.
본 출원은 일본 특허출원 2010-141567(2010. 6. 22 출원)을 우선권 주장한 출원으로 이한 본 명세서에 참고로 합체된다.
대형 액정 패널은 더블-스피드 프레임 드라이빙 또는 그와 유사한 것에 의해 고화질의 영상을 지지하기 위해 점차적으로 고 해상도(HD)를 향해 이동했다. 그러한 이유로, 액정 패널에 할당된 하나의 수평 표시 주기가 짧아진다. 다른 말로, 액정에 쓰는 주기가 짧아진다. 그러한 추세에서는 디스플레이 드라이버(드라이브 회로)를 위해서 높은 선회 속도가 요구된다. 더 나아가, 화상 품질 요구들은 더 엄중해지기 시작하고, 수평적 선이 없고 휘도 차이가 없는 디스플레이 드라이버가 요구된다.
심사되지 않은 일본 특허 공개 2007-052396호(이하에서 "특허문헌1"이라 칭함)에서 개시된 드라이브 회로의 예시가 이하에서 도 10 및 도 11에 서술된다.
도 10은 특허문헌 1의 도 4에 도시된 회로와 동일한 도면이다. 도 11은 도 10의 드라이브 회로의 파형의 동작을 나타낸다. 도 10에 도시된 바와 같이, 드라이브 회로(5)는 포지티브 DAC(이하에서 "PDAC"라 칭함)(11), 네가티브 DAC(이하에서 "NDAC"라 칭함)(12), 포지티브 Amp(13), 네가티브 Amp(14), 출력 선택 스위치(SW15), 출력 스위치(SW16) 및 충전 분배 스위치(SW17)를 포함한다.
나아가, 도 10 및 도 11에서, 타이밍 컨트롤러로부터 제공되는 극성 반전 신호는 POL로 나타나고, 데이터 출력 타이밍 신호는 STB로 나타난다. 도 10은 극성 반전 신호(POL)가 하이(H) 상태일 때의 출력 선택 스위치(15)와, 데이터 출력 타이밍 신호(STB)가 로우(L)인 상태에서 충전 분배 스위치(SW17)의 구성을 나타낸다. 데이터 출력 타이밍 신호(STB)는 수평 동기 신호(Hsync)에 동기를 이룬다. 극성 반전 신호(POL)이 하이(H)이고, 데이터 타이밍 신호(STB)가 하이(H)인 상태는 다음과 같다.
그레이 스케일 데이터 DP[5:0]과 그레이 스케일 데이터 DN[5:0]에 대응되는 그레이 스케일 전압(VP0에서 VP63과 VN0에서 VN63)들은 PDAC(11)과 NDAC(12)에 의해 각각 선택된다. 그러면, PDAC(11)과 NDAC(12)에 의해 선택된 그레이 스케일 전압(VP0에서 VP63과 VN0에서 VN63)들이 포지티브 Amp(13)와 네가티브 Amp(14)에 각각 입력된다. 극성 반전 신호(POL)가 하이(H)일 때, 출력 선택 스위치(SW15)에 의해 포지티브 Amp(13)의 출력은 짝수번호 출력 Sn 측에 연결되고, 네가티브 Amp(14)의 출력은 홀수 번째 출력 Sn+1 측에 연결된다. 더 나아가, 데이터 출력 타이밍 신호(STB)가 하이(H)일 때, 출력 스위치(SW16)는 오프(OFF) 상태이고, 충전 분배 스위치(SW17)는 온(ON) 상태이고, 그에 따라 충전 분배 주기가 발생한다. 이러한 상태에서, 포지티브 Amp(13)와 네가티브 Amp(14)의 출력들은 PDAC(11)과 NDAC(12)에 의해 선택되어 제공된 그레이 스케일 전압으로 변경한다.
반대로, 짝수 번째 출력(Sn)과 홀수 번째 출력(Sn+1)은 숏-회로이며 둘 다 공통 라인(6)에 연결된다. 그러므로 짝수 번째 출력(Sn)과 홀수 번째 출력(Sn+1)은 충전 분배 전압(전원 공급 전압 VDD2의 1/2)이 된다. 이때의 전압은 도 11에 주기 1(period 1)로 표시된다. 특히, 포지티브 Amp(13)의 출력과 짝수 번째 출력(Sn)의 전압 사이에 차이가 발생하고, 네가티브 Amp(14)의 출력과 홀수 번째 출력(Sn+1)의 전압 사이에 차이가 발생한다.
다음으로, 극성 반전 신호(POL)이 하이(H)이고 데이터 출력 타이밍 신호(STB)가 로우(L)인 상태로 변경된 이후의 시간은 다음과 같다. 출력 스위치(SW16)는 온(ON), 충전 분배 스위치(SW17)는 오프(OFF)가 된다. 그래서, 포지티브 Amp(13)는 짝수 번째 출력(Sn)에, 네가티브 Amp(14)는 홀수 번째 출력(Sn+1)에 각각 출력 스위치(SW16)를 거쳐 연결된다. 그리하여 짝수 번째 출력(Sn)의 부하는 포지티브 Amp(13)에 의해 빠르게 충전된다. 그러면, 짝수 번째 출력(Sn)의 전압은 포지티브 Amp(13)의 출력 전압까지 올라간다. 마찬가지로 홀수 번째 출력(Sn+1)의 전압은 네가티브 Amp(14)에 의해 빨리 방전된다. 그러면, 홀수 번째 출력(Sn+1)의 전압은 네가티브 Amp(14)의 출력 전압까지 내려간다. 이때의 상태는 도 11의 주기 2(period 2)에서 나타난다.
다른 구동 회로는 이하에서 도 12 및 도 13에 기술된다. 도 12는 특허문헌 1의 도 1에 도시된 회로와 동등한 시각에서 바라본 도면이다. 도 13은 도 12의 구동회로의 동작 파형을 나타낸다. 도 12에 도시된 바와 같이, 구동 회로(5)는 포지티브 DAC(이하에서 'PDAC' 라 칭함)(21), 네가티브 DAC(이하에서 'NDAC'라 칭함)(22), 짝수 번째 Amp(23), 홀수 번째 Amp(24), 증폭기 입력 선택 스위치(SW25), 출력 스위치(SW26), 및 충전 분배 스위치(SW27)를 포함한다.
극성 반전 신호(POL)이 하이(H)이고 데이터 출력 타이밍 신호(STB)가 하이(H)인 상태는 다음과 같다. 그레이 스케일 데이터 DP[5:0]과 그레이 스케일 데이터 DN[5:0]에 상응되는 그레이 스케일 전압(VP0에서 VP63까지와 VN0에서 VN63까지)들은 PDAC(21)과 NDAC(22)에 의해 각각 선택된다. 극성 반전 신호(POL)이 하이(H)일 때, PDAC(21)의 출력은 짝수 번째 Amp(23)에 입력되고, NDAC(24)의 출력은 홀수 번째 Amp(24)에 입력된다. 이 상태에서, 짝수 번째 Amp(23)과 홀수 번째 Amp(24)의 출력은 PDAC(21)과 NDAC(22)에 의해 선택되어 주어진 그레이 스케일 전압으로 변경한다.
반대로, 짝수 번째 출력(Sn)과 홀수 번째 출력(Sn+1)은 숏-회로이며 둘 다 공통 라인(6)에 연결된다. 짝수 번째 출력(Sn)과 홀수 번째 출력(Sn+1)은 충전 분배전압(전원 공급 전압 VDD2의 1/2)이 된다. 이때의 상태는 도 13에 주기 1(period 1)로 표시된다. 특히, 짝수번째 Amp(23)의 출력과 짝수 번째 출력(Sn)의 전압 사이에 차이가 발생하고, 홀수번째 Amp(24)의 출력과 홀수 번째 출력(Sn+1)의 전압 사이에 차이가 발생한다.
다음으로, 극성 반전 신호(POL)이 하이(H)이고 데이터 출력 타이밍 신호(STB)가 로우(L)인 상태로 변경된 이후의 시간은 다음과 같다. 출력 스위치(SW16)는 온(ON), 충전 분배 스위치(SW17)는 오프(OFF)가 된다. 그래서, 짝수번째 Amp(23)의 출력은 짝수 번째 출력(Sn)에, 홀수번째 Amp(14)의 출력은 홀수 번째 출력(Sn+1)에 각각 출력 스위치(SW26)를 거쳐 연결된다. 그리하여 짝수 번째 출력(Sn)의 전압은 짝수번째 Amp(13)의 출력 전압에 이르도록 오른다. 마찬가지로 홀수 번째 출력(Sn+1)의 전압은 홀수번째 Amp(24)의 출력 전압까지 내려간다. 이때의 상태는 도 13의 주기 2(period 2)에서 나타난다.
위에서 언급한 바와 같이, 특허문헌1의 드라이브 방법에 따르면, 충전 분배 구간(도 11과 도 13의 period 1) 동안 드라이브 회로(5)의 출력 전압과 증폭기의 출력 전압 사이의 차이가 발생한다. 전압 차이, 부하로 또는 부하로부터의 빠른 충전/방전으로 인해, 충전 분배 구간의 끝에서 이루어진다. 따라서, 도 14에서 보는 바와 같은 빠른 전류가 흐른다. 이는 전원 공급 전압 VDD2와 VSS2 또는 액정 패널 1의 카운터 전극 전압 VCOM의 큰 변동을 일으키는데, 이것은 디스플레이 품질의 저하에 이르게 한다.
본 발명의 제 1 측면은 디스플레이 패널에 포함되는 다수의 데이터 라인들에 그레이 스케일 전압을 제공하는 드라이브 회로이다. 드라이브 회로는 그레이 스케일 데이터에 따라 포지티브 그레이 스케일 전압을 선택하는 포지티브 디지털 아날로그 컨버터(이하에서 "DAC"라 함) 회로; 그레이 스케일 데이터에 따라 네가티브 그레이 스케일 전압을 선택하는 네가티브 DAC 회로; 각 포지티브 DAC 회로와 네가티브 DAC 회로에 연결되는 증폭 회로; 제 1 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 2 데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 1 동작과, 제 2 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 1데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 2 동작 사이를 스위칭하는 네가티브-포지티브 인버터 회로; 제 1 동작과 제 2 동작의 스위칭 주기 동안 데이터 라인들로부터 증폭 회로의 증폭 출력을 차단하는 증폭 출력 차단 회로; 스위칭 주기 동안 제 2 데이터 라인 그룹의 데이터 라인과 제 1 데이터 라인 그룹의 데이터 라인을 숏-회로(short-circuit)화하는 충전 분배 회로; 스위칭 주기 동안 디스플레이하기 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압에 의존하지 않는 고정 전압에 증폭 회로의 입력을 세팅하는 증폭 입력 스위치 회로를 포함하여 이루어진다.
본 발명의 제 2 측면은 디스플레이 패널에 포함되는 다수의 데이터 라인들에 그레이 스케일 전압을 제공하는 드라이브 방법이다. 드라이브 방법은 제 1 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 2 데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 1 동작과, 제 2 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 1데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 2 동작을 다른 방법으로 수행하는 과정; 제 1 동작과 제 2 동작의 스위칭 주기 동안 데이터 라인들로부터 데이터 라인들로 포지티브 그레이 스케일 전압과 네가티브 그레이 스케일 전압을 공급하는 증폭 회로의 증폭 출력을 차단하는 스위칭 동작을 만드는 과정; 스위칭 주기 동안 제 2 데이터 라인 그룹의 데이터 라인과 제 1 데이터 라인 그룹의 데이터 라인을 숏-회로(short-circuit)화하는 과정; 데이터 라인들에 포지티브 그레이 스케일 전압과 네가티브 그레이 스케일 전압을 제공하는 증폭 회로의 입력을, 스위칭 주기 동안 디스플레이하기 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압에 의존하지 않는 고정 전압에 세팅하는 과정을 포함하여 이루어진다.
위에서 설명한 본 발명의 관점들에 따라 높은 디스플레이 품질을 제공할 수 있는 디스플레이 장치의 드라이브 회로 및 드라이브 방법을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 드라이브 회로의 동작 파형을 나타내는 타이밍 챠트이다.
도 2는 본 발명의 제 1 실시예에 따른 드라이브 회로의 구성을 나타낸 회로도이다.
도 3은 본 발명의 제 1 실시예에 따른 드라이브 회로의 동작 파형을 나타내는 타이밍 챠트이다.
도 4는 본 발명의 제 1 실시예에 따른 드라이브 회로의 전원 공급 전압과 전원 공급 전류의 파형을 나타내는 타이밍 챠트이다.
도 5는 본 발명의 제 2 실시예에 따른 드라이브 회로의 구성을 나타낸 회로도이다.
도 6은 본 발명의 제 2 실시예에 따른 드라이브 회로의 동작 파형을 나타내는 타이밍 챠트이다.
도 7은 본 발명의 제 3 실시예에 따른 드라이브 회로의 구성을 나타낸 회로도이다.
도 8는 본 발명의 제 4 실시예에 따른 드라이브 회로의 구성을 나타낸 회로도이다.
도 9는 본 발명의 제 5 실시예에 따른 드라이브 회로의 동작 파형을 나타내는 타이밍 챠트이다.
도 10은 특허문헌 1에 개시된 드라이브 회로의 구성을 나타낸 회로도이다.
도 11은 특허문헌 1에 개시된 드라이브 회로의 동작 파형을 나타낸 타이밍 챠트이다.
도 12는 특허문헌 1에 개시된 드라이브 회로의 다른 구성을 나타낸 회로도이다.
도 13은 특허문헌 1에 개시된 다른 드라이브 회로의 동작 파형을 나타낸 타이밍 챠트이다.
도 14는 특허문헌 1에 개시된 드라이브 회로의 전원 공급 전압의 파형을 나타내는 타이밍 챠트이다.
본 발명의 실시 예는 이하의 도면을 참조로 설명된다. 그러나, 본 발명은 이하의 실시 예에 국한되는 것은 아니다. 더욱이, 이하의 설명과 첨부된 도면들은 설명을 명확히 하기 위해 적절히 생략되거나 단순화된다.
본 발명의 실시 예에 따른 드라이브 회로는 포지티브 DAC 회로, 네가티브 DAC 회로, 증폭 회로, 네가티브-포지티브 인버터 회로, 증폭 출력 차단 회로, 충전 분배 회로, 증폭 입력 스위치 회로를 포함한다.
포지티브 DAC 회로는 그레이 스케일 데이터에 따라 포지티브 그레이 스케일 전압을 선택한다. 네가티브 DAC 회로는 그레이 스케일 데이터에 따라 네가티브 그레이 스케일 전압을 선택한다. 증폭 회로는 포지티브 DAC 회로 및 네가티브 DAC 회로에 각각 연결된다.
네가티브-포지티브 인버터 회로는 제 1 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 2 데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 1 동작과, 제 2 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 1데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 2 동작 사이를 스위칭한다.
증폭 출력 차단 회로는 제 1 동작과 제 2 동작의 스위칭 주기 동안 차단되는 데이터 라인들과 증폭 회로로부터 증폭 출력하는 방법과 같은 스위칭을 수행한다.
충전 분배 회로는 스위칭 주기 동안 제 2 데이터 라인 그룹의 데이터 라인과 제 1 데이터 라인 그룹의 데이터 라인을 숏-회로(short-circuit)화하고, 그들을 스위칭 주기 동안 공통 라인에 연결하여 충전 회복한다. 상태적으로 다르게, 두 데이터 라인들에서의 충전은 분배된다. 증폭 입력 스위치 회로는 스위칭 주기 동안 디스플레이하기 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압에 의존하지 않는 고정 전압에 증폭 회로의 입력을 세팅한다. 고정 전압은 다음 디스플레이를 위한 디스플레이 그레이 스케일 데이터에 상응되는 그레이 스케일 전압 의존하지 않는 전압이다. 고정 전압은 바람직하게 전체 그레이 스케일 전압 범위에 포함되기보다는 충전 분배 전압에 가까운 그레이 스케일 전압 또는 충전 분배 전압이다. 나아가, 고정 전압은 전체 그레이 스케일 전압 범위 내에서 MSB 또는 LSB에 상응하는 그레이 스케일 전압에 고정된다.
충전 분배 회로의 타입과 방법들은 많이 알려져 있다. 이 실시 예에서는, 충전 분배 회로는 제 1 데이터 라인 그룹의 데이터 라인과 제 2 데이터 라인 그룹의 데이터 라인을 숏-회로(short-cuircuit)화하고 그들 데이터 라인들을 특허 문헌 1에서와 같이 공통 라인에 연결한다. 하지만, 포지티브 값에 충전된 데이터 라인과 네가티브 값에 충전된 데이터 라인을 숏-회로(short-circuit)화하는 회로라면 어떠한 타입이나 방법에 따른 충전 분배 회로로도 동일한 이득이 얻어질 수 있다는 것은 명백하다.
전원 공급 전압과 카운터 전극 전압 VCOM의 변동을 줄이고 급격 전류를 억제하는 것이 가능하다. 디스플레이 품질의 퇴화를 줄일 수 있다. 특히, 실시 예에 따른 드라이브 방법에서, 증폭 입력은 충전 분배 동안 고정 전압에 세팅된다. 고정 전압은 바람직하게 충전 분배 전압에 가까운 전압 또는 충전 분배 전압(VDD2/2)이다. 위의 구성에서, 도 1에 나타나는 동작 파형이 얻어질 수 있다. 충전 분배 주기(period 1)에서, 포지티브 Amp 출력은 짝수 번째 출력 Sn에 가깝고, 네가티브 Amp 출력은 홀수 번째 출력 Sn+1에 가깝다. 충전 분배 구간의 끝(period 1에서 period 2로의 전이 시점)에 카운터 전극 전압 VCOM과 전원 공급 전압의 변동을 억제할 수 있다. 도 1에서, STB는 데이터 출력 타이밍 신호를 나타내고, POL은 극성 전환 신호를 나타낸다. 데이터 출력 타이밍 신호(STB)는 수평 동기 신호(Hsync)와 동기를 이룬다.
제 1 실시 예
본 발명의 제 1 실시 예에 따른 드라이브 회로는 이하에서 도 2를 참조하여 설명된다. 실시에 따른 드라이브 회로(5)는 디스플레이 패널인 액정 패널(1)에 그레이 스케일 전압을 공급하는 회로이다. 액정 패널(1)은 다수의 데이터 라인들을 제공된다. 도 2에서, 다수의 데이터 라인들은 두 개의 데이터 라인 2와 3과 같이 단순한 방법으로 표시된다. 이 예에서, 데이터 라인 2와 데이터 라인 3은 서로 인접한다. 데이터 라인 2는 짝수 번째 데이터 라인 그룹에 포함된 데이터 라인이다. 데이터 라인 3은 홀수 번째 데이터 라인 그룹에 포함된 데이터 라인이다. 이하의 설명에서, 드라이브 회로(5)의 출력 터미널 중에서, 짝수 번째 출력은 Sn으로 표시되는 데이터 라인 2에 연결되고, 홀수 번째 출력은 Sn+1로 표시되는 데이터 라인 3에 연결된다. 따라서, 데이터 라인 2는 부하를 통해 짝수 번째 출력 Sn에 연결되고, 데이터 라인 3은 부하를 통해 홀수 번째 출력 Sn+1에 연결된다.
드라이브 회로(5)는 예를 들어 각 컬럼에 관하여 액정 패널(1)의 반전 드라이빙을 수행한다. 이는 액정 디스플레이 장치의 수명을 연장하고 액정 픽셀의 소화를 방지할 수 있다. 예를 들어, 단순한 도트 변환의 특정 프레임에서, 포지티브 그레이 스케일 전압은 짝수 번째 출력 Sn에 공급되고, 네가티브 그레이 스케일 전압은 짝수 번째 라인의 홀수 번째 출력 전압 Sn+1에 공급된다. 반대로, 네가티브 그레이 스케일 전압은 짝수 번째 출력 Sn에 공급되고, 포지티브 그레이 스케일 전압은 홀수 번째 라인의 홀수 번째 출력 Sn+1에 공급된다. 다음 프레임에서, 동일한 픽셀의 극성이 반전된다. 그리고, 그레이 스케일 전압에 따라, 액정 패널의 액정이 활성화되고 원하는 영상이 표시된다.
도 2에서, 타이밍 컨트롤러로부터 제공되는 극성 반전 신호와 데이터 출력 타이밍 신호는 바람직하게 POL가 STB로 표시된다. 극성 반전 신호 POL에 따라, 반전 드라이빙의 각 라인의 극성이 결정된다. 예를 들어, 극성 반전 신호 POL이 하이(H)일 때, 짝수 번째 출력 Sn은 포지티브 극성을 갖고, 홀수 번째 출력 Sn+1은 네가티브 극성을 갖는다. 반대로, 극성 반전 신호 POL이 로우(L)일 때, 짝수번째 출력 Sn은 네가티브 극성을 갖고, 홀수 번째 출력 Sn+1은 포지티브 극성을 갖는다. 더 나아가, 데이터 출력 타이밍 신호 STB에 따라, 충전 분배가 수행된다. 하나의 수평 주기에, 데이터 출력 타이밍 신호 STB이 하이(H)일 때 충전 분배 주기가 발생하고, 주어진 그레이 스케일 전압인 데이터 신호(드라이브 전압)의 출력 주기는 데이터 출력 타이밍 신호 STB가 로우(L)일 때 발생한다. 데이터 출력 타이밍 신호 STB가 생성되어 수평 동기 신호 HSync에 동기되어 타이밍 컨트롤러에 의해 드라이버에 공급된다.
드라이브 회로(5)는 포지티브 DAC(이하에서 "PDAC"로 칭한다)(41), 네가티브 DAC(이하에서 "NDAC"로 칭한다)(42), 포지티브 Amp(증폭기)(43), 네가티브 Amp(증폭기)(44), 네가티브-포지티브 인버터 회로(출력 선택 스위치 SW45), 증폭 출력 차단 회로(출력 스위치 SW46), 충전 분배 회로(충전 분배 스위치 SW47), 포지티브 극성과 네가티브 극성(데이터 선택 회로 SEL48과 데이터 선택 스위치 SEL49) 각각을 위한 증폭 입력 스위치 회로들을 포함한다. 드라이브 회로(5)는 도 10에 도시된 회로의 구성에 데이터 선택 회로 SEL48과 데이터 선택 회로 SEL49가 추가된 구성이다.
그레이 스케일 데이터 DP[5:0]과 충전 분배 그레이 스케일 데이터 DPcs[5:0]가 예를 들어, 타이밍 컨트롤러로부터 데이터 선택 회로 SEL48에 입력된다. 그레이 스케일 데이터 DP[5:0]과 충전 분배 그레이 스케일 데이터 DPcs[5:0]는 6-비트 디지털 데이터이다. 그레이 스케일 데이터 DP는 원하는 이미지를 표시하는 그레이 스케일 데이터이다. 포지티브 충전 분배 그레이 스케일 데이터 DPcs[5:0]은 충전 분배 전압에 가장 가까운 전압이 되는 포지티브 데이터이다. 더 나아가, 데이터 출력 타이밍 신호 STB는 데이터 선택 회로 SEL48에 입력된다. 데이터 선택 회로 SEL48는 데이터 출력 타이밍 신호 STB에 따라 출력하기 위해 데이터를 스위칭한다. 예를 들어, 데이터 출력 타이밍 신호 STB가 하이(H)일 때, 데이터 선택 회로 SEL48은 PDAC(41)로 충전 분배 그레이 스케일 데이터 DPcs[5:0]를 출력한다. 데이터 출력 타이밍 신호 STB가 로우(L)일 때, 데이터 선택 회로 SEL48은 PDAC(41)로 그레이 스케일 데이터 DP[5:0]를 출력한다.
마찬가지로, 그레이 스케일 데이터 DN[5:0]과 충전 분배 그레이 스케일 데이터 DNcs[5:0]은 데이터 선택 회로 SEL49에 입력된다. 그레이 스케일 데이터 DN[5:0]과 충전 분배 그레이 스케일 데이터 DNcs[5:0]는 6-비트 디지털 데이터이다. 그레이 스케일 데이터 DN는 원하는 이미지를 표시하는 그레이 스케일 데이터이다. 네가티브 충전 분배 그레이 스케일 데이터 DNcs[5:0]은 충전 분배 전압에 가장 가까운 전압이 되는 네가티브 데이터이다. 더 나아가, 데이터 출력 타이밍 신호 STB는 데이터 선택 회로 SEL49에 입력된다. 데이터 선택 회로 SEL49는 데이터 출력 타이밍 신호 STB에 따라 출력하기 위해 데이터를 스위칭한다. 예를 들어, 데이터 출력 타이밍 신호 STB가 하이(H)일 때, 데이터 선택 회로 SEL49은 NDAC(42)로 충전 분배 그레이 스케일 데이터 DNcs[5:0]를 출력한다. 데이터 출력 타이밍 신호 STB가 로우(L)일 때, 데이터 선택 회로 SEL49은 NDAC(41)로 그레이 스케일 데이터 DN[5:0]를 출력한다.
일반적으로 화이트(예를 들어 VA 또는 STN) 모드 액정 패널1에서, 가장 중요한 비트(MSB) 데이터는 포지티브 충전 분배 그레이 스케일 데이터 DPcs[5:0]와 네가티브 충전 분배 그레이 스케일 데이터 DNcs[5:0]로 사용된다. 더 나아가, 블랙(예를 들어, IPS) 모드 액정 패널1에서, 최소 중요 비트(LSB) 데이터는 포지티브 충전 분배 그레이 스케일 데이터 DPcs[5:0]와 네가티브 충전 분배 그레이 스케일 데이터 DNcs[5:0]로 사용된다. 6-비트 드라이빙의 경우에, MSB=111111이고 LSB=000000이다. MSB 또는 LSB의 사용은 그레이 스케일 전압 범위 내에 충전 분배 전압(VDD의 1/2)에 가장 가까운 그레이 스케일 전압의 선택을 가능하게 한다. 충전 분배 전압이 포지티브 그레이 스케일 전압 범위와 네가티브 그레이 스케일 전압 범위의 사이에 있을 때, 충전 분배 그레이 스케일 데이터는 MSB 또는 LSB에 세팅된다. 더 나아가, 포지티브 그레이 스케일 전압 범위와 네가티브 그레이 스케일 전압 범위가 부분적으로 중첩될 때, 충전 분배 그레이 스케일 데이터는 중첩되는 범위 내의 데이터에 세팅된다.
포지티브 그레이 스케일 전압들 VP0에서 VP63들은 PDAC 41에 입력된다. PDAC41는 데이터 선택 회로 SEL48로부터 데이터 입력에 따라 독단적인 그레이 스케일 전압을 선택한다. 특히, 그레이 스케일 데이터 DP[5:0]에 따라 선택되는 하나의 그레이 스케일 전압 VP은 디스플레이를 형성하기 위한 데이터 신호가 된다. 마찬가지로, 네가티브 그레이 스케일 전압들 VN0에서 VN63은 NDAC 42에 입력된다. NDAC42는 데이터 선택 회로 SEL49로부터 데이터 입력에 따라 독단적인 그레이 스케일 전압을 선택한다. 특히, 그레이 스케일 데이터 DP[5:0]에 따라 선택되는 하나의 그레이 스케일 전압 VN은 디스플레이를 형성하기 위한 데이터 신호가 된다.
PDAC41로부터 출력되는 그레이 스케일 전압은 포지티브 Amp43에 입력된다. NDAC42로부터 출력되는 그레이 스케일 전압은 네가티브 Amp44에 입력된다. 포지티브 Amp43과 네가티브 Amp44는 입력 그레이 스케일 전압들과 출력 결과의 임피던스 변환을 수행한다. 포지티브 잠재성(potential)을 갖는 데이터 신호는 포지티브 Amp43로부터 출력되고, 네가티브 잠재성을 갖는 데이터 신호는 네가티브 Amp44로부터 출력된다. 데이터 라인들 2와 3은 데이터 신호들에 의해 구동된다. 이 실시 예에서는 포지티브 Amp43과 네가티브 Amp44는 전원 공급 전압 VDD2와 함께 동작하는 증폭회로들이다.
포지티브 Amp43과 네가티브 Amp44의 출력들은 출력 선택 스위치 SW45에 연결된다. 출력 선택 스위치 SW45는 다수의 스위치들을 포함하는 회로이고, 그것은 극성 반전 신호 POL에 따라 증폭기 출력의 선택을 스위칭한다. 특히, 극성 반전 신호 POL이 하이(H)일 때, 출력 선택 스위치 SW45은 짝수 번째 출력 Sn에 포지티브 Amp43의 출력을 연결하고, 홀수 번째 출력 Sn+1에 네가티브 Amp44의 출력을 연결한다. 반대로, 극성 반전 신호 POL이 로우(L)일 때, 출력 선택 스위치 SW45의 출력은 네가티브 Amp44의 출력은 짝수 번째 출력 Sn에 연결하고, 홀수 번째 출력 Sn+1에 포지티브 Amp43의 출력을 연결한다.
출력 스위치 SW46은 출력 선택 스위치 SW45의 출력 측에 위치한다. 출력 스위치 SW46은 다수의 스위치들을 포함하는 회로이고 그것은 데이터 출력 타이밍 신호 STB에 따라 증폭기 출력과 데이터 라인의 연결과 차단 사이를 스위칭한다. 예를 들어, 데이터 출력 타이밍 신호 STB가 하이(H)일 때, 다수의 스위치들은 오프(OFF)이다. 출력 선택 스위치 SW45는 짝수 번째 출력 Sn과 홀수 번째 출력 Sn+1로부터 차단된다. 반대로, 데이터 출력 타이밍 신호 STB가 로우(L)일 때, 다수의 스위치들은 온(ON)이다. 출력 선택 스위치 SW45는 짝수 번째 출력 Sn과 홀수 번째 출력 Sn+1은 출력 스위치 SW46를 통해 연결된다.
충전 분배 스위치 SW47는 출력 스위치 SW46의 출력 측에 연결된다. 충전 분배 스위치 SW47은 다수의 스위치들을 포함하는 회로이고, 데이터 출력 타이밍 신호 STB에 따라 충전 분배를 수행한다. 충전 분배는, 예를 들어, 특정 수평 주기 내에서, 데이터 라인의 포지티브 충전과 다른 데이터 라인에 축적된 네가티브 충전을 숏-회로(short-circuit)화하기 위해 액정 패널(1)의 부하에 연결된 특정 데이터 라인의 극성 전에 포지티브에서 네가티브로 변화되기 전에 수행된다. 이는 전원 공급기로부터 전원의 사용없이 각 데이터 라인들이 기대값으로서의 Vcom 근처 전압까지 예비-충전되는 것을 가능하게 한다. 전원 절약이 이루어질 수 있다.
특히, 데이터 출력 타이밍 신호 STB가 하이(H)일 때, 충전 분배 스위치 SW47의 스위칭은 짝수 번째 출력 Sn과 홀수 번째 출력 Sn+1을 숏-회로(short-circuit)하기 위해 ON으로 변하고, 짝수 번째 출력 Sn과 홀수 번째 출력 Sn+1을 공통 라인(6)에 연결한다. 짝수 번째 출력 Sn과 홀수 번째 출력 Sn+1은 충전 분배 전압(기대 값으로서 전원 공급 전압 VDD2의 1/2임)이 되고, 충전 분배가 형성된다. 충전 분배 전압은 상수값 전압이며, 카운터 전극 전압 VCOM과 다르거나 같게 된다.
반대로, 데이터 출력 타이밍 신호 STB가 로우(L)가 될 때, 충전 분배 스위치 SW47의 스위치들은 짝수 번째 출력 Sn과 홀수 번째 출력 Sn+1이 공통 라인(6)으로부터 떨어지도록 오프(OFF)된다. 출력 스위치 SW46가 온(ON)이 되기 때문에, 증폭 출력들은 출력 선택 스위치 SW45와 출력 스위치 SW46를 통해 짝수 번째 출력 Sn과 홀수 번째 출력 Sn+1에 연결된다. 그레이 스케일 전압들인 데이터 신호들은 데이터 라인들 2와 3에 공급된다.
다음으로, 도 2의 드라이브 회로(5)의 동작이 도 3을 참조로 설명된다. 도 3은 드라이브 회로(5)의 동작 파형을 나타내는 타이밍 챠트이다. 펄스 신호인 데이터 출력 타이밍 신호 STB의 라이징 에지(rising edge)로부터 데이터 출력 타이밍 신호 STB의 다음 라이징 에지로의 주기는 하나의 수평 주기이다. 한 데이터 출력 타이밍 신호 STB의 라이징 에지로부터 폴링 에지(falling edge)의 주기는 충전 분배 동작 주기이다. 충전 분배 주기(도 3의 period 1)는 수평 주기의 스위칭 후에 즉시 하나의 수평 주기의 시작에 위치한다.
극성 반전 신호 POL이 하이(H)이고 데이터 출력 타이밍 신호 STB가 하이(H)인 경우는 다음과 같다. 데이터 선택 회로 SEL48은 충전 분배 그레이 스케일 데이터 DPcs를 선택하고 그것을 PDAC41로 출력한다. PDAC41는 충전 분배 그레이 스케일 데이터 DPcs에 상응하는 그레이 스케일 전압을 출력한다. 반대로, 데이터 선택 회로 SEL49은 충전 분배 그레이 스케일 데이터 DNcs를 선택하고 그것을 NDAC42로 출력한다. NDAC42는 충전 분배 그레이 스케일 데이터 DNcs에 상응하는 그레이 스케일 전압을 출력한다. 충전 분배 그레이 스케일 데이터 DPcs, DNcs는 각 극성의 전체 그레이 스케일 전압 범위 내의 충전 분배 전압에 가장 근접하는 전압에 상응하는 그레이 스케일 전압이다. 예를 들어, 일반적인 화이트 모드 액정 패널(1)에서, MSB에 상응하는 그레이 스케일 전압 VP63이 PDAC41로부터 출력되고, MSB에 상응하는 그레이 스케일 전압 VN63이 NDAC42로부터 출력된다. 따라서, 각 극성들의 충전 분배 전압에 가장 근접한 전압들은 PDAC41과 NDAC42로부터 출력된다.
극성 반전 신호 POL이 하이(H)일 때, 출력 선택 스위치 SW45는 포지티브 Amp43의 출력을 짝수 번째 출력 Sn 쪽에 연결하고, 네가티브 Amp44의 출력을 홀수 번째 출력 Sn+1 쪽에 연결한다. 더 나아가, 데이터 출력 타이밍 신호 STB가 하이(H)일 때, 충전 분배 주기이기 때문에, 출력 스위치 SW46의 스위치들은 오프(OFF)이고, 충전 분배 스위치 SW47의 스위치들은 온(ON)이다. 이때, 포지티브 Amp43의 출력과 네가티브 Amp44의 출력은 각각 충전 분배 전압에 가장 근접한 그레이 스케일 전압으로 변경한다.
반대로, 짝수 번째 출력 Sn과 홀수 번째 출력 Sn+1이 숏-회로(short-circuit)되었기 때문에 둘 다 공통 라인(6)에 연결되고, 충전 분배 전압(VDD2의 1/2)이 된다. 이 상태에서, period 1에 보는 바와 같이, 포지티브 Amp43의 출력과 짝수 번째 출력 Sn의 전압은 대체로 동일하고, 네가티브 Amp44의 출력과 홀수 번째 출력 Sn+1의 전압은 대체로 동일하다.
다음으로, 극성 반전 신호 POL이 하이(H)이고 데이터 출력 타이밍 신호 STB가 로우(L)인 경우에, 데이터 출력 타이밍 신호 STB가 떨어지고 period 1에서 period 2로의 이전이 다음과 같이 발생한다. 이때, 출력 스위치 SW46의 스위치들은 온(ON)이고, 충전 분배 스위치 SW47의 스위치들은 오프(OFF)이다. 따라서, 포지티브 Amp43의 출력은 짝수 번째 출력 Sn에 연결되고, 네가티브 Amp44의 출력은 출력 스위치 SW46을 통해 홀수 번째 출력 Sn+1에 연결된다. 출력 선택 스위치 SW45의 상태는 period 1로부터 변경하지 않는다.
데이터 출력 타이밍 신호 STB가 로우(L)로 바뀌기 때문에, 데이터 선택 회로 SEL48는 디스플레이를 위해 그레이 스케일 데이터 DP[5:0]을 선택하여 출력한다. PDAC41는 주어진 그레이 스케일 데이터 DP[5:0]에 상응하도록 포지티브 Amp43으로 그레이 스케일 전압(VP0에서 VP63)을 출력한다. 짝수 번째 출력 Sn은 포지티브 Amp43의 출력 전압 내의 변화에 따라 디스플레이 그레이 스케일 데이터 DP[5:0]에 상응하는 그레이 스케일 전압까지 오른다. 이와 같이, 데이터 선택 회로 SEL49는 디스플레이를 위해 그레이 스케일 데이터 DP[5:0]을 선택하여 출력한다. NDAC42는 주어진 그레이 스케일 데이터 DP[5:0]에 상응하도록 네가티브 Amp44으로 그레이 스케일 전압(VP0에서 VP63)을 출력한다. 홀수 번째 출력 Sn+1은 네가티브 Amp44의 출력 전압 내의 변화에 따라 디스플레이 그레이 스케일 데이터 DN[5:0]에 상응하는 그레이 스케일 전압까지 내려간다. 이때의 상태는 period 2에 나타난다.
위에서 언급한 바와 같이, 이 실시 예에서, 증폭 출력은 충전 분배 주기의 끝에서 충전 분배 전압에 가까운 전압까지 변화한다. 그러므로, 증폭 출력과 드라이브 회로(5)의 출력 전압은 동일한 기본적으로 전압 레벨을 갖는다. 따라서, 충전 분배 주기의 끝에서 드라이브 회로(5)의 출력 전압과 증폭 출력 전압 사이의 큰 차이가 발생되지 않는다. 증폭 출력 전압 안에서 오름과 내림과 함께 점진적 형태로 부하가 충전된다. 결과적으로, 급격한 전류는 도 4에 보이는 바와 같이 억제되고, 전원 공급 전압과 액정 패널의 카운터 전극 전압 VCOM의 변동이 감소될 수 있다. 디스플레이 품질의 저하를 억제하고 높은 디스플레이 품질을 갖는 디스플레이 장치를 제공할 수 있다.
충전 분배 그레이 스케일 데이터 DPcs, DNcs는 위에서 기재한 바와 같이 MSB와 LSB에 고정되지만, 다른 값이 사용될 수 있다. 다르게 언급된 바와 같이, 증폭 출력은 충전 분배 그레이 스케일 데이터 DPcs, DNcs로 사용될 수 있는 충전 분배 전압에 가까운 고정 전압이 된다. 특히, 일반적으로 화이트 모드 액정 패널 1의 경우, 높은 오더 비트가 MSB와 같기만 하면 어떠한 데이터도 사용될 수 있다. 예를 들어, 6-비트 그레이 스케일 데이터의 경우, 높은 오더 4비트가 "1111"일 때, 낮은 오더 2비트의 값은 특별히 한정되지 않는다. 그래서, 그레이 스케일 전압 범위 내의 전압보다 충전 분배 전압에 가까운 전압이 공급될 수 있다. 더 나아가, 일반적으로 블랙 모드 액정 패널 1의 경우, 높은 오더 비트가 LSB와 같기만 하면 어떠한 데이터도 사용될 수 있다. 예를 들어, 6-비트 그레이 스케일 데이터의 경우, 높은 오더 4비트가 "0000"일 때, 낮은 오더의 2비트의 값은 특별히 한정되지 않는다. MSB 또는 LSB와 같은 값으로 세팅된 높은 오더의 비트의 값은 4비트에 한정되지 않는다. 더 나아가, 고정 전압은 디스플레이를 위해 그레이 스케일 데이터 DP[5:0] 또는 DN[5:0]에 상응하는 그레이 스케일 전압에 의존하지 않는 전압이다. 그것은 다수의 충전 분배 주기들을 넘는 상수이다. 그러므로, 고정 전압은 다음 라인과 프레임의 충전 분배 전압 내에서 고정 전압과 같은 값이다. 고정 전압은 그레이 스케일 데이터 DP[5:0] 또는 DN[5:0]에 상응하는 그레이 스케일 전압에 연관되지 않는 상수 값의 전압이다.
이 실시 예에서 데이터 선택 회로들 SEL48와 SEL49가 DAC(digital-to-analog converter)의 앞선 상태에 있기 때문에, 각 회로들은 낮은 전원 공급 전압으로 동작하는 저전압 회로들이 될 수 있다. 컨트롤링 데이터를 위해 낮은 전압 회로들을 단순히 더함으로써 디스플레이 품질의 저하를 줄일 수 있다. 더 나아가, 일반적으로 큰 배열 위치를 요구하는 높은 전압 회로(높은 전원 공급 전압을 갖는 회로)를 더할 필요가 없기 때문에, 영역의 분야에서 큰 충격은 없다. 회로 사이즈의 증가를 억제하는 것이 가능하다.
즉각적인 변동 데이터에 기인하는 것과 같은 EMI에 대한 걱정이 있을 때, 시간이 출력들의 각각 적절한 숫자를 위해 약간 쉬프트될 수 있다. 특히, 회로는 약간의 쉬프트 시간을 세팅하고, 더 해질 수 있는 출력의 각각 예정된 숫자에 관련한 데이터를 변경한다.
더 나아가, 극성 반전 신호 POL가 로우(L)일 때, 출력 선택 스위치 SW45는 포지티브 Amp43을 홀수 번째 출력 Sn+1에 연결하고 네가티브 Amp44를 짝수 번째 출력 Sn에 연결하도록 동작한다. 충전 분배의 기본적 동작은 위에서와 같고, 그러므로 그에 대한 상세한 설명은 이하에서 생략한다.
제 2 실시 예
본 발명의 제 2 실시 예에 따른 드라이브 회로는 이하에서 도 5를 참조하여 설명된다. 도 5는 드라이브 회로의 구성을 나타낸다. 이 실시 예에서, 드라이브 회로는 도 12에 보여진 회로 구성에 데이터 선택 회로 SEL38과 데이터 선택 스위치 SEL39가 더해진 구성을 갖는다. 그러므로, 이 실시 예의 드라이브 회로는 제 1 실시예의 드라이브 회로에서 출력 선택 스위치 SW45의 위치에 증폭 입력 선택 스위치 SW35를 포함한다. 특히, 제 1 실시예에서 출력 선택 스위치 SW45가 증폭기의 출력 측에 위치하고 있으므로, 이 실시 예에서는 증폭 입력 선택 스위치 SW35는 증폭기의 입력 측에 위치한다. 이러한 구성에서, 제 1 실시 예의 동일한 이득이 얻어질 수 있다. 다른 구성은 도 13의 드라이브 회로 또는 제 1 실시 예의 드라이브 회로의 것과 같다. 그러므로 상세한 설명은 이하에서 생략된다.
도 6은 실시 예에 따른 드라이브 회로(5)의 동작 파형을 보여준다. 이 실시 예에서, 포지티브 또는 네가티브에 관계없이 짝수 번째 Amp33은 짝수 번째 출력 Sn으로 사용되고, 홀수 번째 Amp34가 홀수 번째 출력 Sn+1으로 사용된다. 따라서, 드라이브 전압의 편향을 줄이고 사진 품질을 증가하는 것이 가능하다. 이는 높은 사진 품질의 드라이빙을 할 수 있다.
제 3 실시 예
본 발명의 제 3 실시 예에 따른 드라이브 회로는 이하에서 도 7을 참조하여 설명된다. 도 7은 드라이브 회로의 구성을 나타낸다. 이 실시 예에서, 전원 공급 전압은 제 1 실시의 드라이브 회로의 반값이다. 특히, 포지티브 Amp63의 전원 공급은 VDD2와 VDD2의 1/2로 구성되고, 네가티브 Amp64의 전원 공급은 VDD2의 1/2와 VSS2로 구성된다. 그래서, 포지티브 Amp63의 저점 전원 공급과 네가티브 Amp64의 고점 전원 공급이 VDD2의 1/2로 동일하다. 또한 이러한 구성에서, 제 1 실시 예의 것과 동일한 이득이 얻어질 수 있다. 이 실시 예에서, 다른 구성은 도 10의 드라이브 회로 또는 제 1 실시 예의 드라이브 회로의 것과 같다. 그러므로 상세한 설명은 이하에서 생략된다.
이 실시 예에서 각 증폭기의 전원 공급 전압이 반으로 줄어들기 때문에, 드라이브 회로(5)의 전원 소비가 줄어들 수 있다. 예를 들어, 포지티브 증폭기의 저점 전원 공급은 VBOT(VDD2의 1/2)에 세팅되고, 네가티브 증폭기의 고점 전원 공급은 VTOP(VDD2의 1/2)에 세팅된다. 일반적인 화이트 모드 액정 패널(1)의 경우, 감마 VP63과 VN63 전압은 대체적으로 각각 VBOT +0.2V와 VTOP -0.2V 가까이 세팅된다. 만약 1/2 VDD2의 전압이 충전 분배 주기에 단지 증폭기로 입력되면, 두 증폭기의 출력들은 신뢰성의 조건에서 바람직하기 않은 VTOP 또는 VBOT에 클램핑된다. 이를 피하기 위해, 이 실시 예의 드라이브 회로는 충전 분배 주기 동안 데이터를 픽싱하기 위해 데이터 선택 회로들 SEL68과 SEL69를 포함하며, 충전 분배 주기의 입력 데이터는 MSB에 고정된다. 그러므로 디스플레이 품질의 저하와 신뢰성의 증가를 방지하는 것이 가능하다.
제 4 실시 예
본 발명의 제 4 실시 예에 따른 드라이브 회로는 이하에서 도 8를 참조하여 설명된다. 도 8은 드라이브 회로의 구성을 나타낸다. 이 실시 예에서, 드라이브 회로는 도 10에 보여진 회로 구성에 증폭 입력 선택 회로 SEL58과 SEL59가 더해진 구성을 갖는다. 그러므로, 이 실시 예의 드라이브 회로는 제 1 실시예의 드라이브 회로(5)에서 데이터 선택 회로들 SEL48과 SEL49의 위치에 증폭 입력 선택 스위치 SEL58과 SEL59를 포함한다. 특히, 이 실시 예에서는, 데이터 선택 회로 SEL48과 데이터 선택 스위치 SEL49가 제거된다. 더 나아가, 증폭 입력 선택 회로 SEL58는 PDAC1과 포지티브 Amp53 사이에 위치하고, 증폭 입력 선택 회로 SEL59는 NDAC52와 네가티브 Amp54 사이에 위치한다. 다음의 설명에서, 다른 실시 예에서와 동일한 설명은 이하에서 생략된다.
그레이 스케일 전압 VP은 PDAC51에 의해 선택되고, 충전 분배를 위한 고정 전압 VPcs이 증폭 입력 선택 회로 SEL58에 입력된다. 증폭 입력 선택 회로 SEL58은 스위치들을 포함하고, 그것은 데이터 출력 타이밍 신호 STB에 따라 그 출력을 스위칭한다. 예를 들어, 데이터 출력 타이밍 신호 STB가 하이(H)일 때, 증폭 입력 선택 회로 SEL58은 고정된 전압 VPcs를 선택하고 출력한다. 데이터 출력 타이밍 신호 STB가 로우(L)일 때, 증폭 입력 선택 회로 SEL58은 그레이 스케일 전압 VP를 선택하고 출력한다. 증폭 입력 선택 회로 SEL58로부터 출력되는 그레이 스케일 전압 VP 또는 고정 전압 VPcs이 포지티브 Amp53에 입력된다. 고정 전압 VPcs는 충전 분배 전압 또는 충전 분배 전압에 가까운 전압이다. 그러므로, 고정 전압 VPcs은 제 1 실시 예에서 충전 분배 그레이 스케일 데이터 DPcs에 따라 PDAC41에 의해 선택되는 그레이 스케일 전압에 상응한다.
반대로, NDAC52에 의해 선택되는 그레이 스케일 전압 VN과 충전 분배를 위한 고정 전압 VNcs들이 증폭 입력 선택 회로 SEL59로 입력된다. 증폭 입력 선택 회로 SEL59는 스위치들을 포함하고, 그것은 데이터 출력 타이밍 신호 STB에 따라서 그 출력을 스위칭한다. 예를 들어, 데이터 출력 타이밍 신호 STB가 하이(H)일 때, 증폭 입력 선택 회로 SEL59가 고정 전압 VNcs을 선택하고 출력하고, 데이터 출력 타이밍 신호 STB가 로우(L)일 때, 증폭 입력 선택 회로 SEL58가 그레이 스케일 전압 VN을 선택하고 출력한다. 증폭 입력 선택 회로 SEL59로부터 출력되는 고정 전압 VNcs 또는 그레이 스케일 전압 VN이 네가티브 Amp54에 입력된다. 고정 전압 VNcs는 충전 분배 전압 또는 충전 분배 전압에 가까운 전압이다. 그러므로, 고정 전압 VNcs은 제 1 실시 예에서 충전 분배 그레이 스케일 데이터 DNcs에 따라 NDAC42에 의해 선택되는 그레이 스케일 전압에 상응한다.
실시 예에 따른 드라이브 회로(5)의 동작은 이하에서 설명된다. 극성 반전 신호 POL이 하이(H)이고 데이터 출력 타이밍 신호 STB가 하이(H)일 때 상태는 다음과 같다. PDAC 51은 타이밍 컨트롤러 또는 유사한 것으로부터 입력되는 그레이 스케일 데이터 DP[5:0]에 상응하는 그레이 스케일 전압(VP0에서 VP63)을 출력한다. PDAC 51은 선택된 그레이 스케일 전압 VP을 증폭 입력 선택기 SEL58로 출력한다. 이와 같이, NDAC 52은 타이밍 컨트롤러 또는 유사한 것으로부터 입력되는 그레이 스케일 데이터 DN[5:0]에 상응하는 그레이 스케일 전압(VN0에서 VN63)을 출력한다. NDAC 52은 선택된 그레이 스케일 전압 VN을 증폭 입력 선택 회로 SEL59로 출력한다.
데이터 출력 타이밍 신호(STB)가 하이(H)일 때, 증폭 입력 선택 회로 SEL58와 59는 각각 고정 전압 VPcs와 VNcs을 선택한다. 선택된 고정 전압 VPcs와 VNcs은 각각 포지티브 Amp53와 네가티브 Amp54에 각각 출력된다.
다음으로, 극성 반전 신호(POL)이 하이(H)이고 출력 선택 스위치 SW55는 포지티브 Amp53의 출력을 짝수 번째 출력 Sn에 연결하고, 네가티브 Amp54의 출력을 짝수 번째 출력 Sn+1에 연결한다. 더 나아가, 데이터 출력 타이밍 신호 STB가 하이(H)일 때, 출력 스위치 SW56의 스위치들은 오프(OFF)되고, 충전 분배 스위치 SW57의 스위치들은 온(ON)된다. 충전 분배 주기가 발생하고, 부하에서 축적된 충전들이 회복된다. 이때, 고정 전압들 VPcs와 VNcs들은 포지티브 Amp53와 네가티브 Amp54에 입력된다. 그러므로, 포지티브 Amp53와 네가티브 Amp54의 출력들은 충전 분배 전압 또는 충전 분배 전압에 가까운 전압으로 변경한다.
다음으로, 극성 반전 신호 POL이 하이(H)이고 데이터 출력 타이밍 신호 STB가 로우(L)인 상태로 변경 이후의 시간은 다음과 같다. 출력 스위치 SW56의 스위치들은 온(ON)이 되고 충전 분배 스위치 SW57의 스위치들은 오프(OFF)가 된다. 그러므로, 포지티브 Amp53의 출력은 짝수 번째 출력 Sn에 연결되고, 네가티브 Amp54의 출력은 출력 스위치 SW56과 출력 선택 스위치 SW55를 통해 홀수 번째 출력 Sn+1에 연결된다.
더 나아가, 증폭 입력 선택 회로 SEL58는 그레이 스케일 데이터 DP[5:0]에 따라서 그레이 스케일 전압 VP을 선택한다. 그레이 스케일 데이터 DP[5:0]에 상응하는 그레이 스케일 전압 VP은 포지티브 Amp53에 입력된다. 따라서, 짝수 번째 출력 Sn은 포지티브 Amp53의 출력 전압 내의 변화에 따라 그레이 스케일 전압 VP까지 오른다. 이와 같이, 증폭 입력 선택 회로 SEL59는 그레이 스케일 데이터 DN[5:0]에 상응하는 그레이 스케일 전압 VN을 선택한다. 그레이 스케일 데이터 DN[5:0]에 상응하는 그레이 스케일 전압 VN은 네가티브 Amp54에 입력된다. 따라서, 짝수 번째 출력 Sn+1은 네가티브 Amp54의 출력 전압 내의 변화에 따라 그레이 스케일 전압 VN까지 내려간다. 기대하는 이미지가 디스플레이된다.
이 실시 예는 고정 충전 분배 그레이 스케일 데이터 DPcs와 DNcs를 DACs에 공급하지 않고, 고정 전압들 VPcs와 VNcs을 DACs의 후속되는 상태로 공급하는 구성을 적용한다. 이 실시 예에서, 제 1 실시 예의 동일한 이득이 얻어질 수 있다. 고정 전압 VPcs와 VNcs은 충전 분배 전압(VDD2의 1/2) 또는 충전 분배 전압에 가장 가까운 그레이 스케일 전압(MSB 또는 LSB)이 된다.
선택적으로, 고정 전압 VPcs와 VNcs은 높은 오더 비트에서 그레이 스케일 데이터에 상응하는 그레이 스케일 전압이 될 수 있고, 충전 분배 전압에 가장 가까운 그레이 스케일 전압에 상응하는 그레이 스케일 데이터의 것과 같은 값이다.
비록 실시 예에서 도 10에 보여준 드라이브 회로에 증폭 입력 선택 회로들 SEL58과 59가 더해진 구성을 적용하지만, 도 12에 나타난 드라이브 회로에 증폭 입력 선택 회로 SEL58과 59가 더해진 구성이 적용된다. 이 경우, 증폭 입력 선택 회로들 SEL58와 SEL59이 증폭 입력 선택 스위치 SW25의 이전 상태에 위치한다.
선택적으로, 증폭 입력 선택 회로들 SEL58와 SEL59이 증폭 입력 선택 스위치 SW25 안에 통합될 수 있다. 특히, 고정 전압 VPcs와 VNcs를 위해 같은 충전 분배 전압(VDD2의 1/2)을 사용할 때, 증폭 입력 선택 스위치 SW25는 짝수 번째 Amp23의 입력 터미널과 홀수 번째 Amp24의 입력 터미널을 숏-회로(short-circuit)화하고, 그들을 VDD2의 1/2의 전원 공급에 연결한다.
제 5 실시 예
본 발명의 제 5 실시 예에 따른 드라이브 회로는 이하에서 도 9를 참조하여 설명된다. 도 9는 드라이브 회로의 구성을 나타낸다. 이 실시 예에서, 데이터 예상 회로 80와 81가 제 1 실시 예에 따른 드라이브 회로(5)에 더해진다.
데이터 예상 회로 80는 데이터 출력 타이밍 신호 STB와 그레이 스케일 데이터 DP[5:0]에 따라 데이터 선택 회로 SEL78를 제어한다. 데이터 예상 회로 81는 데이터 출력 타이밍 신호 STB와 그레이 스케일 데이터 DN[5:0]에 따라 데이터 선택 회로 SEL79를 제어한다.
특히, 데이터 예상 회로 80는 그레이 스케일 데이터 DP[5:0]를 디스플레이하기 위해 예정된 그레이 스케일 쓰레이홀드와 비교하고, 데이터 선택 회로 SEL78에 비교한 결과를 출력한다. 그러면, 데이터 선택 회로 SEL78는 그레이 스케일 데이터 DP의 하나와 비교 결과에 따라 충전 분배 그레이 스케일 데이터 DPcs를 선택한다. 따라서, 데이터 출력 타이밍 신호 STB가 하이(H)일 때도 그레이 스케일 데이터 DP이 선택되는 경우들이 있다. 특히, 데이터 선택 회로 SEL78은 그레이 스케일 데이터 DP[5:0]에 상응하는 그레이 스케일 전압이 충전 분배 전압에 가까울 때 그레이 스케일 데이터 DP[5:0]를 선택하고, 그레이 스케일 데이터 DP[5:0]에 상응하는 그레이 스케일 전압이 충전 분배 전압과 매우 다르고 데이터 출력 타이밍 신호 STB가 하이(H)일 때 충전 분배 그레이 스케일 데이터 DPcs[5:0]를 선택한다. 따라서, 데이터 출력 타이밍 신호 STB가 하이(H)일 때 PDAC71의 출력 전압이 쓰레스홀드 그레이 스케일 데이터와 함께 그레이 스케일 전압보다 큰 조건하에서 데이터 예상 회로 80는 DPcs[5:0]를 선택하기 위해 데이터 선택 회로 SEL78를 제어한다. 쓰레스홀드는 디스플레이 장치에 따라 실험의 방법에 의해 결정되는 값이 될 수 있다.
이와 같이, 데이터 예상 회로 81는 그레이 스케일 데이터 DN[5:0]를 쓰레스홀드와 비교하고, 비교 결과에 따라 데이터 선택 회로 SEL79를 제어한다. 그러므로, 데이터 선택 회로 SEL79는 그레이 스케일 데이터 DN[5:0]에 상응하는 그레이 스케일 전압이 충전 분배 전압에 가까울 때 그레이 스케일 데이터 DN[5:0]을 선택하고, 그레이 스케일 데이터 DN[5:0]에 상응하는 그레이 스케일 전압이 충전 분배 전압과 매우 다를 때와 데이터 출력 타이밍 신호 STB가 하이(H)일 때 충전 분배 그레이 스케일 데이터 DNcs[5:0]를 선택한다.
위에서 설명한 바와 같이, 디스플레이를 위한 각 그레이 스케일 데이터 DP[5:0]와 DN[5:0]이 충전 분배 그레이 스케일 데이터에 가까울 때, 그레이 스케일 데이터 DP[5:0]와 그레이 스케일 데이터 DN[5:0]들은 충전 분배 주기 동안에도 선택된다. 따라서, 출력은 안정화하는 시간이 초과적으로 길어지는 것을 방지할 수 있다. 이 실시 예에 따른 드라이브 회로(5)의 데이터 예상 회로들 80과 81은 제 2 실시 예들부터 제 4 실시 예에 따른 드라이브 회로(5)에 더해진다.
다른 실시 예들
위에서 설명한 드라이브 회로에서, PDACs 31, 41, 51, 61 및 71은 포지티브 DAC 회로이고, NDACs 32, 42, 52, 62 및 72은 네가티브 DAC 회로이다. 포지티브 DAC 회로는 그레이 스케일 데이터에 따라 포지티브 그레이 스케일 전압을 선택하고, 네가티브 DAC 회로는 그레이 스케일 데이터에 따르 네가티브 그레이 스케일 전압을 선택한다.
포지티브 Amp43, 포지티브 Amp 53, 포지티브 Amp 63 및 포지티브 Amp 73들은 포지티브 증폭 회로들이고, 네가티브 Amp44, 네가티브 Amp 54, 네가티브 Amp 64 및 네가티브 Amp 74들은 네가티브 증폭 회로이다. 짝수 번째 Amp33은 짝수 번째 출력을 위한 증폭기 회로이고, 홀수 번째 Amp34은 홀수 번째 출력을 위한 증폭기 회로이다.
더 나아가, 증폭 입력 선택 스위치 SW35, 증폭 입력 선택 스위치 SW45, 증폭 입력 선택 스위치 SW55, 증폭 입력 선택 스위치 SW65 및 증폭 입력 선택 스위치 SW75는 네가티브-포지티브 인버터 회로들이다. 네가티브-포지티브 인버터 회로는 포지티브 그레이 스케일 전압을 제 1 데이터 라인 그룹에 제공하고 제 2 데이터 라인 그룹에 네가티브 그레이 스케일 전압을 제공하는 제 1 동작과, 제 2 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 제공하고 제 1 데이터 라인 그룹에 네가티브 그레이 스케일 전압을 제공하는 제 2 동작 사이를 스위칭한다.
출력 스위치 SW36, 출력 스위치 SW46, 출력 스위치 SW56, 출력 스위치 SW66 및 출력 스위치 SW76들은 증폭 출력 컷오프 회로들이다. 증폭 출력 컷오프 회로는 데이터 라인들로부터 포지티브 및 네가티브 증폭 출력을 차단하는 스위칭을 수행한다.
충전 분배 스위치 SW37, 충전 분배 스위치 SW47, 충전 분배 스위치 SW57, 충전 분배 스위치 SW67, 충전 분배 스위치 SW77들은 충전 분배 회로들이다. 충전 분배 회로는 스위칭 주기 동안에 제 1 데이터 라인 그룹의 데이터 라인과 제 2 데이터 라인 그룹의 데이터 라인을 숏-회로(short circuit)화한다.
데이터 선택 회로들 SEL38 및 39, 데이터 선택 회로들 SEL48 및 49, 데이터 선택 회로들 SEL58 및 59, 데이터 선택 회로들 SEL68 및69, 데이터 선택 회로들 SEL68 및 69, 데이터 선택 회로들 SEL78 및 79은 충전 분배 주기 동안에 증폭기의 입력을 스위칭하는 증폭 입력 스위치이다.
이상에서 기재한 제 1 내지 제 5 실시 예는 분야에서 일반적 기술을 가진 사람에 의해 조합될 수 있다. 더 나아가, 제 1 내지 제 5 실시 예에 따른 드라이브 회로(5)는 액정 패널(1)과 다른 디스플레이 패널로 사용될 수 있다.
앞서 언급한 변경에 더하여, 다양한 변경과 대체 배열이 이러한 설명, 이러한 변경과 배열을 포함하기 위한 의도로 첨부된 청구범위의 사상과 범위로부터 벗어나지 않고서 기술분야의 능숙한 기술자들에 의해 고안될 수 있다. 따라서, 본 발명은 적절한 상호 참조에 의해 통합된 문서들을 포함해서 본 명세서에 기술된 특정 실시 예에 의해 제한되지 않는 것으로 이해되어야 한다.
31, 41, 51, 61, 71: PDACs 32, 42, 52, 62, 72: NDACs
Amp43, Amp 53, Amp 63, Amp 73: 포지티브 증폭 회로
Amp44, Amp 54, Amp 64, Amp 74: 네가티브 증폭 회로
Amp33: 짝수 번째 출력 증폭기 회로
Amp34: 홀수 번째 출력 증폭기 회로
SW35, SW45, SW55, SW65, SW75: 증폭 입력 선택 스위치
SW36, SW46, SW56, SW66, SW76: 출력 스위치
SW37, SW47, SW57, SW67, SW77: 충전 분배 스위치
SEL38, SEL39, SEL48, SEL49, SEL58, SEL59, SEL68, SEL69, SEL78, SEL79: 데이터 선택 회로

Claims (13)

  1. 디스플레이 패널에 포함되는 다수의 데이터 라인들에 그레이 스케일 전압을 제공하는 드라이브 회로에 있어서, 상기 드라이브 회로가,
    그레이 스케일 데이터에 따라 포지티브 그레이 스케일 전압을 선택하는 포지티브 디지털 아날로그 컨버터(DAC) 회로;
    그레이 스케일 데이터에 따라 네가티브 그레이 스케일 전압을 선택하는 네가티브 디지털 아날로그 컨버터(DAC) 회로;
    각 포지티브 디지털 아날로그 컨버터(DAC) 회로와 네가티브 디지털 아날로그 컨버터(DAC) 회로에 연결되는 증폭 회로;
    제 1 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 2 데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 1 동작과, 제 2 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 1데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 2 동작 사이를 스위칭하는 네가티브-포지티브 인버터 회로;
    제 1 동작과 제 2 동작의 스위칭 주기 동안 데이터 라인들로부터 증폭 회로의 증폭 출력을 차단하는 증폭 출력 차단 회로;
    스위칭 주기 동안 제 2 데이터 라인 그룹의 데이터 라인과 제 1 데이터 라인 그룹의 데이터 라인을 숏-회로(short-circuit)화하는 충전 분배 회로;
    스위칭 주기 동안 디스플레이하기 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압에 의존하지 않는 고정 전압에 증폭 회로의 입력을 세팅하는 증폭 입력 스위치 회로를 포함하여 이루어는 것을 특징으로 하는 드라이버 회로.
  2. 제 1 항에 있어서, 상기 고정 전압은 충전 분배 전압 또는 그레이 스케일 전압 범위 내의 전압보다 충전 분배 전압에 가까운 전압인 것을 특징으로 하는 드라이브 회로.
  3. 제 1 항에 있어서,
    상기 고정 전압에 상응하는 충전 분배 그레이 스케일 데이터와 상기 그레이 스케일 데이터가 증폭 입력 스위치 회로에 입력되고;
    증폭 입력 스위치 회로는 상기 충전 분배 그레이 스케일 데이터를 선택하여 스위칭 주기 동안 포지티브 DAC와 네가티브 DAC에 출력하여, 상기 고정 전압을 상기 증폭 회로에 입력되도록 하는 것을 특징으로 하는 드라이브 회로.
  4. 제 1 항에 있어서, 상기 고정 전압은 MSB 또는 LSB에 상응하는 그레이 스케일 전압인 것을 특징으로 하는 드라이브 회로.
  5. 제 1 항에 있어서,
    포지티브 DAC 회로와 네가티브 DAC 회로의 DAC 출력들과 고정 전압이 증폭 입력 스위치 회로에 입력되고,
    증폭 입력 스위치 회로는 고정 전압을 선택하여 스위칭 주기 동안 증폭 회로에 출력하는 것을 특징으로 하는 드라이브 회로.
  6. 제 1 항에 있어서,
    디스플레이를 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압이 그레이 스케일 전압 범위 내에 포함되는 특정 쓰레스홀드 전압보다 충전 분배 전압에 더 가까울 때, 디스플레이를 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압이 증폭 회로에 입력되고,
    디스플레이를 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압이 그레이 스케일 전압 범위 내에 포함되는 특정 쓰레스홀드 전압보다 충전 분배 전압에 덜 가까우면, 고정 전압이 스위칭 주기 동안 증폭 회로에 입력되는 것을 특징으로 하는 드라이브 회로.
  7. 디스플레이 장치에 있어서,
    제 1 항에 따른 드라이브 회로; 및
    상기 드라이브 회로로부터 그레이 스케일 전압을 공급받는 데이터 라인을 포함하는 디스플레이 패널을 포함하여 이루어지는 디스플레이 장치.
  8. 디스플레이 패널에 포함되는 다수의 데이터 라인들에 그레이 스케일 전압을 공급하는 드라이브 방법에 있어서, 상기 드라이브 방법이,
    제 1 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 2 데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 1 동작과, 제 2 데이터 라인 그룹에 포지티브 그레이 스케일 전압을 공급하고 제 1데이터 라인 그룹에 네가티브 그레이 스케일 전압을 공급하는 제 2 동작을 다른 방법으로 수행하는 과정;
    제 1 동작과 제 2 동작의 스위칭 주기 동안 데이터 라인들로부터 데이터 라인들로 포지티브 그레이 스케일 전압과 네가티브 그레이 스케일 전압을 공급하는 증폭 회로의 증폭 출력을 차단하는 스위칭 동작을 만드는 과정;
    스위칭 주기 동안 제 2 데이터 라인 그룹의 데이터 라인과 제 1 데이터 라인 그룹의 데이터 라인을 숏-회로(short-circuit)화하는 과정;
    데이터 라인들에 포지티브 그레이 스케일 전압과 네가티브 그레이 스케일 전압을 제공하는 증폭 회로의 입력을, 스위칭 주기 동안 디스플레이를 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압에 의존하지 않는 고정 전압에 세팅하는 과정을 포함하여 이루어지는 특징으로 하는 드라이브 방법.
  9. 제 8 항에 있어서,
    상기 고정 전압은 충전 분배 전압 또는 그레이 스케일 전압 범위 내의 전압보다 충전 분배 전압에 가까운 전압인 것을 특징으로 하는 드라이브 방법.
  10. 제 8 항에 있어서,
    제 1 동작과 제 2 동작에서, 포지티브 DAC 회로와 네가티브 DAC 회로는 디스플레이를 위한 그레이 스케일 데이터를 근거로 포지티브 그레이 스케일 전압과 네가티브 그레이 스케일 전압을 각각 선택하고,
    충전 분배 그레이 스케일 데이터가 선택되어 스위칭 주기 동안 포지티브 DAC 회로와 네가티브 DAC 회로에 출력하여, 상기 고정 전압이 증폭 회로에 입력되도록 하는 것을 특징으로 하는 드라이브 방법.
  11. 제 8 항에 있어서,
    상기 고정 전압은 MSB 또는 LSB에 상응하는 그레이 스케일 전압인 것을 특징으로 하는 드라이브 방법.
  12. 제 8 항에 있어서,
    제 1 동작과 제 2 동작에서,
    포지티브 DAC 회로와 네가티브 DAC 회로는 디스플레이를 위한 그레이 스케일 데이터를 근거로 포지티브 그레이 스케일 전압과 네가티브 그레이 스케일 전압을 각각 선택하고,
    포지티브 DAC 회로와 네가티브 DAC 회로의 DAC 출력들과 고정 전압이 증폭 입력 스위치 회로에 입력되고, 증폭 입력 스위치 회로는 고정 전압을 선택하여 스위칭 주기 동안 증폭 회로에 출력하는 것을 특징으로 하는 드라이브 방법.
  13. 제 8 항에 있어서,
    디스플레이를 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압이 그레이 스케일 전압 범위 내에 포함되는 특정 쓰레스홀드 전압보다 충전 분배 전압에 더 가까울 때, 디스플레이를 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압이 증폭 회로에 입력되고,
    디스플레이를 위한 그레이 스케일 데이터에 상응하는 그레이 스케일 전압이 그레이 스케일 전압 범위 내에 포함되는 특정 쓰레스홀드 전압보다 충전 분배 전압에 덜 가까우면, 고정 전압이 스위칭 주기 동안 증폭 회로에 입력되는 것을 특징으로 하는 드라이브 방법.
KR1020110056398A 2010-06-22 2011-06-10 드라이브 회로, 드라이브 방법 및 디스플레이 소자 KR20110139102A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-141567 2010-06-22
JP2010141567A JP2012008197A (ja) 2010-06-22 2010-06-22 駆動回路、駆動方法、及び表示装置、

Publications (1)

Publication Number Publication Date
KR20110139102A true KR20110139102A (ko) 2011-12-28

Family

ID=45328206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110056398A KR20110139102A (ko) 2010-06-22 2011-06-10 드라이브 회로, 드라이브 방법 및 디스플레이 소자

Country Status (4)

Country Link
US (1) US20110310080A1 (ko)
JP (1) JP2012008197A (ko)
KR (1) KR20110139102A (ko)
CN (1) CN102298897A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201250666A (en) * 2011-06-15 2012-12-16 Raydium Semiconductor Corp Driving circuit of a display
TWI459363B (zh) * 2012-01-13 2014-11-01 Raydium Semiconductor Corp 驅動裝置
TWI459364B (zh) * 2012-01-13 2014-11-01 Raydium Semiconductor Corp 驅動裝置
TWI469116B (zh) * 2012-09-18 2015-01-11 Novatek Microelectronics Corp 負載驅動裝置及其驅動方法
CN103700351B (zh) * 2012-09-27 2016-01-20 联咏科技股份有限公司 负载驱动装置及其驱动方法
KR102049228B1 (ko) 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
KR102070871B1 (ko) * 2013-06-25 2020-01-29 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치
KR102131874B1 (ko) * 2013-11-04 2020-07-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN105099432B (zh) * 2014-05-19 2019-04-30 奇景光电股份有限公司 输出缓冲器
KR102342739B1 (ko) * 2014-10-13 2021-12-24 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN104505032B (zh) * 2014-12-19 2017-10-31 彩优微电子(昆山)有限公司 一种用于液晶显示装置的源极驱动电路
KR102274215B1 (ko) 2015-01-09 2021-07-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN104809984B (zh) 2015-05-15 2016-04-06 京东方科技集团股份有限公司 源极驱动电路、源极驱动装置、显示面板及显示装置
KR102287759B1 (ko) 2015-07-30 2021-08-09 삼성전자주식회사 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US10026375B2 (en) * 2016-03-29 2018-07-17 Himax Technologies Limited Output amplifier of a source driver and control method thereof
JP6895234B2 (ja) * 2016-08-31 2021-06-30 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
KR102575828B1 (ko) 2018-05-04 2023-09-06 삼성전자주식회사 소오스 드라이버 및 디스플레이 드라이버 ic
CN108898994B (zh) * 2018-07-13 2021-03-12 湖南国科微电子股份有限公司 驱动电路
CN111524487B (zh) * 2019-02-01 2021-07-27 上海和辉光电股份有限公司 数据驱动电路、方法以及显示面板
JP7046860B2 (ja) * 2019-03-12 2022-04-04 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路及びデータドライバ
CN113168801B (zh) * 2019-09-23 2022-11-25 京东方科技集团股份有限公司 源极驱动电路及驱动方法、显示装置
CN110728960A (zh) * 2019-10-21 2020-01-24 湖南国科微电子股份有限公司 Lcd驱动电路和显示设备
CN111261125B (zh) * 2020-03-19 2021-10-22 合肥京东方显示技术有限公司 数据驱动器及其控制方法、显示装置
CN112669781B (zh) * 2020-12-14 2022-04-12 北京奕斯伟计算技术有限公司 显示处理方法、显示处理装置及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195729A (ja) * 1997-09-24 1999-04-09 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP2001255857A (ja) * 2000-03-09 2001-09-21 Texas Instr Japan Ltd 駆動回路
JP4991127B2 (ja) * 2005-06-29 2012-08-01 株式会社ジャパンディスプレイセントラル 表示信号処理装置および液晶表示装置
JP5188023B2 (ja) * 2006-01-24 2013-04-24 ラピスセミコンダクタ株式会社 駆動装置およびその駆動方法
KR20070083350A (ko) * 2006-02-21 2007-08-24 삼성전자주식회사 소스 구동 장치 및 구동 방법과, 이를 갖는 표시 장치 및구동 방법
JP2008185915A (ja) * 2007-01-31 2008-08-14 Nec Electronics Corp 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法
KR101301312B1 (ko) * 2008-04-08 2013-08-29 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP4526581B2 (ja) * 2008-08-06 2010-08-18 ルネサスエレクトロニクス株式会社 液晶表示パネル駆動用ドライバ、及び液晶表示装置
KR101310379B1 (ko) * 2008-12-03 2013-09-23 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Also Published As

Publication number Publication date
US20110310080A1 (en) 2011-12-22
JP2012008197A (ja) 2012-01-12
CN102298897A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
KR20110139102A (ko) 드라이브 회로, 드라이브 방법 및 디스플레이 소자
US8717338B2 (en) Display drive circuit
US8009134B2 (en) Display device
US9934750B2 (en) Data driver, display apparatus having the same and method of driving display panel using the same
US8102352B2 (en) Liquid crystal display device and data driving circuit thereof
JP4514695B2 (ja) 液晶表示装置の駆動装置及び駆動方法
US9349334B2 (en) Polarity inversion signal converting method, apparatus and display
US20090207118A1 (en) Data driving unit and liquid crystal display
JP2007199203A (ja) 駆動装置およびその駆動方法
US20110102404A1 (en) Low Power Driving Method for a Display Panel and Driving Circuit Therefor
WO2009101877A1 (ja) 表示装置およびその駆動方法
KR100637060B1 (ko) 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법
US10290251B2 (en) Method of driving display panel and display apparatus for performing the same
CN112150959A (zh) 用于驱动显示面板的数据驱动器及驱动方法
US10325544B2 (en) Data input unit, data input method, source drive circuit and display device
JP5098619B2 (ja) 表示駆動装置及びそれを備えた表示装置
JP2007264368A (ja) 液晶表示装置
US20170092206A1 (en) Pre-emphasis circuit
TWI436320B (zh) 源極驅動器
JP2010102146A (ja) 液晶表示装置のドライブ装置および液晶表示装置
CN110634451B (zh) 驱动方法及其驱动电路
JP2008111917A (ja) 電圧選択回路、駆動回路、電気光学装置及び電子機器
KR20090022471A (ko) 액정표시장치의 데이터 구동장치
JP5092731B2 (ja) 対向電極電圧生成回路、電源回路、表示ドライバ、電気光学装置及び電子機器
JP2012058692A (ja) 液晶表示装置の駆動装置および液晶表示システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid