JP3643652B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3643652B2 JP3643652B2 JP22372996A JP22372996A JP3643652B2 JP 3643652 B2 JP3643652 B2 JP 3643652B2 JP 22372996 A JP22372996 A JP 22372996A JP 22372996 A JP22372996 A JP 22372996A JP 3643652 B2 JP3643652 B2 JP 3643652B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- read
- reset
- signal
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、液晶パネルに映像信号を供給して画像を表示する液晶表示装置に関するものである。
【0002】
【従来の技術】
現在、多種多様な仕様のコンピュータが製造されており、これらすべての映像信号を1台の液晶ディスプレイ装置で最適に表示してやるためには、映像信号と液晶パネル用サンプリングクロックの周波数や位相をコンピュータごとに最適状態に設定してやる必要があった。しかし、コンピュータの中には映像信号にサンプリングクロックを画素同期させると1水平期間のサンプリングクロック数が液晶パネルの水平方向の画素数より少なくなってしまうものもあり、このようなコンピュータにおいては、液晶パネル上に最適状態で表示することは不可能であった。ここで、このような問題を解消する技術として、1水平期間のドット数を増やして液晶パネルに画像を最適に表示する技術が従来より知られている。
【0003】
また、液晶パネルの高精細化に伴ってSVGA(横800画素*縦600画素)やXGA(横1024画素*縦768画素)というような規格に対応した液晶パネルが製造されるようになりコンピュータの中には映像信号の垂直表示ライン数が上記液晶パネルの垂直ライン数よりも少ないために映像信号の垂直ライン数を増やして拡大表示する要求が高まってきている。このライン数を増やすためのライン変換技術は既に開発されており、たとえば、「特願平5−190520」には、メモリを使用してメモリのリード側のクロックをライト側よりも速くしてライン数を増やすという技術が開示されている。
【0004】
【発明が解決しようとする課題】
図4は、上記2つの技術を組合せて1水平期間(1H)のドット数を増やし、かつ、メモリのリード側のクロックをライト側よりも速くして垂直表示ライン数を増やす従来のライン変換技術を説明するためのタイミング図である。
【0005】
図4(a)から(c)に示されるように、書込クロックWCは1H期間内にXドットの割合で存在するパルスからなるものであるが、この書込クロックWCに応答して映像信号がメモリに書込まれる。そして、この書込クロックWCに関しては、図4(a)に示される水平同期信号HSに対応して生成される図4(b)の書込リセットパルスWRによってメモリのアドレスがリセットされる。
【0006】
次に、上記メモリに書込まれた映像信号は、図4(e)に示される読出クロックRCに応答してメモリから読出される。この読出クロックRCは、図4(d),(e)に示されるように、書込クロックWCより周波数が高いパルスからなるものであり、Y(>X)ドットのパルスが発生されるごとに読出リセットパルスRRによって、メモリのアドレスがリセットされる。
【0007】
ここで、メモリへの書込と読出の関係について見れば、図4(b)に示される期間WT1において書込まれた映像信号は図4(d)に示される期間RT1で読出され、以下同様に、図4(b)に示される期間WT2,WT3,WT4において書込まれた映像信号は、それぞれ図4(d)に示される期間RT2,RT3,RT4で読出されることとなる。
【0008】
次に、図4(f)に示される読出イネーブル信号REについてであるが、この信号は、ローレベルの期間にはメモリから読出された映像信号をメモリから出力するとともに、ハイレベルの期間にはダミーデータをメモリから出力するための信号である。
【0009】
具体的には、期間RT1に読出された映像信号のうちXドットまでの映像信号が期間ET1にメモリから出力されることになる。
【0010】
ここで、図4(b)に示されるように、期間ET1の終わりの時点T2は書込リセットパルスWRが発生する時点T1より後であり、期間ET2の終わりの時点T4は書込リセットパルスWRが発生する時点T3より後であるため、期間WT1,WT2でメモリに書込まれたデータは、正常に、それぞれ期間ET1,ET2においてメモリから出力される。
【0011】
しかし、図4(b),(f)に示されるように、期間ET3の終わりの時点T6は書込リセットパルスWRが発生する時点T5より前であり、期間ET4の終わりの時点T8は書込リセットパルスWRが発生する時点T7より前であるため、図4のAに示される時間領域においては、メモリから出力させるべき映像信号がメモリに書込まれる映像信号を追い越してしまい適正な画像を得ることができないという問題が生じる。
【0012】
本発明は、このような問題を解決するためになされたもので、1水平期間のドット数を増やして、かつ、垂直ライン数を増やした場合においても、適正な画像を得ることのできる液晶表示装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
この発明は要約すれば、液晶表示装置であって、入力された映像信号に基づいて画像を表示する液晶表示手段と、映像信号のライン数を変換して液晶表示手段に与えるライン数変換手段とを備える。ライン数変換手段は、映像信号の水平同期信号に応じて書込アドレスがリセットされ、映像信号が書込クロックに応じて順次書込まれ、読出リセット信号に応じて読出アドレスがリセットされ、書込まれた映像信号が書込クロックよりも周波数の高い読出クロックに応じて順次読出されるラインメモリと、ラインメモリに対して読出リセット信号と読出アドレスのインクリメントを停止する読出イネーブル信号とを出力するタイミング制御手段とを含む。タイミング制御手段は、ラインメモリに書込まれた第1の所定ラインの読出開始が、第1の所定ラインの書込み開始時の書込アドレスのリセットより後で、かつ、第1の所定ラインの次のラインの書込アドレスのリセット以前にあり、さらに、第1の所定ラインのラインメモリからの読出終了が第1の所定ラインの次のラインの書込み開始時の書込アドレスのリセット以後になるように、読出イネーブル信号を制御する。タイミング制御手段は、ラインメモリに書込まれた第2の所定ラインの1回目の読出開始が、第2の所定ラインの書込み開始時の書込アドレスのリセットより後で、かつ、第2の所定ラインの1回目の読出終了が、第2の所定ラインの次のラインの書込アドレスのリセットと同時に行なわれ、さらに、第2の所定ラインの2回目の読出開始が、第2の所定ラインの次のラインの書込アドレスのリセットと同時に行なわれるように、読出イネーブル信号をさらに制御する。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【0015】
図1は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【0016】
図1に示されるように、この液晶表示装置は、アナログの映像信号PSをデジタルの映像信号に変換するA/D変換回路1と、マイクロコンピュータ17と、接続されたコンピュータ(図示していない)から入力された水平同期信号HSとマイクロコンピュータ17から供給される上記コンピュータに対応した分周比のデータX(1水平期間内のクロック数)とにより映像信号PSの画素と同期した書込クロックWC、書込リセット信号WRなどのクロック信号を発生させるPLL回路11と、A/D変換回路1でデジタル信号に変換された映像信号PSを記憶するメモリ3と、上記水平同期信号HSとマイクロコンピュータ17において設定された分周データY(1水平期間のクロック数)とに基づいてクロック信号を発生させるPLL回路15と、PLL回路11,15とマイクロコンピュータ17からの信号に応答して読出クロックRC、読出リセット信号RR、読出イネーブル信号RE、サンプリングクロックSC、水平スタートパルスを発生させるタイミングコントローラ13と、メモリ3から出力された映像信号PS1をアナログの映像信号に変換するD/A変換回路5と、上記アナログの映像信号に所定の処理を施す信号処理回路7と、信号処理回路7から出力された映像信号と水平スタートパルスおよびサンプリングクロックSCに基づいて画像を表示する液晶パネル9とを備える。
【0017】
ここで、上記書込クロックWCは、メモリ3にデジタルの映像信号を書込むタイミングをはかる信号であり、書込リセット信号WRは書込についてのメモリのアドレスをリセットするための信号である。
【0018】
また、読出クロックRCは、メモリ3に書込まれたデジタルの映像信号PSを読出すタイミングをはかる信号であり、読出リセット信号RRは読出についてのメモリのアドレスをリセットするための信号である。
【0019】
また、読出イネーブル信号REは、そのローレベルの期間はメモリ3から既に書込まれた映像信号PSをそのまま読出して出力させ、そのハイレベルの期間にはメモリ3からダミーデータを出力させる信号である。ここで、ダミーデータとしては、具体的にはメモリ3の読出アドレスを進めないことによって、1画素前のデータを繰返すものをいう。
【0020】
さらに、サンプリングクロックSCは、液晶パネル9の各画素に画像を表示させるための信号であり、水平スタートパルスは1水平走査線の画像表示を開始させるための信号である。
【0021】
次に、上記の本実施の形態に係る液晶表示装置の動作を説明する。
PLL回路11から1水平期間に発生される書込クロックWCの数Xよりもタイミングコントローラ13から1水平期間に出力される読出クロックRCの数Yが増加した場合、タイミングコントローラ13からは、読出クロックRCの数がメモリ3に書込まれたデータ数以上になる時点から1水平期間が終わるまでの間はハイレベルの読出イネーブル信号REなどを出力し、ドット変換を行なう。なお、ドット変換とは、メモリ3に映像信号を書込む周波数Xとメモリ3から映像信号を読出す周波数Yとを異ならしめることをいう。
【0022】
図2は、読出イネーブル信号REによるドット変換を説明するためのタイミング図である。
【0023】
図2(e)および(f)に示されるように、読出イネーブル信号REがハイレベルの期間においてメモリ3から出力される映像信号PS1にダミーデータを挿入する。ここで、液晶パネル9の水平画素数Zが1水平期間内における書込クロックWCの数Xよりも多い場合でも、1水平期間内における読出クロックRCの数Yよりも少なくなるようにYを設定しておけば、サンプリングクロックSCを図2(g)に示されるタイミング、すなわち、読出クロックRCと同一周期でかつ位相が映像信号PS1と最適な関係になるようなタイミングで液晶パネル9に供給することによって、適正な画像を得ることができる。
【0024】
一方、PLL回路15における1水平期間の分周データは、マイクロコンピュータ17によりY*T/Uに設定される。ここで、Tは図3(a)に示されるような1水平走査期間を、Uは図3(d)に示されるような読出リセットパルスRRの1周期をそれぞれ表わす。
【0025】
そして、タイミングコントローラ13からは、読出リセットパルスRRおよび読出イネーブル信号REが読出クロックRCのYドット分の期間を1周期として出力され、1垂直周期ごとに書込リセットパルスWRと読出リセットパルスRRの出力されるタイミングが合うようにタイミング合わせを行なうことによりT/U倍の垂直ライン数に変換することが可能となる。
【0026】
図3は、ライン数を4/3倍にする場合の動作を示すタイミング図である。ここで、図3(f)に示される読出イネーブル信号REがハイレベルである期間は、上記のように、ダミーデータをメモリ3から出力する期間であるが、このダミーデータ出力期間を各1水平期間の後半におく図3(g)に示される読出イネーブル信号RE1と、前半におく図3(h)に示される読出イネーブル信号RE2とを予めタイミングコントローラ13内に用意しておく。
【0027】
また、タイミングコントローラ13は、マイクロコンピュータ17から垂直倍率のデータを受取り、そのデータをもとに図3(i)に示されるように読出リセット信号RRが書込リセット信号WRと同じタイミングで出力される時点Aから時点B(時点Bは、時点Aと後述する時点Cの中間時点)までの期間ハイレベルを有し、時点Bから再び読出リセット信号RRが書込リセット信号WRと同じタイミングで出力される時点Cまでの期間ローレベルを有するRE切換パルスを作成する。このRE切換パルスは、ローレベルを有することによって読出イネーブル信号REがハイレベルである期間を1水平走査期間の前半においてダミーデータを1水平走査期間の前半に挿入するとともに、ハイレベルを有することによって読出イネーブル信号REがハイレベルである期間を1水平走査期間の後半におきダミーデータを1水平走査期間の後半に挿入することとするものである。
【0028】
具体的には、図3(f)に示されるように、時点Aから時点Bまでは、図3(g)に示される読出イネーブル信号RE1が選択的に出力され、時点Bから時点Cまでは、図3(h)に示される読出イネーブル信号RE2が選択的に出力される。
【0029】
このようなタイミングでライン変換を行なうと、図3(b),(f)に示されるように、読出イネーブル信号REのローレベルの期間ET3の終わりの時点T6が書込の期間WT3の終了時点T5より後に来るとともに、期間ET4の終わりの時点T8が書込の期間WT4の終了時点T7と同時となるため、メモリ3からの映像信号の出力に際し、書込に対する追越しの発生を防ぐことができることとなる。
【0030】
またこの場合、メモリ3から出力される映像信号PS1は、図3(j)に示されるようになるが、この映像信号は1水平期間の前半または後半に偏ったものである。したがって、液晶パネル9の各走査線への画像表示を開始させる水平スタートパルスも、図3(k)に示されるように、映像信号PS1が1水平期間の前半に偏る時点Aから時点Bまでは各水平期間の最初に、映像信号PS1が1水平期間の後半に偏る時点Bから時点Cまでは各水平期間の中間時点において発生させることとする。このようなタイミングで水平スタートパルスを発生させることで、液晶パネル9上の各走査線に表示する画像の偏りを補正し、全体として液晶パネル9に最適な画像を得ることができる。
【0031】
【発明の効果】
請求項1に係る液晶表示装置によれば、1水平期間の映像信号のドット数を変換し、かつ、映像信号の垂直ライン数を変換する場合であっても、適正な画像を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図2】図1に示される液晶表示装置におけるドット変換を説明するためのタイミング図である。
【図3】図1に示される液晶表示装置の動作を説明するためのタイミング図である。
【図4】従来の液晶表示装置の動作を説明するためのタイミング図である。
【符号の説明】
3 メモリ
9 液晶パネル
11,15 PLL回路
13 タイミングコントローラ
17 マイクロコンピュータ
PS,PS1 映像信号
【発明の属する技術分野】
本発明は、液晶パネルに映像信号を供給して画像を表示する液晶表示装置に関するものである。
【0002】
【従来の技術】
現在、多種多様な仕様のコンピュータが製造されており、これらすべての映像信号を1台の液晶ディスプレイ装置で最適に表示してやるためには、映像信号と液晶パネル用サンプリングクロックの周波数や位相をコンピュータごとに最適状態に設定してやる必要があった。しかし、コンピュータの中には映像信号にサンプリングクロックを画素同期させると1水平期間のサンプリングクロック数が液晶パネルの水平方向の画素数より少なくなってしまうものもあり、このようなコンピュータにおいては、液晶パネル上に最適状態で表示することは不可能であった。ここで、このような問題を解消する技術として、1水平期間のドット数を増やして液晶パネルに画像を最適に表示する技術が従来より知られている。
【0003】
また、液晶パネルの高精細化に伴ってSVGA(横800画素*縦600画素)やXGA(横1024画素*縦768画素)というような規格に対応した液晶パネルが製造されるようになりコンピュータの中には映像信号の垂直表示ライン数が上記液晶パネルの垂直ライン数よりも少ないために映像信号の垂直ライン数を増やして拡大表示する要求が高まってきている。このライン数を増やすためのライン変換技術は既に開発されており、たとえば、「特願平5−190520」には、メモリを使用してメモリのリード側のクロックをライト側よりも速くしてライン数を増やすという技術が開示されている。
【0004】
【発明が解決しようとする課題】
図4は、上記2つの技術を組合せて1水平期間(1H)のドット数を増やし、かつ、メモリのリード側のクロックをライト側よりも速くして垂直表示ライン数を増やす従来のライン変換技術を説明するためのタイミング図である。
【0005】
図4(a)から(c)に示されるように、書込クロックWCは1H期間内にXドットの割合で存在するパルスからなるものであるが、この書込クロックWCに応答して映像信号がメモリに書込まれる。そして、この書込クロックWCに関しては、図4(a)に示される水平同期信号HSに対応して生成される図4(b)の書込リセットパルスWRによってメモリのアドレスがリセットされる。
【0006】
次に、上記メモリに書込まれた映像信号は、図4(e)に示される読出クロックRCに応答してメモリから読出される。この読出クロックRCは、図4(d),(e)に示されるように、書込クロックWCより周波数が高いパルスからなるものであり、Y(>X)ドットのパルスが発生されるごとに読出リセットパルスRRによって、メモリのアドレスがリセットされる。
【0007】
ここで、メモリへの書込と読出の関係について見れば、図4(b)に示される期間WT1において書込まれた映像信号は図4(d)に示される期間RT1で読出され、以下同様に、図4(b)に示される期間WT2,WT3,WT4において書込まれた映像信号は、それぞれ図4(d)に示される期間RT2,RT3,RT4で読出されることとなる。
【0008】
次に、図4(f)に示される読出イネーブル信号REについてであるが、この信号は、ローレベルの期間にはメモリから読出された映像信号をメモリから出力するとともに、ハイレベルの期間にはダミーデータをメモリから出力するための信号である。
【0009】
具体的には、期間RT1に読出された映像信号のうちXドットまでの映像信号が期間ET1にメモリから出力されることになる。
【0010】
ここで、図4(b)に示されるように、期間ET1の終わりの時点T2は書込リセットパルスWRが発生する時点T1より後であり、期間ET2の終わりの時点T4は書込リセットパルスWRが発生する時点T3より後であるため、期間WT1,WT2でメモリに書込まれたデータは、正常に、それぞれ期間ET1,ET2においてメモリから出力される。
【0011】
しかし、図4(b),(f)に示されるように、期間ET3の終わりの時点T6は書込リセットパルスWRが発生する時点T5より前であり、期間ET4の終わりの時点T8は書込リセットパルスWRが発生する時点T7より前であるため、図4のAに示される時間領域においては、メモリから出力させるべき映像信号がメモリに書込まれる映像信号を追い越してしまい適正な画像を得ることができないという問題が生じる。
【0012】
本発明は、このような問題を解決するためになされたもので、1水平期間のドット数を増やして、かつ、垂直ライン数を増やした場合においても、適正な画像を得ることのできる液晶表示装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
この発明は要約すれば、液晶表示装置であって、入力された映像信号に基づいて画像を表示する液晶表示手段と、映像信号のライン数を変換して液晶表示手段に与えるライン数変換手段とを備える。ライン数変換手段は、映像信号の水平同期信号に応じて書込アドレスがリセットされ、映像信号が書込クロックに応じて順次書込まれ、読出リセット信号に応じて読出アドレスがリセットされ、書込まれた映像信号が書込クロックよりも周波数の高い読出クロックに応じて順次読出されるラインメモリと、ラインメモリに対して読出リセット信号と読出アドレスのインクリメントを停止する読出イネーブル信号とを出力するタイミング制御手段とを含む。タイミング制御手段は、ラインメモリに書込まれた第1の所定ラインの読出開始が、第1の所定ラインの書込み開始時の書込アドレスのリセットより後で、かつ、第1の所定ラインの次のラインの書込アドレスのリセット以前にあり、さらに、第1の所定ラインのラインメモリからの読出終了が第1の所定ラインの次のラインの書込み開始時の書込アドレスのリセット以後になるように、読出イネーブル信号を制御する。タイミング制御手段は、ラインメモリに書込まれた第2の所定ラインの1回目の読出開始が、第2の所定ラインの書込み開始時の書込アドレスのリセットより後で、かつ、第2の所定ラインの1回目の読出終了が、第2の所定ラインの次のラインの書込アドレスのリセットと同時に行なわれ、さらに、第2の所定ラインの2回目の読出開始が、第2の所定ラインの次のラインの書込アドレスのリセットと同時に行なわれるように、読出イネーブル信号をさらに制御する。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【0015】
図1は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【0016】
図1に示されるように、この液晶表示装置は、アナログの映像信号PSをデジタルの映像信号に変換するA/D変換回路1と、マイクロコンピュータ17と、接続されたコンピュータ(図示していない)から入力された水平同期信号HSとマイクロコンピュータ17から供給される上記コンピュータに対応した分周比のデータX(1水平期間内のクロック数)とにより映像信号PSの画素と同期した書込クロックWC、書込リセット信号WRなどのクロック信号を発生させるPLL回路11と、A/D変換回路1でデジタル信号に変換された映像信号PSを記憶するメモリ3と、上記水平同期信号HSとマイクロコンピュータ17において設定された分周データY(1水平期間のクロック数)とに基づいてクロック信号を発生させるPLL回路15と、PLL回路11,15とマイクロコンピュータ17からの信号に応答して読出クロックRC、読出リセット信号RR、読出イネーブル信号RE、サンプリングクロックSC、水平スタートパルスを発生させるタイミングコントローラ13と、メモリ3から出力された映像信号PS1をアナログの映像信号に変換するD/A変換回路5と、上記アナログの映像信号に所定の処理を施す信号処理回路7と、信号処理回路7から出力された映像信号と水平スタートパルスおよびサンプリングクロックSCに基づいて画像を表示する液晶パネル9とを備える。
【0017】
ここで、上記書込クロックWCは、メモリ3にデジタルの映像信号を書込むタイミングをはかる信号であり、書込リセット信号WRは書込についてのメモリのアドレスをリセットするための信号である。
【0018】
また、読出クロックRCは、メモリ3に書込まれたデジタルの映像信号PSを読出すタイミングをはかる信号であり、読出リセット信号RRは読出についてのメモリのアドレスをリセットするための信号である。
【0019】
また、読出イネーブル信号REは、そのローレベルの期間はメモリ3から既に書込まれた映像信号PSをそのまま読出して出力させ、そのハイレベルの期間にはメモリ3からダミーデータを出力させる信号である。ここで、ダミーデータとしては、具体的にはメモリ3の読出アドレスを進めないことによって、1画素前のデータを繰返すものをいう。
【0020】
さらに、サンプリングクロックSCは、液晶パネル9の各画素に画像を表示させるための信号であり、水平スタートパルスは1水平走査線の画像表示を開始させるための信号である。
【0021】
次に、上記の本実施の形態に係る液晶表示装置の動作を説明する。
PLL回路11から1水平期間に発生される書込クロックWCの数Xよりもタイミングコントローラ13から1水平期間に出力される読出クロックRCの数Yが増加した場合、タイミングコントローラ13からは、読出クロックRCの数がメモリ3に書込まれたデータ数以上になる時点から1水平期間が終わるまでの間はハイレベルの読出イネーブル信号REなどを出力し、ドット変換を行なう。なお、ドット変換とは、メモリ3に映像信号を書込む周波数Xとメモリ3から映像信号を読出す周波数Yとを異ならしめることをいう。
【0022】
図2は、読出イネーブル信号REによるドット変換を説明するためのタイミング図である。
【0023】
図2(e)および(f)に示されるように、読出イネーブル信号REがハイレベルの期間においてメモリ3から出力される映像信号PS1にダミーデータを挿入する。ここで、液晶パネル9の水平画素数Zが1水平期間内における書込クロックWCの数Xよりも多い場合でも、1水平期間内における読出クロックRCの数Yよりも少なくなるようにYを設定しておけば、サンプリングクロックSCを図2(g)に示されるタイミング、すなわち、読出クロックRCと同一周期でかつ位相が映像信号PS1と最適な関係になるようなタイミングで液晶パネル9に供給することによって、適正な画像を得ることができる。
【0024】
一方、PLL回路15における1水平期間の分周データは、マイクロコンピュータ17によりY*T/Uに設定される。ここで、Tは図3(a)に示されるような1水平走査期間を、Uは図3(d)に示されるような読出リセットパルスRRの1周期をそれぞれ表わす。
【0025】
そして、タイミングコントローラ13からは、読出リセットパルスRRおよび読出イネーブル信号REが読出クロックRCのYドット分の期間を1周期として出力され、1垂直周期ごとに書込リセットパルスWRと読出リセットパルスRRの出力されるタイミングが合うようにタイミング合わせを行なうことによりT/U倍の垂直ライン数に変換することが可能となる。
【0026】
図3は、ライン数を4/3倍にする場合の動作を示すタイミング図である。ここで、図3(f)に示される読出イネーブル信号REがハイレベルである期間は、上記のように、ダミーデータをメモリ3から出力する期間であるが、このダミーデータ出力期間を各1水平期間の後半におく図3(g)に示される読出イネーブル信号RE1と、前半におく図3(h)に示される読出イネーブル信号RE2とを予めタイミングコントローラ13内に用意しておく。
【0027】
また、タイミングコントローラ13は、マイクロコンピュータ17から垂直倍率のデータを受取り、そのデータをもとに図3(i)に示されるように読出リセット信号RRが書込リセット信号WRと同じタイミングで出力される時点Aから時点B(時点Bは、時点Aと後述する時点Cの中間時点)までの期間ハイレベルを有し、時点Bから再び読出リセット信号RRが書込リセット信号WRと同じタイミングで出力される時点Cまでの期間ローレベルを有するRE切換パルスを作成する。このRE切換パルスは、ローレベルを有することによって読出イネーブル信号REがハイレベルである期間を1水平走査期間の前半においてダミーデータを1水平走査期間の前半に挿入するとともに、ハイレベルを有することによって読出イネーブル信号REがハイレベルである期間を1水平走査期間の後半におきダミーデータを1水平走査期間の後半に挿入することとするものである。
【0028】
具体的には、図3(f)に示されるように、時点Aから時点Bまでは、図3(g)に示される読出イネーブル信号RE1が選択的に出力され、時点Bから時点Cまでは、図3(h)に示される読出イネーブル信号RE2が選択的に出力される。
【0029】
このようなタイミングでライン変換を行なうと、図3(b),(f)に示されるように、読出イネーブル信号REのローレベルの期間ET3の終わりの時点T6が書込の期間WT3の終了時点T5より後に来るとともに、期間ET4の終わりの時点T8が書込の期間WT4の終了時点T7と同時となるため、メモリ3からの映像信号の出力に際し、書込に対する追越しの発生を防ぐことができることとなる。
【0030】
またこの場合、メモリ3から出力される映像信号PS1は、図3(j)に示されるようになるが、この映像信号は1水平期間の前半または後半に偏ったものである。したがって、液晶パネル9の各走査線への画像表示を開始させる水平スタートパルスも、図3(k)に示されるように、映像信号PS1が1水平期間の前半に偏る時点Aから時点Bまでは各水平期間の最初に、映像信号PS1が1水平期間の後半に偏る時点Bから時点Cまでは各水平期間の中間時点において発生させることとする。このようなタイミングで水平スタートパルスを発生させることで、液晶パネル9上の各走査線に表示する画像の偏りを補正し、全体として液晶パネル9に最適な画像を得ることができる。
【0031】
【発明の効果】
請求項1に係る液晶表示装置によれば、1水平期間の映像信号のドット数を変換し、かつ、映像信号の垂直ライン数を変換する場合であっても、適正な画像を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図2】図1に示される液晶表示装置におけるドット変換を説明するためのタイミング図である。
【図3】図1に示される液晶表示装置の動作を説明するためのタイミング図である。
【図4】従来の液晶表示装置の動作を説明するためのタイミング図である。
【符号の説明】
3 メモリ
9 液晶パネル
11,15 PLL回路
13 タイミングコントローラ
17 マイクロコンピュータ
PS,PS1 映像信号
Claims (1)
- 入力された映像信号に基づいて画像を表示する液晶表示手段と、
前記映像信号のライン数を4/3倍に変換して前記液晶表示手段に与えるライン数変換手段とを備え、
前記ライン数変換手段は、
前記映像信号の水平同期信号に応じて書込アドレスがリセットされ、前記映像信号が書込クロックに応じて順次書込まれ、読出リセット信号に応じて読出アドレスがリセットされ、書込まれた前記映像信号が前記書込クロックよりも周波数の高い読出クロックに応じて順次読出されるラインメモリと、
前記ラインメモリに対して前記読出リセット信号と前記読出アドレスのインクリメントを停止する読出イネーブル信号とを出力するタイミング制御手段とを含み、
前記タイミング制御手段は、前記ラインメモリに書込まれた第1番目及び第2番目のラインの読出開始が、前記第1番目及び第2番目のラインの書込み開始時の前記書込アドレスのリセットより後で、かつ、前記第1番目及び第2番目のラインの次のラインの書込み開始時の前記書込アドレスのリセット以前にあり、さらに、前記第1番目及び第2番目のラインの前記ラインメモリからの読出終了が前記第1番目及び第2番目のラインの次のラインの書込み開始時の前記書込アドレスのリセット以後になるように、前記読出イネーブル信号を制御し、
前記タイミング制御手段は、前記ラインメモリに書込まれた第3番目のラインの1回目の読出開始が、前記第3番目のラインの書込み開始時の前記書込アドレスのリセットより後で、かつ、前記第3番目のラインの1回目の読出終了が、前記第3番目のラインの次のラインの書込み開始時の前記書込アドレスのリセットと同時に行なわれ、さらに、前記第3番目のラインの2回目の読出開始が、前記第3番目のラインの次のラインの書込み開始時の前記書込アドレスのリセットと同時に行なわれるように、前記読出イネーブル信号をさらに制御する、液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22372996A JP3643652B2 (ja) | 1996-08-26 | 1996-08-26 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22372996A JP3643652B2 (ja) | 1996-08-26 | 1996-08-26 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1070694A JPH1070694A (ja) | 1998-03-10 |
JP3643652B2 true JP3643652B2 (ja) | 2005-04-27 |
Family
ID=16802780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22372996A Expired - Fee Related JP3643652B2 (ja) | 1996-08-26 | 1996-08-26 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3643652B2 (ja) |
-
1996
- 1996-08-26 JP JP22372996A patent/JP3643652B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1070694A (ja) | 1998-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60227296A (ja) | 表示制御方式 | |
JP2000148080A (ja) | マルチディスプレイ装置の表示制御装置、表示装置及びマルチディスプレイ装置 | |
USRE37069E1 (en) | Data stream converter with increased grey levels | |
JP2000224477A (ja) | 映像表示装置および方法 | |
JP3643652B2 (ja) | 液晶表示装置 | |
JP3674258B2 (ja) | 画像信号処理装置 | |
JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
JP3423327B2 (ja) | 映像信号入出力装置 | |
JPH0373897B2 (ja) | ||
JP3671721B2 (ja) | 画像表示装置 | |
JP2002244632A (ja) | 情報処理装置および表示制御方法 | |
US6912000B1 (en) | Picture processing apparatus | |
US5948039A (en) | Vehicular navigation display system | |
JPH1069253A (ja) | 液晶表示装置 | |
JPH07261703A (ja) | 液晶表示制御装置 | |
JP3593715B2 (ja) | 映像表示装置 | |
JP2662393B2 (ja) | 表示制御装置 | |
JPH0830236A (ja) | 液晶表示装置 | |
KR100516052B1 (ko) | 블랭크구간을이용한비디오패러미터의전송방법 | |
JP2903346B2 (ja) | 映像表示装置 | |
JP2631221B2 (ja) | Crt表示制御装置 | |
JPH0728434A (ja) | 画像表示装置 | |
JPH05292433A (ja) | 液晶表示装置の駆動方法 | |
JPH10232662A (ja) | 走査線数変換装置 | |
JP2003241727A (ja) | 1系統の画像入力から複数系統の画像出力を得るための画像出力方法及び回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |