JPH05323942A - 背景画像表示装置およびそれに用いられる外部記憶装置 - Google Patents
背景画像表示装置およびそれに用いられる外部記憶装置Info
- Publication number
- JPH05323942A JPH05323942A JP3303216A JP30321691A JPH05323942A JP H05323942 A JPH05323942 A JP H05323942A JP 3303216 A JP3303216 A JP 3303216A JP 30321691 A JP30321691 A JP 30321691A JP H05323942 A JPH05323942 A JP H05323942A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dot
- mode
- character
- background
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 42
- 238000013500 data storage Methods 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 239000003086 colorant Substances 0.000 claims description 24
- 238000004364 calculation method Methods 0.000 description 12
- 238000010894 electron beam technology Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 101000804821 Homo sapiens WD repeat and SOCS box-containing protein 2 Proteins 0.000 description 2
- 101100476722 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SBA1 gene Proteins 0.000 description 2
- 102100035329 WD repeat and SOCS box-containing protein 2 Human genes 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/74—Circuits for processing colour signals for obtaining special effects
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
- A63F2300/20—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
- A63F2300/203—Image generating hardware
Abstract
(57)【要約】
【構成】 ＲＯＭ３８にドットデータ，キャラクタ指定
データ，およびモードデータをプログラムする。モード
データが指定する各場面の各背景画面を構成するキャラ
クタ指定データおよび各背景画面で用いる各キャラクタ
のドットデータが、マイクロプロセサ１２によって、Ｒ
ＯＭからＳＣ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４に
書き込まれる。ＳＣアドレス回路１６がＳＣ−ＲＡＭか
らキャラクタ指定データを読み出し、それとモードデー
タとに基づいてＨＲアドレス回路１８がＣＨＲ−ＲＡＭ
から各キャラクタのドットデータを読み出す。ドットデ
ータが並列−直列変換回路によって直列データに変換さ
れ、ドットデータ組合回路がそのドットデータを組合せ
てカラー発生回路に与える。 【効果】 モードデータを変更すれば多種多様の背景画
像を表示できる。
データ，およびモードデータをプログラムする。モード
データが指定する各場面の各背景画面を構成するキャラ
クタ指定データおよび各背景画面で用いる各キャラクタ
のドットデータが、マイクロプロセサ１２によって、Ｒ
ＯＭからＳＣ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４に
書き込まれる。ＳＣアドレス回路１６がＳＣ−ＲＡＭか
らキャラクタ指定データを読み出し、それとモードデー
タとに基づいてＨＲアドレス回路１８がＣＨＲ−ＲＡＭ
から各キャラクタのドットデータを読み出す。ドットデ
ータが並列−直列変換回路によって直列データに変換さ
れ、ドットデータ組合回路がそのドットデータを組合せ
てカラー発生回路に与える。 【効果】 モードデータを変更すれば多種多様の背景画
像を表示できる。
Description
【０００１】
【産業上の利用分野】この発明は背景画像表示装置およ
びそれに用いられる外部記憶装置に関する。より特定的
には、この発明は、テレビゲーム機のような多種多様な
背景画面を表示する必要のある背景画像表示装置とそれ
に用いられる外部記憶装置に関する。
びそれに用いられる外部記憶装置に関する。より特定的
には、この発明は、テレビゲーム機のような多種多様な
背景画面を表示する必要のある背景画像表示装置とそれ
に用いられる外部記憶装置に関する。
【０００２】
【従来の技術】背景画像をテキスト方式で表示しかつ背
景画像と動画像とを組み合わせて表示する画像表示装置
の一例が、特公平２−７４７８号（ＵＳＰ４，８２４，
１０６に対応する）に開示されている。
景画像と動画像とを組み合わせて表示する画像表示装置
の一例が、特公平２−７４７８号（ＵＳＰ４，８２４，
１０６に対応する）に開示されている。
【０００３】
【発明が解決しようとする課題】上記従来技術では、１
つの場面（フレーム）に１つの背景画面しか表示できな
かった。メモリ容量を増加することにより、１つの場面
に複数の背景画面を表示するように、従来技術を変更す
ることが考えられる。しかし、画像表示のために用いら
れるマイクロプロセサ（ＣＰＵ）が一定時間に処理でき
るデータ量に制限があり、しかもマイクロプロセサのア
ドレス空間に制限があるため、当然に、１つの場面を構
成する背景画面の数，１つの背景画面を構成するセルの
数および各背景画面で使用可能なカラーの数等に制約を
受ける。たとえば、背景画面のセル数を多くすると１ド
ット当りのカラー数を増やせるが１つの場面で表示可能
な背景画面数が少なくなり、セル数を少なくすると背景
画面数を増やすことができるが１ドット当たりのカラー
数が減る。
つの場面（フレーム）に１つの背景画面しか表示できな
かった。メモリ容量を増加することにより、１つの場面
に複数の背景画面を表示するように、従来技術を変更す
ることが考えられる。しかし、画像表示のために用いら
れるマイクロプロセサ（ＣＰＵ）が一定時間に処理でき
るデータ量に制限があり、しかもマイクロプロセサのア
ドレス空間に制限があるため、当然に、１つの場面を構
成する背景画面の数，１つの背景画面を構成するセルの
数および各背景画面で使用可能なカラーの数等に制約を
受ける。たとえば、背景画面のセル数を多くすると１ド
ット当りのカラー数を増やせるが１つの場面で表示可能
な背景画面数が少なくなり、セル数を少なくすると背景
画面数を増やすことができるが１ドット当たりのカラー
数が減る。
【０００４】そこで、この発明の主たる目的は、複数の
背景画面を切り換えて多様な場面の背景画像を表示でき
る、背景画像表示装置およびそれに用いられる外部記憶
装置を提供することである。この発明の他の目的は、メ
モリを効率的に使用することによって、少ない記憶容量
で多種多様の背景画像を表示し得る、背景画像表示装置
およびそれに用いられる外部記憶装置を提供することで
ある。
背景画面を切り換えて多様な場面の背景画像を表示でき
る、背景画像表示装置およびそれに用いられる外部記憶
装置を提供することである。この発明の他の目的は、メ
モリを効率的に使用することによって、少ない記憶容量
で多種多様の背景画像を表示し得る、背景画像表示装置
およびそれに用いられる外部記憶装置を提供することで
ある。
【０００５】
【課題を解決するための手段】この発明の背景画像表示
装置は、各々が所定数のドットで構成されるキャラクタ
を水平方向にＮ個、垂直方向にＭ個配列することによっ
て１つの背景画面を表現しかつ複数の背景画面で１つの
場面が構成される背景画像をラスタ走査型ディスプレイ
上に表示する。背景画像表示装置は、各場面を構成する
背景画面の数および各々の背景画面で使用されるセルの
数を指定するモードデータを発生するためのモードデー
タ発生手段（実施例では外部メモリ３６のＲＯＭ３８お
よびマイクロプロセサ１２）、モードデータ発生手段に
よって指定され得る数の背景画面の各々毎にＮ×Ｍ個の
キャラクタを指定するキャラクタ指定データを記憶可能
な記憶領域を有するキャラクタ指定データ記憶手段（実
施例ではＲＯＭ３８およびＳＣ−ＲＡＭ４２）、各々が
１ドットにつき２以上のセルを含むかつキャラクタ指定
データによって指定される複数のキャラクタの各々のド
ットデータを記憶するためのドットデータ記憶手段（実
施例ではＲＯＭ３８およびＣＨＲ−ＲＡＭ４４）、ラス
タ走査型ディスプレイの水平走査に同期してキャラクタ
指定データ記憶手段からキャラクタ指定データを読み出
すための第１の読出手段（実施例でではＳＣアドレス回
路１６）、ラスタ走査型ディスプレイの水平走査に同期
しかつキャラクタ指定データ記憶手段から読み出された
キャラクタ指定データに基づいてドットデータ記憶手段
からキャラクタ指定データによって指定された各キャラ
クタのドットデータを読み出すための第２の読出手段
（実施例ではＣＨＲアドレス回路１８）、第２の読出手
段によってドットデータ記憶手段から読み出されたドッ
トデータを所定数単位毎にビット並列で一時記憶しかつ
ビット直列で出力するための並列−直列変換手段（実施
例では並列−直列変換回路２８）、並列−直列変換手段
から出力されるドットデータを組み合わせてモードデー
タによって指定される背景画面毎のドットデータを出力
するための出力手段（実施例ではドットデータ組合回路
３０）、および出力手段から出力される各背景画面のド
ットデータに基づいて映像信号を発生する映像信号発生
手段（実施例では色発生回路３４）を備える。
装置は、各々が所定数のドットで構成されるキャラクタ
を水平方向にＮ個、垂直方向にＭ個配列することによっ
て１つの背景画面を表現しかつ複数の背景画面で１つの
場面が構成される背景画像をラスタ走査型ディスプレイ
上に表示する。背景画像表示装置は、各場面を構成する
背景画面の数および各々の背景画面で使用されるセルの
数を指定するモードデータを発生するためのモードデー
タ発生手段（実施例では外部メモリ３６のＲＯＭ３８お
よびマイクロプロセサ１２）、モードデータ発生手段に
よって指定され得る数の背景画面の各々毎にＮ×Ｍ個の
キャラクタを指定するキャラクタ指定データを記憶可能
な記憶領域を有するキャラクタ指定データ記憶手段（実
施例ではＲＯＭ３８およびＳＣ−ＲＡＭ４２）、各々が
１ドットにつき２以上のセルを含むかつキャラクタ指定
データによって指定される複数のキャラクタの各々のド
ットデータを記憶するためのドットデータ記憶手段（実
施例ではＲＯＭ３８およびＣＨＲ−ＲＡＭ４４）、ラス
タ走査型ディスプレイの水平走査に同期してキャラクタ
指定データ記憶手段からキャラクタ指定データを読み出
すための第１の読出手段（実施例でではＳＣアドレス回
路１６）、ラスタ走査型ディスプレイの水平走査に同期
しかつキャラクタ指定データ記憶手段から読み出された
キャラクタ指定データに基づいてドットデータ記憶手段
からキャラクタ指定データによって指定された各キャラ
クタのドットデータを読み出すための第２の読出手段
（実施例ではＣＨＲアドレス回路１８）、第２の読出手
段によってドットデータ記憶手段から読み出されたドッ
トデータを所定数単位毎にビット並列で一時記憶しかつ
ビット直列で出力するための並列−直列変換手段（実施
例では並列−直列変換回路２８）、並列−直列変換手段
から出力されるドットデータを組み合わせてモードデー
タによって指定される背景画面毎のドットデータを出力
するための出力手段（実施例ではドットデータ組合回路
３０）、および出力手段から出力される各背景画面のド
ットデータに基づいて映像信号を発生する映像信号発生
手段（実施例では色発生回路３４）を備える。
【０００６】この発明の外部記憶装置（実施例でいえば
外部メモリ３６やＣＤ−ＲＯＭ）は、背景画像表示装置
に接続される。この背景画像表示装置は各々が所定数の
ドットで構成されるキャラクタを水平方向にＮ個、垂直
方向にＭ個配列することによって１つの背景画面を表現
しかつ複数の背景画面で１つの場面が構成される背景画
像をラスタ走査型ディスプレイ上に表示する。外部記憶
装置は背景画像の表示のために必要なプログラムデータ
を記憶するプログラムデータ記憶手段（実施例ではＲＯ
Ｍ３８）を備え、プログラムデータ記憶手段は、場面を
構成する背景画面の数および各々の背景画面で使用され
るセルの数を指定するモードデータを記憶するためのモ
ードデータ記憶領域（実施例ではＲＯＭ３８の領域３８
ｃ）と、各々が１ドットにつき２以上のセルを含む複数
のキャラクタのドットデータを記憶するドットデータ記
憶領域（実施例ではＲＯＭ３８の領域３８ａ）と、前記
モードデータによって指定され得る数の背景画面の各々
毎に最大Ｎ×Ｍ個のキャラクタおよびそれらの表示位置
を指定するキャラクタ指定データを記憶可能な記憶領域
を有するキャラクタ指定データ記憶領域（実施例ではＲ
ＯＭ３８の領域３８ｂ）と、前記モードデータ，前記ド
ットデータおよび前記キャラクタ指定データを転送する
ためのプログラムデータを記憶する転送プログラムデー
タ記憶領域（実施例ではＲＯＭ３８の領域３８ｄ）とを
含む。そして、背景画像表示装置は、書込読出可能メモ
リ（実施例ではＲＡＭ４０）と、プログラムデータ記憶
手段に記憶されている転送プログラムデータに基づい
て、キャラクタ指定データとドットデータとを書込読出
可能メモリへ転送するデータ転送手段（マイクロプロセ
サ１２）と、モードデータ記憶領域からモードデータを
読み出すモードデータ読出手段実施例ではモードレジス
タ１４）と、ラスタ走査型ディスプレイの水平走査に同
期して書込読出可能メモリからキャラクタ指定データを
読み出すための第１の読出手段（実施例ではＳＣアドレ
ス回路１６）、ラスタ走査型ディスプレイの水平走査に
同期して書込読出メモリからキャラクタ指定データによ
って指定される各キャラクタのドットデータを読み出す
ための第２の読出手段（実施例ではＣＨＲアドレス回路
１８）、第２の読出手段によって読み出されたドットデ
ータを所定数単位毎にビット並列で一時記憶しかつビッ
ト直列で出力するための並列−直列変換手段（実施例で
は並列−直列変換回路２８）、並列−直列変換手段から
出力されるドットデータを組み合わせてモードデータ読
出手段からのモードデータによって指定される背景画面
毎のドットデータを出力するための出力手段（実施例で
はドットデータ組合回路３０）、および出力手段から出
力される各背景画面のドットデータに基づいて映像信号
を発生する映像信号発生手段（実施例では色発生回路３
４）を備える。
外部メモリ３６やＣＤ−ＲＯＭ）は、背景画像表示装置
に接続される。この背景画像表示装置は各々が所定数の
ドットで構成されるキャラクタを水平方向にＮ個、垂直
方向にＭ個配列することによって１つの背景画面を表現
しかつ複数の背景画面で１つの場面が構成される背景画
像をラスタ走査型ディスプレイ上に表示する。外部記憶
装置は背景画像の表示のために必要なプログラムデータ
を記憶するプログラムデータ記憶手段（実施例ではＲＯ
Ｍ３８）を備え、プログラムデータ記憶手段は、場面を
構成する背景画面の数および各々の背景画面で使用され
るセルの数を指定するモードデータを記憶するためのモ
ードデータ記憶領域（実施例ではＲＯＭ３８の領域３８
ｃ）と、各々が１ドットにつき２以上のセルを含む複数
のキャラクタのドットデータを記憶するドットデータ記
憶領域（実施例ではＲＯＭ３８の領域３８ａ）と、前記
モードデータによって指定され得る数の背景画面の各々
毎に最大Ｎ×Ｍ個のキャラクタおよびそれらの表示位置
を指定するキャラクタ指定データを記憶可能な記憶領域
を有するキャラクタ指定データ記憶領域（実施例ではＲ
ＯＭ３８の領域３８ｂ）と、前記モードデータ，前記ド
ットデータおよび前記キャラクタ指定データを転送する
ためのプログラムデータを記憶する転送プログラムデー
タ記憶領域（実施例ではＲＯＭ３８の領域３８ｄ）とを
含む。そして、背景画像表示装置は、書込読出可能メモ
リ（実施例ではＲＡＭ４０）と、プログラムデータ記憶
手段に記憶されている転送プログラムデータに基づい
て、キャラクタ指定データとドットデータとを書込読出
可能メモリへ転送するデータ転送手段（マイクロプロセ
サ１２）と、モードデータ記憶領域からモードデータを
読み出すモードデータ読出手段実施例ではモードレジス
タ１４）と、ラスタ走査型ディスプレイの水平走査に同
期して書込読出可能メモリからキャラクタ指定データを
読み出すための第１の読出手段（実施例ではＳＣアドレ
ス回路１６）、ラスタ走査型ディスプレイの水平走査に
同期して書込読出メモリからキャラクタ指定データによ
って指定される各キャラクタのドットデータを読み出す
ための第２の読出手段（実施例ではＣＨＲアドレス回路
１８）、第２の読出手段によって読み出されたドットデ
ータを所定数単位毎にビット並列で一時記憶しかつビッ
ト直列で出力するための並列−直列変換手段（実施例で
は並列−直列変換回路２８）、並列−直列変換手段から
出力されるドットデータを組み合わせてモードデータ読
出手段からのモードデータによって指定される背景画面
毎のドットデータを出力するための出力手段（実施例で
はドットデータ組合回路３０）、および出力手段から出
力される各背景画面のドットデータに基づいて映像信号
を発生する映像信号発生手段（実施例では色発生回路３
４）を備える。
【０００７】
【作用】外部メモリ３６が背景画像表示装置１０に接続
されたとき、ＲＯＭ３８のようなプログラムデータ記憶
手段に記憶されている転送プログラムデータに基づい
て、背景画面ＢＧ１〜ＢＧ４のそれぞれのキャラクタ指
定データおよび各背景画面（ＢＧ１〜ＢＧ４）で使用す
る複数のキャラクタのドットデータがキャラクタ指定デ
ータ記憶領域およびドットデータ記憶領域から読み出さ
れ、それらが書込読出可能メモリに書き込まれる。この
とき、ＲＡＭ４０のような書込読出可能メモリすなわ
ち、ＳＣ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４には図
３に示されるフォーマットで各データが書き込まれる。
されたとき、ＲＯＭ３８のようなプログラムデータ記憶
手段に記憶されている転送プログラムデータに基づい
て、背景画面ＢＧ１〜ＢＧ４のそれぞれのキャラクタ指
定データおよび各背景画面（ＢＧ１〜ＢＧ４）で使用す
る複数のキャラクタのドットデータがキャラクタ指定デ
ータ記憶領域およびドットデータ記憶領域から読み出さ
れ、それらが書込読出可能メモリに書き込まれる。この
とき、ＲＡＭ４０のような書込読出可能メモリすなわ
ち、ＳＣ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４には図
３に示されるフォーマットで各データが書き込まれる。
【０００８】実施例のＨＶカウンタ２２は、ディスプレ
イの電子ビームの走査に同期して、電子ビームの水平位
置に対応する計数値Ｈｃと垂直位置に対応する計数値Ｖ
ｃを発生する。そして、タイミング信号発生回路２０
は、電子ビームがディスプレイの１ドット分だけ移動す
る間に、第０サイクル〜第７サイクルの８サイクルの信
号を発生し、第０サイクル信号〜第３サイクル信号を第
１の読出手段すなわちＳＣアドレス回路１６に与え、第
４サイクル信号〜第７サイクル信号を第２の読出手段す
なわちＣＨＲアドレス回路１８に与える。ＳＣアドレス
回路１８は、第０サイクル〜第３サイクルのそれぞれの
タイミングで、背景画面ＢＧ４，ＢＧ３，ＢＧ２および
ＢＧ１に対応するスクリーンベースアドレスＳＢＡ４，
ＳＢＡ３，ＳＢＡ２およびＳＢＡ１とそのときの計数値
ＨｃおよびＶｃに対応する表示位置を示すアドレスを加
えたアドレスを、各サイクル順次に発生して、ＳＣ−Ｒ
ＡＭ４２の読出アドレスを指定する。応じて、ＳＣ−Ｒ
ＡＭ４２からは、キャラクタ指定データ（図１１参照）
が読み出される。
イの電子ビームの走査に同期して、電子ビームの水平位
置に対応する計数値Ｈｃと垂直位置に対応する計数値Ｖ
ｃを発生する。そして、タイミング信号発生回路２０
は、電子ビームがディスプレイの１ドット分だけ移動す
る間に、第０サイクル〜第７サイクルの８サイクルの信
号を発生し、第０サイクル信号〜第３サイクル信号を第
１の読出手段すなわちＳＣアドレス回路１６に与え、第
４サイクル信号〜第７サイクル信号を第２の読出手段す
なわちＣＨＲアドレス回路１８に与える。ＳＣアドレス
回路１８は、第０サイクル〜第３サイクルのそれぞれの
タイミングで、背景画面ＢＧ４，ＢＧ３，ＢＧ２および
ＢＧ１に対応するスクリーンベースアドレスＳＢＡ４，
ＳＢＡ３，ＳＢＡ２およびＳＢＡ１とそのときの計数値
ＨｃおよびＶｃに対応する表示位置を示すアドレスを加
えたアドレスを、各サイクル順次に発生して、ＳＣ−Ｒ
ＡＭ４２の読出アドレスを指定する。応じて、ＳＣ−Ｒ
ＡＭ４２からは、キャラクタ指定データ（図１１参照）
が読み出される。
【０００９】この各背景画面ＢＧ１〜ＢＧ４のキャラク
タ指定データに含まれるキャラクタコード（d0〜d9）が
ＣＨＲ−ＲＡＭ４４のアドレスを指定するデータとして
ＣＨＲアドレス回路１８に与えられる。ＣＨＲアドレス
回路１８は、第０サイクル〜第３サイクルに順次読み出
された背景画面ＢＧ４〜ＢＧ１のキャラクタ指定データ
に基いて、かつ第４サイクル〜第７サイクルのタイミン
グに同期して、ＣＨＲアドレスを出力する。応じて、Ｃ
ＨＲ−ＲＡＭ４４からドットデータが読み出される。
タ指定データに含まれるキャラクタコード（d0〜d9）が
ＣＨＲ−ＲＡＭ４４のアドレスを指定するデータとして
ＣＨＲアドレス回路１８に与えられる。ＣＨＲアドレス
回路１８は、第０サイクル〜第３サイクルに順次読み出
された背景画面ＢＧ４〜ＢＧ１のキャラクタ指定データ
に基いて、かつ第４サイクル〜第７サイクルのタイミン
グに同期して、ＣＨＲアドレスを出力する。応じて、Ｃ
ＨＲ−ＲＡＭ４４からドットデータが読み出される。
【００１０】この第４サイクル〜第７サイクルのタイミ
ングで読出された各ネーム０，ｎ，１および１０２３の
ドットデータが、ラッチ回路２６の上から順に４個のラ
ッチ回路２６ａ〜２６ｄ（図１）にビット並列でラッチ
される。このデータすなわち各背景画面ＢＧ１〜ＢＧ４
の或る表示位置に対応する１つのキャラクタの水平方向
８ドット分のカラーデータ（１ドット当たり４カラーを
指定するための２ビットデータ）が並列−直列変換手段
すなわち並列−直列変換回路２８にビット並列で与えら
れる。並列−直列変換回路２８は、タイミング信号発生
回路２０からの書込信号Ｗに応じて、ビット並列データ
を読込んで一時記憶する。そして、並列−直列変換回路
２８は、電子ビームが１ドット期間移動する時間の２倍
の周期で与えられる読出クロックに同期して、ビット並
列データをビット直列データに変換して、ドットデータ
組合変換回路３０に与える。
ングで読出された各ネーム０，ｎ，１および１０２３の
ドットデータが、ラッチ回路２６の上から順に４個のラ
ッチ回路２６ａ〜２６ｄ（図１）にビット並列でラッチ
される。このデータすなわち各背景画面ＢＧ１〜ＢＧ４
の或る表示位置に対応する１つのキャラクタの水平方向
８ドット分のカラーデータ（１ドット当たり４カラーを
指定するための２ビットデータ）が並列−直列変換手段
すなわち並列−直列変換回路２８にビット並列で与えら
れる。並列−直列変換回路２８は、タイミング信号発生
回路２０からの書込信号Ｗに応じて、ビット並列データ
を読込んで一時記憶する。そして、並列−直列変換回路
２８は、電子ビームが１ドット期間移動する時間の２倍
の周期で与えられる読出クロックに同期して、ビット並
列データをビット直列データに変換して、ドットデータ
組合変換回路３０に与える。
【００１１】ドットデータ組合変換回路３０は、並列−
直列変換回路２８から出力されるａ０とａ１，ｂ０とｂ
１，ｃ０とｃ１，ｄ０とｄ１，ｅ０とｅ１，ｆ０とｆ１
の各対の直列データを、モードデータに基づいて、セル
数に対応するビット数に組合わせる。それによって、各
背景画面ＢＧ４〜ＢＧ１別のカラーデータが出力され色
発生回路３４に与えられる。色発生回路３４は、カラー
データとパレットデータとの組合せによって決まるカラ
ー映像信号（アナログ信号）を発生し、ディスプレイに
与える。
直列変換回路２８から出力されるａ０とａ１，ｂ０とｂ
１，ｃ０とｃ１，ｄ０とｄ１，ｅ０とｅ１，ｆ０とｆ１
の各対の直列データを、モードデータに基づいて、セル
数に対応するビット数に組合わせる。それによって、各
背景画面ＢＧ４〜ＢＧ１別のカラーデータが出力され色
発生回路３４に与えられる。色発生回路３４は、カラー
データとパレットデータとの組合せによって決まるカラ
ー映像信号（アナログ信号）を発生し、ディスプレイに
与える。
【００１２】このようにして、モードデータを予め設定
することによって、各場面での背景画面の数と各々の背
景画面で使用可能なカラーの数との組合せを任意に設定
できる。
することによって、各場面での背景画面の数と各々の背
景画面で使用可能なカラーの数との組合せを任意に設定
できる。
【００１３】
【発明の効果】この発明によれば、１つの場面を構成す
る背景画面の数と各々の背景画面で使用されるセルの数
やカラーの数の組合せを指定するモードデータを発生
し、このモードデータに基づいてドットデータ記憶手段
およびキャラクタ指定データ記憶手段から必要なデータ
のみを読み出すようにしているので、限られた処理時間
内でのマイクロプロセサの画像表示能力を最大にし得
る。
る背景画面の数と各々の背景画面で使用されるセルの数
やカラーの数の組合せを指定するモードデータを発生
し、このモードデータに基づいてドットデータ記憶手段
およびキャラクタ指定データ記憶手段から必要なデータ
のみを読み出すようにしているので、限られた処理時間
内でのマイクロプロセサの画像表示能力を最大にし得
る。
【００１４】また、すべての場面分に用いられるキャラ
クタのドットデータやキャラクタ指定データを不揮発性
記憶手段に記憶させておき、１つの場面（フレーム）分
のデータのみをＲＡＭ等にその都度一時記憶するように
すれば、ＲＡＭ等のメモリを効率的に使用することがで
きる。この発明の上述の目的，その他の目的，特徴およ
び利点は、図面を参照して行う以下の実施例の詳細な説
明から一層明らかとなろう。
クタのドットデータやキャラクタ指定データを不揮発性
記憶手段に記憶させておき、１つの場面（フレーム）分
のデータのみをＲＡＭ等にその都度一時記憶するように
すれば、ＲＡＭ等のメモリを効率的に使用することがで
きる。この発明の上述の目的，その他の目的，特徴およ
び利点は、図面を参照して行う以下の実施例の詳細な説
明から一層明らかとなろう。
【００１５】
【実施例】図１に示す実施例の背景画像表示装置１０は
ディスプレイの一例であるラスタ走査型ディスプレイ
（図示せず）に適用される。ラスタ走査型ディスプレイ
は、水平方向にｘドットと垂直方向にｙドットとからな
る表示画面を有する。背景画像を構成する１個のキャラ
クタが水平方向にｎドット、垂直方向にｍドットを有す
る場合、表示画面上には、水平方向にＮ個（＝ｘ／ｎ）
と垂直方向にＭ個（＝ｙ／ｍ）の合計Ｎ×Ｍ個のキャラ
クタが表示され得る。
ディスプレイの一例であるラスタ走査型ディスプレイ
（図示せず）に適用される。ラスタ走査型ディスプレイ
は、水平方向にｘドットと垂直方向にｙドットとからな
る表示画面を有する。背景画像を構成する１個のキャラ
クタが水平方向にｎドット、垂直方向にｍドットを有す
る場合、表示画面上には、水平方向にＮ個（＝ｘ／ｎ）
と垂直方向にＭ個（＝ｙ／ｍ）の合計Ｎ×Ｍ個のキャラ
クタが表示され得る。
【００１６】図１に示す背景画像表示装置１０はマイク
ロプロセサ１２を含む。このマイクロプロセサ１２は、
ＲＡＭ４０（後述）のような書込読出可能メモリへのデ
ータの書込みを制御する書込制御手段として働く。ＲＡ
Ｍ４０は、図３ないし図９に示すように、スクリーンＲ
ＡＭ（以下、「ＳＣ−ＲＡＭ」という。）４２およびキ
ャラクタＲＡＭ（以下、「ＣＨＲ−ＲＡＭ」という。）
４４を含む。
ロプロセサ１２を含む。このマイクロプロセサ１２は、
ＲＡＭ４０（後述）のような書込読出可能メモリへのデ
ータの書込みを制御する書込制御手段として働く。ＲＡ
Ｍ４０は、図３ないし図９に示すように、スクリーンＲ
ＡＭ（以下、「ＳＣ−ＲＡＭ」という。）４２およびキ
ャラクタＲＡＭ（以下、「ＣＨＲ−ＲＡＭ」という。）
４４を含む。
【００１７】マイクロプロセサ１２には、データバスお
よびアドレスバスを介して、モードレジスタ１４，ＳＣ
−ＲＡＭ４２の書込アドレスおよび読出アドレスを指定
するためのＳＣアドレス回路１６，およびＣＨＲ−ＲＡ
Ｍ４４の書込アドレスおよび読出アドレスを指定するた
めのＣＨＲアドレス回路１８が接続される。モードレジ
スタ１４には、タイミング信号発生回路２０が接続され
る。タイミング信号発生回路２０には、ＨＶカウンタ２
２からディスプレイ（図示せず）の電子ビームの水平走
査位置を表す計数値（Ｈｃ）および垂直位置を表す計数
値（Ｖｃ）が出力される。このタイミング信号発生回路
２０は、ＨＶカウンタ２２からの計数値ＨｃおよびＶｃ
に基づいて、第０サイクルから第７サイクルまで、ＳＣ
アドレス回路１６およびＣＨＲアドレス回路１８にサイ
クル順次に読出制御信号を与える。したがって、ディス
プレイの１ドット表示期間毎に、８サイクルで、ＳＣ−
ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４からキャラクタ指
定データおよびドットデータが読出される。ただし、ど
のサイクルにおいてＳＣアドレス回路１６およびＣＨＲ
アドレス回路１８のどちらに読出制御信号が与えられる
かは、モードレジスタ１４のモードデータがＢＧモード
０〜７のいずれを示しているかによって決定される。実
施例では、ＳＣアドレス回路１６には少なくとも第０サ
イクルおよび第１サイクルの２サイクル、多くとも第０
〜第３サイクルの４サイクル期間に読出制御信号が与え
られ、ＣＨＲアドレス回路１８には少なくとも第４〜第
７サイクルの４サイクル、多くとも第２〜第７サイクル
の６サイクル期間に読出制御信号が与えられる。
よびアドレスバスを介して、モードレジスタ１４，ＳＣ
−ＲＡＭ４２の書込アドレスおよび読出アドレスを指定
するためのＳＣアドレス回路１６，およびＣＨＲ−ＲＡ
Ｍ４４の書込アドレスおよび読出アドレスを指定するた
めのＣＨＲアドレス回路１８が接続される。モードレジ
スタ１４には、タイミング信号発生回路２０が接続され
る。タイミング信号発生回路２０には、ＨＶカウンタ２
２からディスプレイ（図示せず）の電子ビームの水平走
査位置を表す計数値（Ｈｃ）および垂直位置を表す計数
値（Ｖｃ）が出力される。このタイミング信号発生回路
２０は、ＨＶカウンタ２２からの計数値ＨｃおよびＶｃ
に基づいて、第０サイクルから第７サイクルまで、ＳＣ
アドレス回路１６およびＣＨＲアドレス回路１８にサイ
クル順次に読出制御信号を与える。したがって、ディス
プレイの１ドット表示期間毎に、８サイクルで、ＳＣ−
ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４からキャラクタ指
定データおよびドットデータが読出される。ただし、ど
のサイクルにおいてＳＣアドレス回路１６およびＣＨＲ
アドレス回路１８のどちらに読出制御信号が与えられる
かは、モードレジスタ１４のモードデータがＢＧモード
０〜７のいずれを示しているかによって決定される。実
施例では、ＳＣアドレス回路１６には少なくとも第０サ
イクルおよび第１サイクルの２サイクル、多くとも第０
〜第３サイクルの４サイクル期間に読出制御信号が与え
られ、ＣＨＲアドレス回路１８には少なくとも第４〜第
７サイクルの４サイクル、多くとも第２〜第７サイクル
の６サイクル期間に読出制御信号が与えられる。
【００１８】ＣＨＲ−ＲＡＭ４４から読出されたドット
データは、ビット並列で、カラーコード変換回路２４に
含まれるラッチ回路２６ａ〜２６ｆに与えられる。ラッ
チ回路２６ａ〜２６ｆは、モードデータによって指定さ
れる背景画面の数およびセルの数に関連する数（実施例
では、ＣＨＲ−ＲＡＭ４４の読出を指定する最大サイク
ル数に相当する６個）だけ設けられ、それぞれが１６ビ
ットの記憶素子（フリップフロップ）を有する。ラッチ
回路２６ａ〜２６ｆにラッチされたデータは、ビット並
列で、並列−直列変換回路２８によってビット直列のデ
ータに変換されて、１ドットにつき２ビットの直列デー
タとして出力回路３０に含まれるセルデータ組合変換回
路３０に与えられる。セルデータ組合変換回路３０は、
モードレジスタ１４からのモードデータに基づいて、ド
ットデータがＢＧモードに応じたセル数の組合せになる
ように、各背景画面（ＢＧ１〜ＢＧ４）別のドットデー
タの組合せに変換して優先回路３２に与える。優先回路
３２は、キャラクタネームとともにキャラクタ指定デー
タに含まれる１ビットの優先データの組合せに基づい
て、各背景画面（ＢＧ１〜ＢＧ４）のうちの優先順位の
高いもののドットデータをカラー指定データとして色発
生回路３４に与える。色発生回路３４は、ＳＣ−ＲＡＭ
４２から読出されたパレットデータと各ドットデータと
に基づいて、カラー映像信号（アナログ信号）を発生す
る。
データは、ビット並列で、カラーコード変換回路２４に
含まれるラッチ回路２６ａ〜２６ｆに与えられる。ラッ
チ回路２６ａ〜２６ｆは、モードデータによって指定さ
れる背景画面の数およびセルの数に関連する数（実施例
では、ＣＨＲ−ＲＡＭ４４の読出を指定する最大サイク
ル数に相当する６個）だけ設けられ、それぞれが１６ビ
ットの記憶素子（フリップフロップ）を有する。ラッチ
回路２６ａ〜２６ｆにラッチされたデータは、ビット並
列で、並列−直列変換回路２８によってビット直列のデ
ータに変換されて、１ドットにつき２ビットの直列デー
タとして出力回路３０に含まれるセルデータ組合変換回
路３０に与えられる。セルデータ組合変換回路３０は、
モードレジスタ１４からのモードデータに基づいて、ド
ットデータがＢＧモードに応じたセル数の組合せになる
ように、各背景画面（ＢＧ１〜ＢＧ４）別のドットデー
タの組合せに変換して優先回路３２に与える。優先回路
３２は、キャラクタネームとともにキャラクタ指定デー
タに含まれる１ビットの優先データの組合せに基づい
て、各背景画面（ＢＧ１〜ＢＧ４）のうちの優先順位の
高いもののドットデータをカラー指定データとして色発
生回路３４に与える。色発生回路３４は、ＳＣ−ＲＡＭ
４２から読出されたパレットデータと各ドットデータと
に基づいて、カラー映像信号（アナログ信号）を発生す
る。
【００１９】マイクロプロセサ１２には、不揮発性メモ
リの一例であるＲＯＭ３８をケースまたはカートリッジ
（図示せず）に内蔵した外部メモリ３６が着脱自在に装
着される。このＲＯＭ３８は、図２のメモリマップに示
すように、ドットデータ記憶領域３８ａ，キャラクタ指
定データ記憶領域３８ｂ，モードデータ記憶領域３８ｃ
およびデータ転送（読出）プログラム記憶領域３８ｄを
含む。
リの一例であるＲＯＭ３８をケースまたはカートリッジ
（図示せず）に内蔵した外部メモリ３６が着脱自在に装
着される。このＲＯＭ３８は、図２のメモリマップに示
すように、ドットデータ記憶領域３８ａ，キャラクタ指
定データ記憶領域３８ｂ，モードデータ記憶領域３８ｃ
およびデータ転送（読出）プログラム記憶領域３８ｄを
含む。
【００２０】具体的に説明すると、ドットデータ記憶領
域３８ａは、あらゆる場面で表示されるすべてのキャラ
クタのドットパターンデータ（グラフィックデータ）を
記憶する記憶容量を有し、ディスプレイの１ドット（ま
たは１ピクセル）を２以上のセルで表示するように、各
セル毎のドットデータを記憶している。キャラクタ指定
データ記憶領域３８ｂは、すべての背景画面の記憶容量
を有し、各々の背景画面毎に最大Ｎ×Ｍ個のキャラクタ
を指定するためのキャラクタ指定データを全背景画面に
ついて記憶している。モードデータ記憶領域３８ｃは、
モードデータを記憶し、このモードデータは、１場面す
なわち１フレームで表示可能な最大の背景画面（実施例
ではＢＧ１〜ＢＧ４の４画面）のうちいずれか１つ以上
を選択ないし指定するとともに、各背景画面におけるセ
ルの数を指定する。このモードデータは、背景画像表示
モード（実施例ではＢＧモード０〜ＢＧモード６の７つ
のモード）が変わるタイミングと関連づけて記憶してい
る。なお、各表示場面毎に、モードデータを記憶させて
もよい。データ転送プログラム記憶領域３８ｄは、上記
各記憶領域３８ａ〜３８ｃに記憶されているドットデー
タ，キャラクタ指定データおよびモードデータのうち、
１場面の表示に必要なデータをＳＣ−ＲＡＭ４２，ＣＨ
Ｒ−ＲＡＭ４４およびモード選択レジスタ１４へ転送す
るためのプログラムを記憶している。
域３８ａは、あらゆる場面で表示されるすべてのキャラ
クタのドットパターンデータ（グラフィックデータ）を
記憶する記憶容量を有し、ディスプレイの１ドット（ま
たは１ピクセル）を２以上のセルで表示するように、各
セル毎のドットデータを記憶している。キャラクタ指定
データ記憶領域３８ｂは、すべての背景画面の記憶容量
を有し、各々の背景画面毎に最大Ｎ×Ｍ個のキャラクタ
を指定するためのキャラクタ指定データを全背景画面に
ついて記憶している。モードデータ記憶領域３８ｃは、
モードデータを記憶し、このモードデータは、１場面す
なわち１フレームで表示可能な最大の背景画面（実施例
ではＢＧ１〜ＢＧ４の４画面）のうちいずれか１つ以上
を選択ないし指定するとともに、各背景画面におけるセ
ルの数を指定する。このモードデータは、背景画像表示
モード（実施例ではＢＧモード０〜ＢＧモード６の７つ
のモード）が変わるタイミングと関連づけて記憶してい
る。なお、各表示場面毎に、モードデータを記憶させて
もよい。データ転送プログラム記憶領域３８ｄは、上記
各記憶領域３８ａ〜３８ｃに記憶されているドットデー
タ，キャラクタ指定データおよびモードデータのうち、
１場面の表示に必要なデータをＳＣ−ＲＡＭ４２，ＣＨ
Ｒ−ＲＡＭ４４およびモード選択レジスタ１４へ転送す
るためのプログラムを記憶している。
【００２１】さらに、外部メモリ３６がテレビゲーム機
用カートリッジとして用いられる場合、すなわち背景画
像表示装置１０がテレビゲーム機である場合は、ＲＯＭ
３８には、図２に示すように、音声プログラム記憶領域
３８ｅおよびコントローラ読込プログラム記憶領域３８
ｆが含まれる。音声プログラム記憶領域３８ｅには、音
楽や効果音を発生するためのプログラムデータが記憶さ
れる。コントローラ読込プログラム記憶領域２１ｆは、
テレビゲーム機に接続されるコントローラ（図示せず）
の操作状態を周期的に検出するためのプログラムデータ
を記憶している。
用カートリッジとして用いられる場合、すなわち背景画
像表示装置１０がテレビゲーム機である場合は、ＲＯＭ
３８には、図２に示すように、音声プログラム記憶領域
３８ｅおよびコントローラ読込プログラム記憶領域３８
ｆが含まれる。音声プログラム記憶領域３８ｅには、音
楽や効果音を発生するためのプログラムデータが記憶さ
れる。コントローラ読込プログラム記憶領域２１ｆは、
テレビゲーム機に接続されるコントローラ（図示せず）
の操作状態を周期的に検出するためのプログラムデータ
を記憶している。
【００２２】図３〜図９を参照して、ＳＣ−ＲＡＭ４２
およびＣＨＲ−ＲＡＭ４４は、それぞれ実施例では、容
量の大きな１個のＲＡＭの分割されたメモリ空間で構成
されているが、容量の小さな２個のＲＡＭをＳＣ−ＲＡ
Ｍ４２およびＣＨＲ−ＲＡＭ４４に個々に用いてもよ
い。スクロールのために１つの背景画面につき４画面分
の記憶領域が必要な場合を想定すると、ＳＣ−ＲＡＭ４
２の容量は、１つの背景画面（ＢＧ）につき３２×３２
×４＝４０９６ワード（約４Ｋワード）必要となり、こ
れをバイトで表すと１ワード＝２バイトなので、８１９
２＝８Ｋバイト必要となる。したがって、ＢＧモード０
のように最大４つの背景画面ＢＧ１〜ＢＧ４を用いる場
合、その４倍の８１９２×４≒３２Ｋバイトが必要とな
る。ＳＣ−ＲＡＭ４２の背景画面ＢＧ１〜ＢＧ４のそれ
ぞれのキャラクタ指定データを記憶する領域の最初のア
ドレスが、スクリーンベースアドレス（ＳＢＡ）１〜４
と定められる。ただし、ＳＢＡ１〜４のうちの一部はモ
ードによって存在しない場合もある。
およびＣＨＲ−ＲＡＭ４４は、それぞれ実施例では、容
量の大きな１個のＲＡＭの分割されたメモリ空間で構成
されているが、容量の小さな２個のＲＡＭをＳＣ−ＲＡ
Ｍ４２およびＣＨＲ−ＲＡＭ４４に個々に用いてもよ
い。スクロールのために１つの背景画面につき４画面分
の記憶領域が必要な場合を想定すると、ＳＣ−ＲＡＭ４
２の容量は、１つの背景画面（ＢＧ）につき３２×３２
×４＝４０９６ワード（約４Ｋワード）必要となり、こ
れをバイトで表すと１ワード＝２バイトなので、８１９
２＝８Ｋバイト必要となる。したがって、ＢＧモード０
のように最大４つの背景画面ＢＧ１〜ＢＧ４を用いる場
合、その４倍の８１９２×４≒３２Ｋバイトが必要とな
る。ＳＣ−ＲＡＭ４２の背景画面ＢＧ１〜ＢＧ４のそれ
ぞれのキャラクタ指定データを記憶する領域の最初のア
ドレスが、スクリーンベースアドレス（ＳＢＡ）１〜４
と定められる。ただし、ＳＢＡ１〜４のうちの一部はモ
ードによって存在しない場合もある。
【００２３】ＳＣ−ＲＡＭ４２の背景画面ＢＧ１〜ＢＧ
４のいずれかのアドレス空間とスクリーンベースアドレ
スとの関係が、図１０に示すようになる。ただし、ＳＢ
Ａをｎ（＝ＳＢＡ１〜ＳＢＡ４のいずれかの実アドレ
ス）としたとき、その後に示される３桁の数字は１６進
数値でアドレスを表す。各アドレス位置（図１０に示す
１つの枡目）がディスプレイを垂直方向および水平方向
をそれぞれ３２分割したときの各位置を表し、この各位
置に対応するＳＣ−ＲＡＭ４２のアドレスに、その位置
に表示すべきキャラクタを指定するためのキャラクタ指
定データが書込まれる。キャラクタ指定データは、図１
１に示すように、１ワードがｄ０〜ｄ15の16ビットから
なり、ｄ０〜ｄ９の下位１０ビットがキャラクタコード
（またはキャラクタネーム）を指定し、ｄ10〜ｄ12の３
ビットでカラーパレットを選択し、ｄ13ビットで背景画
面（ＢＧ１〜ＢＧ４）間のキャラクタ単位の優先順位を
指定し、ｄ14およびｄ15の上位２ビットでキャラクタの
上下(V Flip)と左右(H Flip)の反転を指定する。なお、
優先データは、１つの背景画面には１ビットしかない
が、他の背景画面の優先データとの組合せによって、優
先的に表示すべき背景画面を識別することができる。こ
のようなキャラクタ指定データは、どのモードでも同じ
データ構成をもつ。
４のいずれかのアドレス空間とスクリーンベースアドレ
スとの関係が、図１０に示すようになる。ただし、ＳＢ
Ａをｎ（＝ＳＢＡ１〜ＳＢＡ４のいずれかの実アドレ
ス）としたとき、その後に示される３桁の数字は１６進
数値でアドレスを表す。各アドレス位置（図１０に示す
１つの枡目）がディスプレイを垂直方向および水平方向
をそれぞれ３２分割したときの各位置を表し、この各位
置に対応するＳＣ−ＲＡＭ４２のアドレスに、その位置
に表示すべきキャラクタを指定するためのキャラクタ指
定データが書込まれる。キャラクタ指定データは、図１
１に示すように、１ワードがｄ０〜ｄ15の16ビットから
なり、ｄ０〜ｄ９の下位１０ビットがキャラクタコード
（またはキャラクタネーム）を指定し、ｄ10〜ｄ12の３
ビットでカラーパレットを選択し、ｄ13ビットで背景画
面（ＢＧ１〜ＢＧ４）間のキャラクタ単位の優先順位を
指定し、ｄ14およびｄ15の上位２ビットでキャラクタの
上下(V Flip)と左右(H Flip)の反転を指定する。なお、
優先データは、１つの背景画面には１ビットしかない
が、他の背景画面の優先データとの組合せによって、優
先的に表示すべき背景画面を識別することができる。こ
のようなキャラクタ指定データは、どのモードでも同じ
データ構成をもつ。
【００２４】一方、ＣＨＲ−ＲＡＭ４４は、セル数（カ
ラー数）を制限してキャラクタ数を増やす場合，キャラ
クタ数を制限してセル数（カラー数）を増やす場合，お
よび１ドット毎のデータビット数を増やして繊細で高画
質を得る場合のいずれの場合かに応じて、１キャラクタ
の水平方向８ドットを表現するためのバイト数（セル
数）が異なり、また１場面で表示できる最大キャラクタ
数が異なる。これらの条件は、モードデータによって指
定されるＢＧ０モード〜ＢＧ６モードのいずれかに基づ
いて決定される。このＣＨＲ−ＲＡＭ４４に記憶される
１キャラクタの容量は、１ドットを表現するためのビッ
ト数（データ量）によって異なる。
ラー数）を制限してキャラクタ数を増やす場合，キャラ
クタ数を制限してセル数（カラー数）を増やす場合，お
よび１ドット毎のデータビット数を増やして繊細で高画
質を得る場合のいずれの場合かに応じて、１キャラクタ
の水平方向８ドットを表現するためのバイト数（セル
数）が異なり、また１場面で表示できる最大キャラクタ
数が異なる。これらの条件は、モードデータによって指
定されるＢＧ０モード〜ＢＧ６モードのいずれかに基づ
いて決定される。このＣＨＲ−ＲＡＭ４４に記憶される
１キャラクタの容量は、１ドットを表現するためのビッ
ト数（データ量）によって異なる。
【００２５】たとえば、１ドットを２ビットで表現する
場合は、図１２に示すように、１キャラクタにつき２つ
のセルｍ０およびｍ１が用いられ、セルｍ０がそれぞれ
ｄ０〜ｄ７の８ビットを有する８バイト（ｎ〜ｎ＋７）
で構成され、セルｍ１がそれぞれｄ８〜ｄ15の８ビット
を有する８バイト（ｎ〜ｎ＋７）で構成される。すなわ
ち、１ワード（＝２バイト）がｄ０〜ｄ15の16ビットか
らなり、同じワードのｄ０〜ｄ７とｄ８〜ｄ15のそれぞ
れのビットが対となる。
場合は、図１２に示すように、１キャラクタにつき２つ
のセルｍ０およびｍ１が用いられ、セルｍ０がそれぞれ
ｄ０〜ｄ７の８ビットを有する８バイト（ｎ〜ｎ＋７）
で構成され、セルｍ１がそれぞれｄ８〜ｄ15の８ビット
を有する８バイト（ｎ〜ｎ＋７）で構成される。すなわ
ち、１ワード（＝２バイト）がｄ０〜ｄ15の16ビットか
らなり、同じワードのｄ０〜ｄ７とｄ８〜ｄ15のそれぞ
れのビットが対となる。
【００２６】１ドットを４ビットで表現する場合は、図
１３に示すように、１キャラクタにつき４つのセルｍ０
〜ｍ４が用いられ、セルｍ０およびｍ１がそれぞれｎ〜
ｎ＋７の８ワードで構成され、セルｍ２およびｍ３がそ
れぞれｎ＋８〜ｎ＋ｎ15の８ワードで構成される。１ド
ットを８ビットで表現する場合は、図１４に示すよう
に、１キャラクタにつき８つのセルｍ０〜ｍ７が用いら
れ、セルｍ０およびｍ１がｎ〜ｎ＋７、セルｍ２および
ｍ３がｎ＋８〜ｎ＋ｎ15、セルｍ４およびｍ５がｎ＋15
〜ｎ＋23、セルｍ６およびｍ７がｎ＋24〜ｎ＋31のそれ
ぞれ８ワードで構成される。
１３に示すように、１キャラクタにつき４つのセルｍ０
〜ｍ４が用いられ、セルｍ０およびｍ１がそれぞれｎ〜
ｎ＋７の８ワードで構成され、セルｍ２およびｍ３がそ
れぞれｎ＋８〜ｎ＋ｎ15の８ワードで構成される。１ド
ットを８ビットで表現する場合は、図１４に示すよう
に、１キャラクタにつき８つのセルｍ０〜ｍ７が用いら
れ、セルｍ０およびｍ１がｎ〜ｎ＋７、セルｍ２および
ｍ３がｎ＋８〜ｎ＋ｎ15、セルｍ４およびｍ５がｎ＋15
〜ｎ＋23、セルｍ６およびｍ７がｎ＋24〜ｎ＋31のそれ
ぞれ８ワードで構成される。
【００２７】そして、ＢＧモード０〜ＢＧモード６のど
のモードを用いるかに応じて、ＲＡＭ４０に含まれるＳ
Ｃ−ＲＡＭ４２および／またはＣＨＲ−ＲＡＭ４４への
書込態様を変化させて、背景画面（ＢＧ１〜ＢＧ４）毎
のセル数およびカラー数等を切換えるが、その詳細は後
述する。次に、図１５および図３〜図９に示すＲＡＭ４
０の各ＢＧモード別のメモリマップを参照して、この実
施例の特徴となる背景画面（ＢＧ）別のセル数，カラー
数，１キャラクタの水平方向１ラインのドット数および
オフセット変更の有無の関係と、各ＢＧモードに対応す
るＲＡＭ４０のデータを詳細に説明する。
のモードを用いるかに応じて、ＲＡＭ４０に含まれるＳ
Ｃ−ＲＡＭ４２および／またはＣＨＲ−ＲＡＭ４４への
書込態様を変化させて、背景画面（ＢＧ１〜ＢＧ４）毎
のセル数およびカラー数等を切換えるが、その詳細は後
述する。次に、図１５および図３〜図９に示すＲＡＭ４
０の各ＢＧモード別のメモリマップを参照して、この実
施例の特徴となる背景画面（ＢＧ）別のセル数，カラー
数，１キャラクタの水平方向１ラインのドット数および
オフセット変更の有無の関係と、各ＢＧモードに対応す
るＲＡＭ４０のデータを詳細に説明する。
【００２８】ＢＧモード０では、４つの背景画面を表示
する場合において、各背景画面ＢＧ１〜ＢＧ４毎に２つ
のセルｍ０およびｍ１を用いることにより、４つ（＝２
2 ）のカラーを表示できる。また、このＢＧモード０
は、１キャラクタの水平方向１ラインを８ドットで表現
するモードである。その場合のＳＣ−ＲＡＭ４２および
ＣＨＲ−ＲＡＭ４４のキャラクタ指定データおよびドッ
トデータの記憶（または書込）フォーマットが図３に示
される。
する場合において、各背景画面ＢＧ１〜ＢＧ４毎に２つ
のセルｍ０およびｍ１を用いることにより、４つ（＝２
2 ）のカラーを表示できる。また、このＢＧモード０
は、１キャラクタの水平方向１ラインを８ドットで表現
するモードである。その場合のＳＣ−ＲＡＭ４２および
ＣＨＲ−ＲＡＭ４４のキャラクタ指定データおよびドッ
トデータの記憶（または書込）フォーマットが図３に示
される。
【００２９】ＢＧモード１では、３つの背景画面を表示
する場合において、背景画面ＢＧ１およびＢＧ２が４つ
のセルｍ０〜ｍ３を用いることにより16（＝２4 ）のカ
ラーを表示でき、かつＢＧ３が２つのセルｍ０およびｍ
１を用いることにより４つのカラーを表示できる。この
ＢＧモード１は、１キャラクタの水平方向１ラインを８
ドットで表現するモードである。その場合のＳＣ−ＲＡ
Ｍ４２およびＣＨＲ−ＲＡＭ４４のキャラクタ指定デー
タおよびドットデータの記憶フォーマットが図４に示さ
れる。
する場合において、背景画面ＢＧ１およびＢＧ２が４つ
のセルｍ０〜ｍ３を用いることにより16（＝２4 ）のカ
ラーを表示でき、かつＢＧ３が２つのセルｍ０およびｍ
１を用いることにより４つのカラーを表示できる。この
ＢＧモード１は、１キャラクタの水平方向１ラインを８
ドットで表現するモードである。その場合のＳＣ−ＲＡ
Ｍ４２およびＣＨＲ−ＲＡＭ４４のキャラクタ指定デー
タおよびドットデータの記憶フォーマットが図４に示さ
れる。
【００３０】ＢＧモード２では、２つの背景画面を表示
する場合において、背景画面ＢＧ１およびＢＧ２が４つ
のセルｍ０〜ｍ３を用いることにより16（＝２4 ）のカ
ラーを表示できる。このＢＧモード２は１キャラクタの
水平方向１ラインを８ドットで表現するモードである。
その場合のＳＣ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４
のキャラクタ指定データおよびドットデータの記憶フォ
ーマットが図５に示される。
する場合において、背景画面ＢＧ１およびＢＧ２が４つ
のセルｍ０〜ｍ３を用いることにより16（＝２4 ）のカ
ラーを表示できる。このＢＧモード２は１キャラクタの
水平方向１ラインを８ドットで表現するモードである。
その場合のＳＣ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４
のキャラクタ指定データおよびドットデータの記憶フォ
ーマットが図５に示される。
【００３１】ＢＧモード３では、２つの背景画面を表示
する場合において、背景画面ＢＧ１が８つのセルｍ０〜
ｍ７を用いることにより２５６（＝２8 ）のカラーを表
示でき、ＢＧ２が４つのセルｍ０〜ｍ３を用いることに
より１６のカラーを表示できる。このＢＧモード３は、
１キャラクタの水平方向１ラインを８ドットで表現する
モードである。その場合のＳＣ−ＲＡＭ４２およびＣＨ
Ｒ−ＲＡＭ４４のキャラクタ指定データおよびドットデ
ータの記憶フォーマットが図６に示される。
する場合において、背景画面ＢＧ１が８つのセルｍ０〜
ｍ７を用いることにより２５６（＝２8 ）のカラーを表
示でき、ＢＧ２が４つのセルｍ０〜ｍ３を用いることに
より１６のカラーを表示できる。このＢＧモード３は、
１キャラクタの水平方向１ラインを８ドットで表現する
モードである。その場合のＳＣ−ＲＡＭ４２およびＣＨ
Ｒ−ＲＡＭ４４のキャラクタ指定データおよびドットデ
ータの記憶フォーマットが図６に示される。
【００３２】ＢＧモード４では、２つの背景画面を表示
する場合において、背景画面ＢＧ１が８つのセルｍ０〜
ｍ７を用いることにより２５６（＝２8 ）のカラーを表
示でき、ＢＧ２が２つのセルｍ０およびｍ１を用いるこ
とにより４つのカラーを表示できる。このＢＧモード４
は、１キャラクタの水平方向１ラインを８ドットで表現
するモードである。その場合のＳＣ−ＲＡＭ４２および
ＣＨＲ−ＲＡＭ４４のキャラクタ指定データおよびドッ
トデータの記憶フォーマットが図７に示される。
する場合において、背景画面ＢＧ１が８つのセルｍ０〜
ｍ７を用いることにより２５６（＝２8 ）のカラーを表
示でき、ＢＧ２が２つのセルｍ０およびｍ１を用いるこ
とにより４つのカラーを表示できる。このＢＧモード４
は、１キャラクタの水平方向１ラインを８ドットで表現
するモードである。その場合のＳＣ−ＲＡＭ４２および
ＣＨＲ−ＲＡＭ４４のキャラクタ指定データおよびドッ
トデータの記憶フォーマットが図７に示される。
【００３３】ＢＧモード５では、２つの背景画面を表示
する場合において、背景画面ＢＧ１が４つのセルｍ０〜
ｍ３を用いることにより１６のカラーを表示でき、ＢＧ
２が２つのセルｍ０およびｍ１を用いることにより４つ
のカラーを表示できる。このＢＧモード５は、１キャラ
クタの水平方向１ラインを１６ドット（すなわちＢＧモ
ード０〜ＢＧモード４の場合の倍の密度）で表現するモ
ードである。その場合のＳＣ−ＲＡＭ４２およびＣＨＲ
−ＲＡＭ４４のキャラクタ指定データおよびドットデー
タの記憶フォーマットが図８に示される。
する場合において、背景画面ＢＧ１が４つのセルｍ０〜
ｍ３を用いることにより１６のカラーを表示でき、ＢＧ
２が２つのセルｍ０およびｍ１を用いることにより４つ
のカラーを表示できる。このＢＧモード５は、１キャラ
クタの水平方向１ラインを１６ドット（すなわちＢＧモ
ード０〜ＢＧモード４の場合の倍の密度）で表現するモ
ードである。その場合のＳＣ−ＲＡＭ４２およびＣＨＲ
−ＲＡＭ４４のキャラクタ指定データおよびドットデー
タの記憶フォーマットが図８に示される。
【００３４】ＢＧモード６では、１つの背景画面を表示
する場合において、背景画面ＢＧ１が４つのセルｍ０〜
ｍ３を用いることにより１６のカラーを表示できる。こ
のＢＧモード６は、１キャラクタの水平方向１ラインを
１６ドットで表現するモードである。その場合のＳＣ−
ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４のキャラクタ指定
データおよびドットデータの記憶フォーマットが図９に
示される。
する場合において、背景画面ＢＧ１が４つのセルｍ０〜
ｍ３を用いることにより１６のカラーを表示できる。こ
のＢＧモード６は、１キャラクタの水平方向１ラインを
１６ドットで表現するモードである。その場合のＳＣ−
ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４のキャラクタ指定
データおよびドットデータの記憶フォーマットが図９に
示される。
【００３５】なお、ＢＧモード２，ＢＧモード４のＢＧ
１およびＢＧモード６では、オフセット変更が可能とな
る。ここで、オフセット変更とは、背景画面全体を水平
方向または垂直方向に移動させる（これをスクロールと
いう）ためにスクリーンベースアドレスを変更すること
をいう。次に、図１に示す実施例の動作を説明する。説
明のための例として、最初にＢＧモード０で背景画面を
表示し、途中でＢＧモード３にモード変更する場合を想
定する。
１およびＢＧモード６では、オフセット変更が可能とな
る。ここで、オフセット変更とは、背景画面全体を水平
方向または垂直方向に移動させる（これをスクロールと
いう）ためにスクリーンベースアドレスを変更すること
をいう。次に、図１に示す実施例の動作を説明する。説
明のための例として、最初にＢＧモード０で背景画面を
表示し、途中でＢＧモード３にモード変更する場合を想
定する。
【００３６】まず、ＢＧモード０の表示に先立ち、マイ
クロプロセサ１２は、転送プログラム記憶領域３８ｄの
プログラムデータに基づいて、イニシャライズ時または
ディスプレイのブランキング（水平ブランキングおよび
垂直ブランキングのいずれも含む）期間において、ＢＧ
モード０を指定するモードデータを記憶領域３８ｃから
読出してモードレジスタ１４に一時記憶させる。それと
ともに、背景画面ＢＧ１〜ＢＧ４のそれぞれのキャラク
タ指定データを記憶領域３８ｂから読み出してＳＣ−Ｒ
ＡＭ４２へ書き込み、さらに各背景画面ＢＧ１〜ＢＧ４
で使用する複数（たとえば、最大１０２４個）のドット
データを記憶領域３８ａから読み出してＣＨＲ−ＲＡＭ
４４へ書き込む。このときのＳＣ−ＲＡＭ４２およびＣ
ＨＲ−ＲＡＭ４４の状態が図３に示されるのは先に述べ
たとおりである。
クロプロセサ１２は、転送プログラム記憶領域３８ｄの
プログラムデータに基づいて、イニシャライズ時または
ディスプレイのブランキング（水平ブランキングおよび
垂直ブランキングのいずれも含む）期間において、ＢＧ
モード０を指定するモードデータを記憶領域３８ｃから
読出してモードレジスタ１４に一時記憶させる。それと
ともに、背景画面ＢＧ１〜ＢＧ４のそれぞれのキャラク
タ指定データを記憶領域３８ｂから読み出してＳＣ−Ｒ
ＡＭ４２へ書き込み、さらに各背景画面ＢＧ１〜ＢＧ４
で使用する複数（たとえば、最大１０２４個）のドット
データを記憶領域３８ａから読み出してＣＨＲ−ＲＡＭ
４４へ書き込む。このときのＳＣ−ＲＡＭ４２およびＣ
ＨＲ−ＲＡＭ４４の状態が図３に示されるのは先に述べ
たとおりである。
【００３７】その後、ディスプレイの走査に同期して、
ＳＣ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４からデータ
が読出される。具体的には、ＨＶカウンタ２２は、ディ
スプレイの電子ビームの走査に同期して、電子ビームの
水平位置に対応する計数値Ｈｃと垂直位置に対応する計
数値Ｖｃを発生して、タイミング信号発生回路２０，Ｓ
Ｃアドレス回路１６およびＣＨＲアドレス回路１８に与
える。応じて、タイミング信号発生回路２０は、電子ビ
ームがディスプレイの１ドット分だけ移動する間に、第
０サイクル〜第７サイクルの８サイクルの信号を発生
し、第０サイクル信号〜第３サイクル信号をＳＣアドレ
ス回路１６に与え、第４サイクル信号〜第７サイクル信
号をＣＨＲアドレス回路１８に与える。
ＳＣ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４からデータ
が読出される。具体的には、ＨＶカウンタ２２は、ディ
スプレイの電子ビームの走査に同期して、電子ビームの
水平位置に対応する計数値Ｈｃと垂直位置に対応する計
数値Ｖｃを発生して、タイミング信号発生回路２０，Ｓ
Ｃアドレス回路１６およびＣＨＲアドレス回路１８に与
える。応じて、タイミング信号発生回路２０は、電子ビ
ームがディスプレイの１ドット分だけ移動する間に、第
０サイクル〜第７サイクルの８サイクルの信号を発生
し、第０サイクル信号〜第３サイクル信号をＳＣアドレ
ス回路１６に与え、第４サイクル信号〜第７サイクル信
号をＣＨＲアドレス回路１８に与える。
【００３８】ＳＣアドレス回路１８は、第０サイクル〜
第３サイクルのそれぞれのタイミングで、背景画面ＢＧ
４，ＢＧ３，ＢＧ２およびＢＧ１に対応するスクリーン
ベースアドレスＳＢＡ４，ＳＢＡ３，ＳＢＡ２およびＳ
ＢＡ１とそのときの計数値ＨｃおよびＶｃに対応する表
示位置を示すアドレス（０００Ｈ〜３ＦＦＨのいずれ
か）を加えたアドレスを、各サイクル順次に発生して、
ＳＣ−ＲＡＭ４２の読出アドレスを指定する。すなわ
ち、ＳＣアドレス回路１６は、図１７に示すように、ベ
ースアドレス回路４６，Ｖオフセット選択回路４８，Ｖ
オフセット演算回路５０，ベースアドレス演算回路５
２，Ｈオフセット選択回路５４，Ｈオフセット演算回路
５６およびアドレス選択回路５８を含む。Ｈオフセット
選択回路５４からＨオフセットデータが出力され、それ
がＨオフセット演算回路５６によってＨＶカウンタ２２
からの出力すなわち計数値Ｈｃと加算される。一方、Ｖ
オフセット選択回路４８からＶオフセットデータが出力
され、それがＶオフセット演算回路５０によってＨＶカ
ウンタ２２からの計数値Ｖｃ（またはその修正されたも
の）と加算される。一方、ベースアドレス発生回路４６
およびベースアドレス演算回路５２によって得られるス
クリーンベースアドレスが、Ｖオフセット演算回路５０
およびＨオフセット演算回路５６からのそれぞれの出力
とともに、アドレス選択回路５８に与えられる。アドレ
ス選択回路５８では、これらの入力を、キャラクタサイ
ズやインタレースあるいはノンインタレースによって変
換し、ＳＣアドレスとして、ＳＣ−ＲＡＭ４２に与え
る。これに応じて、ＳＣ−ＲＡＭ４２からは、キャラク
タ指定データ（図１１参照）が読出される。すなわち、
各背景画面ＢＧ１〜ＢＧ４のキャラクタ指定データに含
まれるキャラクタコード（d0〜d9）がＣＨＲ−ＲＡＭ４
４のアドレスを指定するデータとしてＣＨＲアドレス回
路１８に与えられる。なお、ＣＨＲ−ＲＡＭ４４からの
パレットデータ（d10 〜d12 ）がカラー信号発生回路３
４に与えられ、ＢＧ優先データ（d13 ）が優先回路３２
に与えられる。
第３サイクルのそれぞれのタイミングで、背景画面ＢＧ
４，ＢＧ３，ＢＧ２およびＢＧ１に対応するスクリーン
ベースアドレスＳＢＡ４，ＳＢＡ３，ＳＢＡ２およびＳ
ＢＡ１とそのときの計数値ＨｃおよびＶｃに対応する表
示位置を示すアドレス（０００Ｈ〜３ＦＦＨのいずれ
か）を加えたアドレスを、各サイクル順次に発生して、
ＳＣ−ＲＡＭ４２の読出アドレスを指定する。すなわ
ち、ＳＣアドレス回路１６は、図１７に示すように、ベ
ースアドレス回路４６，Ｖオフセット選択回路４８，Ｖ
オフセット演算回路５０，ベースアドレス演算回路５
２，Ｈオフセット選択回路５４，Ｈオフセット演算回路
５６およびアドレス選択回路５８を含む。Ｈオフセット
選択回路５４からＨオフセットデータが出力され、それ
がＨオフセット演算回路５６によってＨＶカウンタ２２
からの出力すなわち計数値Ｈｃと加算される。一方、Ｖ
オフセット選択回路４８からＶオフセットデータが出力
され、それがＶオフセット演算回路５０によってＨＶカ
ウンタ２２からの計数値Ｖｃ（またはその修正されたも
の）と加算される。一方、ベースアドレス発生回路４６
およびベースアドレス演算回路５２によって得られるス
クリーンベースアドレスが、Ｖオフセット演算回路５０
およびＨオフセット演算回路５６からのそれぞれの出力
とともに、アドレス選択回路５８に与えられる。アドレ
ス選択回路５８では、これらの入力を、キャラクタサイ
ズやインタレースあるいはノンインタレースによって変
換し、ＳＣアドレスとして、ＳＣ−ＲＡＭ４２に与え
る。これに応じて、ＳＣ−ＲＡＭ４２からは、キャラク
タ指定データ（図１１参照）が読出される。すなわち、
各背景画面ＢＧ１〜ＢＧ４のキャラクタ指定データに含
まれるキャラクタコード（d0〜d9）がＣＨＲ−ＲＡＭ４
４のアドレスを指定するデータとしてＣＨＲアドレス回
路１８に与えられる。なお、ＣＨＲ−ＲＡＭ４４からの
パレットデータ（d10 〜d12 ）がカラー信号発生回路３
４に与えられ、ＢＧ優先データ（d13 ）が優先回路３２
に与えられる。
【００３９】一方、ＣＨＲアドレス回路１８は、第０サ
イクル〜第３サイクルに順次読み出された背景画面ＢＧ
４〜ＢＧ１のキャラクタ指定データに基いて、かつ第４
サイクル〜第７サイクルのタイミングに同期して、ＣＨ
Ｒアドレスを出力する。すなわち、ＣＨＲアドレス回路
１８は、図１８に示すように、ベースアドレス発生回路
６０，ベースアドレス演算回路６２，キャラクタネーム
選択回路６４，キャラクタアドレスオフセット演算回路
６６，キャラクタアドレスカラー数選択回路６８および
キャラクタアドレス切替回路７０を含む。キャラクタネ
ーム選択回路６４からキャラクタ指定データに含まれる
キャラクタネームが出力され、それがキャラクタアドレ
スオフセット演算回路６６に与えられる。Ｖオフセット
データがキャラクタアドレスオフセット演算回路６６に
与えられ、そこで、キャラクタネームのデータと加算さ
れる。加算結果がキャラクタアドレスカラー数選択回路
６８を通してキャラクタアドレス選択回路７０およびベ
ースアドレス演算回路６２に与えられる。ベースアドレ
ス演算回路６２は、キャラクタアドレスカラー数選択回
路６８からの出力と、ベースアドレス発生回路６０から
出力されるネームベースアドレスＮＢＡとを加算し、そ
れをキャラクタアドレス選択回路７０へ与える。したが
って、キャラクタアドレス選択回路７０は、オフセッ
ト，Ｈフリップおよび／またはＶフリップの有無などに
応じて、いずれかのアドレスをＣＨＲ−ＲＡＭ４４に与
える。応じて、ＣＨＲ−ＲＡＭ４４のキャラクタネーム
（キャラクタコード）が、たとえば図３の例ではネーム
０，ｎ，１，１０２３の順に指定されると同時に、タイ
ミング信号発生回路２０からの計数値ＨｃおよびＶｃに
基づいて対応の２ビットのドットデータが読み出され
る。
イクル〜第３サイクルに順次読み出された背景画面ＢＧ
４〜ＢＧ１のキャラクタ指定データに基いて、かつ第４
サイクル〜第７サイクルのタイミングに同期して、ＣＨ
Ｒアドレスを出力する。すなわち、ＣＨＲアドレス回路
１８は、図１８に示すように、ベースアドレス発生回路
６０，ベースアドレス演算回路６２，キャラクタネーム
選択回路６４，キャラクタアドレスオフセット演算回路
６６，キャラクタアドレスカラー数選択回路６８および
キャラクタアドレス切替回路７０を含む。キャラクタネ
ーム選択回路６４からキャラクタ指定データに含まれる
キャラクタネームが出力され、それがキャラクタアドレ
スオフセット演算回路６６に与えられる。Ｖオフセット
データがキャラクタアドレスオフセット演算回路６６に
与えられ、そこで、キャラクタネームのデータと加算さ
れる。加算結果がキャラクタアドレスカラー数選択回路
６８を通してキャラクタアドレス選択回路７０およびベ
ースアドレス演算回路６２に与えられる。ベースアドレ
ス演算回路６２は、キャラクタアドレスカラー数選択回
路６８からの出力と、ベースアドレス発生回路６０から
出力されるネームベースアドレスＮＢＡとを加算し、そ
れをキャラクタアドレス選択回路７０へ与える。したが
って、キャラクタアドレス選択回路７０は、オフセッ
ト，Ｈフリップおよび／またはＶフリップの有無などに
応じて、いずれかのアドレスをＣＨＲ−ＲＡＭ４４に与
える。応じて、ＣＨＲ−ＲＡＭ４４のキャラクタネーム
（キャラクタコード）が、たとえば図３の例ではネーム
０，ｎ，１，１０２３の順に指定されると同時に、タイ
ミング信号発生回路２０からの計数値ＨｃおよびＶｃに
基づいて対応の２ビットのドットデータが読み出され
る。
【００４０】この第４サイクル〜第７サイクルのタイミ
ングで読出された各ネーム０，ｎ，１および１０２３の
ドットデータが、各々が１６ビットのラッチ回路２６の
上から順に４個のラッチ回路２６ａ〜２６ｄ（図１）に
ビット並列でラッチされる。このデータすなわち各背景
画面ＢＧ１〜ＢＧ４の或る表示位置に対応する１つのキ
ャラクタの水平方向８ドット分のカラーデータ（１ドッ
ト当たり４カラーを指定するための２ビットデータ）が
並列−直列変換回路２８にビット並列で与えられる。並
列−直列変換回路２８は、タイミング信号発生回路２０
からの書込信号Ｗすなわち、図１９に示すラッチタイミ
ング回路７２からの信号に応じて、ビット並列データを
読込んで一時記憶する。そして、並列−直列変換回路２
８は、電子ビームが１ドット期間移動する時間の２倍の
周期で与えられる読出クロックClokに同期して、すなわ
ち、図１９に示す同期タイミング回路７４からの信号に
応じて、ビット並列データをビット直列データに変換し
て、ドットデータ組合変換回路３０（図１，図１９）に
与える。
ングで読出された各ネーム０，ｎ，１および１０２３の
ドットデータが、各々が１６ビットのラッチ回路２６の
上から順に４個のラッチ回路２６ａ〜２６ｄ（図１）に
ビット並列でラッチされる。このデータすなわち各背景
画面ＢＧ１〜ＢＧ４の或る表示位置に対応する１つのキ
ャラクタの水平方向８ドット分のカラーデータ（１ドッ
ト当たり４カラーを指定するための２ビットデータ）が
並列−直列変換回路２８にビット並列で与えられる。並
列−直列変換回路２８は、タイミング信号発生回路２０
からの書込信号Ｗすなわち、図１９に示すラッチタイミ
ング回路７２からの信号に応じて、ビット並列データを
読込んで一時記憶する。そして、並列−直列変換回路２
８は、電子ビームが１ドット期間移動する時間の２倍の
周期で与えられる読出クロックClokに同期して、すなわ
ち、図１９に示す同期タイミング回路７４からの信号に
応じて、ビット並列データをビット直列データに変換し
て、ドットデータ組合変換回路３０（図１，図１９）に
与える。
【００４１】ドットデータ組合変換回路３０は、並列−
直列変換回路２８から出力されるａ０とａ１，ｂ０とｂ
１，ｃ０とｃ１，ｄ０とｄ１，ｅ０とｅ１，ｆ０とｆ１
の各対の直列データを、モードデータに基づいて、セル
数に対応するビット数に組合わせる。それによって、各
背景画面ＢＧ４〜ＢＧ１別のカラーデータが出力され、
優先回路３２（図１，図２０）に与えられる。優先回路
３２は、モードデータと優先データとに基づいて優先順
位の高い背景画面のカラーデータを色発生回路３４（図
１，図２０）に与える。なお、透明検出回路８２（図２
０）が設けられ、優先度の高い背景画面のカラーデータ
が透明を表す場合は、その次の優先順位の背景画面のカ
ラーデータが出力されることになる。これに応じて、色
発生回路３４は、カラーデータとパレットデータとの組
合せによって決まるカラー映像信号（アナログ信号）を
発生し、ディスプレイに与える。すなわち、背景画面毎
のドットデータがカラーコードとしてカラーコード合成
回路８０に与えられ、そこで、動画キャラクタのカラー
コードと合成され、カラー信号発生回路３４に与えられ
る。ただし、このとき優先回路３２の作用によって、優
先的に表示されるべきキャラクタのカラーコードのみが
カラーコード選択回路８４によって有効化される。そし
て、カラーパレット（ＣＧＲＡＭ）８６からのパレット
データとカラーコードとに基づいて、カラーパレット選
択回路８８から信号が出力され、映像信号発生回路９０
に与えられる。したがって、映像信号発生回路９０か
ら、カラー映像信号が得られる。
直列変換回路２８から出力されるａ０とａ１，ｂ０とｂ
１，ｃ０とｃ１，ｄ０とｄ１，ｅ０とｅ１，ｆ０とｆ１
の各対の直列データを、モードデータに基づいて、セル
数に対応するビット数に組合わせる。それによって、各
背景画面ＢＧ４〜ＢＧ１別のカラーデータが出力され、
優先回路３２（図１，図２０）に与えられる。優先回路
３２は、モードデータと優先データとに基づいて優先順
位の高い背景画面のカラーデータを色発生回路３４（図
１，図２０）に与える。なお、透明検出回路８２（図２
０）が設けられ、優先度の高い背景画面のカラーデータ
が透明を表す場合は、その次の優先順位の背景画面のカ
ラーデータが出力されることになる。これに応じて、色
発生回路３４は、カラーデータとパレットデータとの組
合せによって決まるカラー映像信号（アナログ信号）を
発生し、ディスプレイに与える。すなわち、背景画面毎
のドットデータがカラーコードとしてカラーコード合成
回路８０に与えられ、そこで、動画キャラクタのカラー
コードと合成され、カラー信号発生回路３４に与えられ
る。ただし、このとき優先回路３２の作用によって、優
先的に表示されるべきキャラクタのカラーコードのみが
カラーコード選択回路８４によって有効化される。そし
て、カラーパレット（ＣＧＲＡＭ）８６からのパレット
データとカラーコードとに基づいて、カラーパレット選
択回路８８から信号が出力され、映像信号発生回路９０
に与えられる。したがって、映像信号発生回路９０か
ら、カラー映像信号が得られる。
【００４２】上述の動作が各背景画面ＢＧ１〜ＢＧ４に
ついて繰り返されることにより、１つの場面が形成され
る。そして、同じ背景画面を表示する場合は、ＳＣ−Ｒ
ＡＭ４２およびＣＨＲ−ＲＡＭ４４のデータが書き換え
られることなく、ディスプレイの走査に同期して何フレ
ームにも渡って同じ動作が繰り返される。また、ＢＧモ
ードを変化させないで背景画面を変化させることもでき
るが、この場合は、マイクロプロセサ１２がモードデー
タを読出すことなく、キャラクタ指定データおよびドッ
トデータを記憶領域３８ｂおよび３８ａから読出してＳ
Ｃ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４へ書き込めば
よい。
ついて繰り返されることにより、１つの場面が形成され
る。そして、同じ背景画面を表示する場合は、ＳＣ−Ｒ
ＡＭ４２およびＣＨＲ−ＲＡＭ４４のデータが書き換え
られることなく、ディスプレイの走査に同期して何フレ
ームにも渡って同じ動作が繰り返される。また、ＢＧモ
ードを変化させないで背景画面を変化させることもでき
るが、この場合は、マイクロプロセサ１２がモードデー
タを読出すことなく、キャラクタ指定データおよびドッ
トデータを記憶領域３８ｂおよび３８ａから読出してＳ
Ｃ−ＲＡＭ４２およびＣＨＲ−ＲＡＭ４４へ書き込めば
よい。
【００４３】ところで、上述のＢＧモード０で背景画面
を表示している途中で、背景画面数を少なくする代わり
にカラー数を増加したい場面になると、次の動作が行わ
れる。すなわち、マイクロプロセサ１２は、イニシャラ
イズ時またはブランキング期間において、転送プログラ
ム記憶領域３８ｄのプログラムに基づいてＢＧモード３
を指定するモードデータを読出してモードレジスタ１４
に一時記憶させる。さらに、マイクロプロセサ１２は、
記憶領域３８ｂに記憶されている背景画面ＢＧ１とＢＧ
２のキャラクタ指定データをＳＣ−ＲＡＭ４２の対応エ
リアへ書き込み、記憶領域３８ａに記憶されている背景
画面ＢＧ１とＢＧ２として表示すべきドットデータをＣ
ＨＲ−ＲＡＭ４４の対応エリアへ書き込む。この場合、
背景画面ＢＧ１が８つのセルｍ０〜ｍ７を有しかつ背景
画面ＢＧ２が４つのセルｍ０〜ｍ３を有するため、背景
画面ＢＧ１で使用されるドットデータがネームベースア
ドレス（ＮＢＡ）１の各セルｍ０〜ｍ７に書込まれ、背
景画面ＢＧ２で使用されるドットデータがＮＢＡ２の各
セルｍ０〜ｍ４に書込まれることになる。
を表示している途中で、背景画面数を少なくする代わり
にカラー数を増加したい場面になると、次の動作が行わ
れる。すなわち、マイクロプロセサ１２は、イニシャラ
イズ時またはブランキング期間において、転送プログラ
ム記憶領域３８ｄのプログラムに基づいてＢＧモード３
を指定するモードデータを読出してモードレジスタ１４
に一時記憶させる。さらに、マイクロプロセサ１２は、
記憶領域３８ｂに記憶されている背景画面ＢＧ１とＢＧ
２のキャラクタ指定データをＳＣ−ＲＡＭ４２の対応エ
リアへ書き込み、記憶領域３８ａに記憶されている背景
画面ＢＧ１とＢＧ２として表示すべきドットデータをＣ
ＨＲ−ＲＡＭ４４の対応エリアへ書き込む。この場合、
背景画面ＢＧ１が８つのセルｍ０〜ｍ７を有しかつ背景
画面ＢＧ２が４つのセルｍ０〜ｍ３を有するため、背景
画面ＢＧ１で使用されるドットデータがネームベースア
ドレス（ＮＢＡ）１の各セルｍ０〜ｍ７に書込まれ、背
景画面ＢＧ２で使用されるドットデータがＮＢＡ２の各
セルｍ０〜ｍ４に書込まれることになる。
【００４４】一方、ＳＣ−ＲＡＭ４２およびＣＨＲ−Ｒ
ＡＭ４４の読み出しは、ＢＧモード０に比べて背景画面
数が少なくかつセル数が多いため、第０サイクルおよび
第１サイクルの期間に行われる。また、ＣＨＲ−ＲＡＭ
４４の背景画面ＢＧ２に対応するドットデータの読出は
第２サイクルおよび第３サイクルの２サイクルで実行さ
れ、背景画面ＢＧ１に対応するドットデータの読み出し
は第４サイクル〜第７サイクルの４サイクルで実行され
る。その他の動作は、ＢＧモード０の場合とほぼ同様の
ため、その詳細な説明を省略する。
ＡＭ４４の読み出しは、ＢＧモード０に比べて背景画面
数が少なくかつセル数が多いため、第０サイクルおよび
第１サイクルの期間に行われる。また、ＣＨＲ−ＲＡＭ
４４の背景画面ＢＧ２に対応するドットデータの読出は
第２サイクルおよび第３サイクルの２サイクルで実行さ
れ、背景画面ＢＧ１に対応するドットデータの読み出し
は第４サイクル〜第７サイクルの４サイクルで実行され
る。その他の動作は、ＢＧモード０の場合とほぼ同様の
ため、その詳細な説明を省略する。
【００４５】この実施例のように、ＢＧモードによって
１つの場面を構成する背景画面の数と各背景画面で使用
可能なセルの数（すなわちカラー数）と１キャラクタの
水平方向１ラインのドット数を切換えれば、限られた時
間内でマイクロプロセサ１２の画像表現能力を最大に発
揮できる利点がある。また、必要に応じて、予め外部メ
モリ３６すなわちＲＯＭ３８に書き込まれているデータ
を読み出すようにしているので、ＲＡＭ４０の記憶容量
が少なくても、ＢＧモードを変更するだけで多種多様の
背景画像を表示でき、ＲＡＭ４０を効率的に使用できる
利点もある。
１つの場面を構成する背景画面の数と各背景画面で使用
可能なセルの数（すなわちカラー数）と１キャラクタの
水平方向１ラインのドット数を切換えれば、限られた時
間内でマイクロプロセサ１２の画像表現能力を最大に発
揮できる利点がある。また、必要に応じて、予め外部メ
モリ３６すなわちＲＯＭ３８に書き込まれているデータ
を読み出すようにしているので、ＲＡＭ４０の記憶容量
が少なくても、ＢＧモードを変更するだけで多種多様の
背景画像を表示でき、ＲＡＭ４０を効率的に使用できる
利点もある。
【００４６】ところで、上述の実施例では、キャラクタ
指定データ発生手段およびドットデータ発生手段がＲＯ
Ｍ３８とＲＡＭ４０からなり、ＲＯＭ３８の記憶データ
をＲＡＭ４０に転送する場合を述べたが、マイクロプロ
セサ１２の最大処理能力を実現するだけであれば、ＲＯ
Ｍ３８に各表示画面に関連してモードデータとキャラク
タ指定データとキャラクタパタ−ンデータを記憶させて
もよい。
指定データ発生手段およびドットデータ発生手段がＲＯ
Ｍ３８とＲＡＭ４０からなり、ＲＯＭ３８の記憶データ
をＲＡＭ４０に転送する場合を述べたが、マイクロプロ
セサ１２の最大処理能力を実現するだけであれば、ＲＯ
Ｍ３８に各表示画面に関連してモードデータとキャラク
タ指定データとキャラクタパタ−ンデータを記憶させて
もよい。
【００４７】なお、上述の実施例においては、外部記憶
装置としてメモリカートリッジを用いた。しかしなが
ら、この発明においてはＣＤ−ＲＯＭのような外部記憶
装置も利用可能である。メモリカートリッジを用いる場
合には、そのメモリカートリッジに内蔵されているＲＯ
Ｍ３８に先に説明したキャラクタ指定データ，ドットデ
ータおよびモードデータ等を含むプログラムデータ等が
記憶され、マイクロプロセサ１２はそのプログラムデー
タに基づいて背景画像の表示を制御する。
装置としてメモリカートリッジを用いた。しかしなが
ら、この発明においてはＣＤ−ＲＯＭのような外部記憶
装置も利用可能である。メモリカートリッジを用いる場
合には、そのメモリカートリッジに内蔵されているＲＯ
Ｍ３８に先に説明したキャラクタ指定データ，ドットデ
ータおよびモードデータ等を含むプログラムデータ等が
記憶され、マイクロプロセサ１２はそのプログラムデー
タに基づいて背景画像の表示を制御する。
【００４８】これに対して、ＣＤ−ＲＯＭを使用する場
合には、ＣＤ−ＲＯＭ（図示せず）に、上述のようなプ
ログラムデータ等がディジタルデータとして光学的に記
録される。また、ＣＤ−ＲＯＭの記録データを光学的に
読み取るための光学読取装置が適宜のコネクタたとえば
拡張コネクタ（図示せず）に接続される。ＣＤ−ＲＯＭ
を用いるときにもメモリカートリッジは用いられるが、
この場合には、メモリカートリッジには、光学読取装置
の動作を制御するための起動プログラムを記憶したＲＯ
Ｍ（図示せず）やＣＤ−ＲＯＭから読み出されたプログ
ラムデータを一時記憶するためのバッファＲＡＭ（図示
せず）が含まれる。そして、表示動作の開始に先立っ
て、マイクロプロセサ１２はＲＯＭの起動プログラムに
基づいて光学読取装置に制御データを与え、ＣＤ−ＲＯ
Ｍの記録データを読み出させる。ＣＤ−ＲＯＭから読み
出されたキャラクタ指定データの一部がＳＣ−ＲＡＭ４
２に転送され、同じく、ドットデータがＣＨＲ−ＲＡＭ
４４に転送される。なお、モードデータを含む他のプロ
グラムデータはメモリカートリッジ内のバッファＲＡＭ
に転送される。光学読取装置によって読み出されたＣＤ
−ＲＯＭのデータが一旦それぞれのメモリに転送された
後においては、マイクロプロセサ１２はそれぞれのメモ
リをアクセスすることによって上述したような動作を実
行する。
合には、ＣＤ−ＲＯＭ（図示せず）に、上述のようなプ
ログラムデータ等がディジタルデータとして光学的に記
録される。また、ＣＤ−ＲＯＭの記録データを光学的に
読み取るための光学読取装置が適宜のコネクタたとえば
拡張コネクタ（図示せず）に接続される。ＣＤ−ＲＯＭ
を用いるときにもメモリカートリッジは用いられるが、
この場合には、メモリカートリッジには、光学読取装置
の動作を制御するための起動プログラムを記憶したＲＯ
Ｍ（図示せず）やＣＤ−ＲＯＭから読み出されたプログ
ラムデータを一時記憶するためのバッファＲＡＭ（図示
せず）が含まれる。そして、表示動作の開始に先立っ
て、マイクロプロセサ１２はＲＯＭの起動プログラムに
基づいて光学読取装置に制御データを与え、ＣＤ−ＲＯ
Ｍの記録データを読み出させる。ＣＤ−ＲＯＭから読み
出されたキャラクタ指定データの一部がＳＣ−ＲＡＭ４
２に転送され、同じく、ドットデータがＣＨＲ−ＲＡＭ
４４に転送される。なお、モードデータを含む他のプロ
グラムデータはメモリカートリッジ内のバッファＲＡＭ
に転送される。光学読取装置によって読み出されたＣＤ
−ＲＯＭのデータが一旦それぞれのメモリに転送された
後においては、マイクロプロセサ１２はそれぞれのメモ
リをアクセスすることによって上述したような動作を実
行する。
【図１】この発明の一実施例を示すブロック図である。
【図２】外部メモリに含まれるＲＯＭのメモリマップを
示す図解図である。
示す図解図である。
【図３】ＢＧモード０の場合のＲＡＭのメモリマップを
示す図解図である。
示す図解図である。
【図４】ＢＧモード１のＲＡＭのメモリマップを示す図
解図である。
解図である。
【図５】ＢＧモード２のＲＡＭのメモリマップを示す図
解図である。
解図である。
【図６】ＢＧモード３のＲＡＭのメモリマップを示す図
解図である。
解図である。
【図７】ＢＧモード４のＲＡＭのメモリマップを示す図
解図である。
解図である。
【図８】ＢＧモード５のＲＡＭのメモリマップを示す図
解図である。
解図である。
【図９】ＢＧモード６のＲＡＭのメモリマップを示す図
解図である。
解図である。
【図１０】１つのスクリーンの背景画面のデータが記憶
されている状態を示す図解図である。
されている状態を示す図解図である。
【図１１】ＳＣ−ＲＡＭの１キャラクタ分のデータフォ
ーマットを示す図解図である。
ーマットを示す図解図である。
【図１２】ＣＨＲ−ＲＡＭに記憶される１キャラクタの
データ構成を示す図解図である。
データ構成を示す図解図である。
【図１３】ＣＨＲ−ＲＡＭに記憶される１キャラクタの
データ構成を示す図解図である。
データ構成を示す図解図である。
【図１４】ＣＨＲ−ＲＡＭに記憶される１キャラクタの
データ構成を示す図解図である。
データ構成を示す図解図である。
【図１５】モード別のセル数，カラー数，１キャラクタ
の水平方向のドット数，およびオフセット変更の有無と
の関係を示す図解図である。
の水平方向のドット数，およびオフセット変更の有無と
の関係を示す図解図である。
【図１６】図１の実施例の動作を説明するためのモード
別の背景画処理サイクルを示す図解図である。
別の背景画処理サイクルを示す図解図である。
【図１７】図１の実施例のＳＣアドレス回路を示すブロ
ック図である。
ック図である。
【図１８】図１の実施例のＣＨＲアドレス回路を示すブ
ロック図である。
ロック図である。
【図１９】図１の実施例のカラーコード変換回路を示す
ブロック図である。
ブロック図である。
【図２０】図１の実施例の出力回路を示すブロック図で
ある。
ある。
１０ … 背景画像表示装置 １２ … マイクロプロセサ １４ … モード選択レジスタ １６ … ＳＣアドレス回路 １８ … ＣＨＲアドレス回路 ２０ … タイミング信号発生回路 ２２ … ＨＶカウンタ ２４ … カラーコード変換回路 ２９ … 出力回路 ３６ … 外部メモリ ３８ … ＲＯＭ ４０ … ＲＡＭ ４２ … スクリーンＲＡＭ（ＳＣ−ＲＡＭ） ４４ … キャラクタＲＡＭ（ＣＨＲ−ＲＡＭ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西海 聡 京都市東山区福稲上高松町60番地 任天堂 株式会社内 (72)発明者 三好 通貴 東京都大田区中馬込１丁目３番６号 株式 会社リコー内
Claims (5)
- 【請求項１】各々が所定数のドットで構成されるキャラ
クタを水平方向にＮ個、垂直方向にＭ個配列することに
よって１つの背景画面を表現しかつ複数の背景画面で１
つの場面が構成される背景画像をラスタ走査型ディスプ
レイ上に表示する背景画像表示装置であって、 各場面を構成する背景画面の数および各々の背景画面で
使用されるセルの数を指定するモードデータを発生する
ためのモードデータ発生手段、 前記モードデータ発生手段によって指定され得る数の背
景画面の各々毎にＮ×Ｍ個のキャラクタを指定するキャ
ラクタ指定データを記憶可能な記憶領域を有するキャラ
クタ指定データ記憶手段、 各々が１ドットにつき２以上のセルを含むかつ前記キャ
ラクタ指定データによって指定される複数のキャラクタ
の各々のドットデータを記憶するためのドットデータ記
憶手段、 前記ラスタ走査型ディスプレイの水平走査に同期して前
記キャラクタ指定データ記憶手段からキャラクタ指定デ
ータを読み出すための第１の読出手段、 前記ラスタ走査型ディスプレイの水平走査に同期しかつ
前記キャラクタ指定データ記憶手段から読み出されたキ
ャラクタ指定データに基づいて前記ドットデータ記憶手
段から前記キャラクタ指定データによって指定された各
キャラクタのドットデータを読み出すための第２の読出
手段、 前記第２の読出手段によって前記ドットデータ記憶手段
から読み出されたドットデータを所定数単位毎にビット
並列で一時記憶しかつビット直列で出力するための並列
−直列変換手段、 前記並列−直列変換手段から出力されるドットデータを
組み合わせて前記モードデータによって指定される背景
画面毎のドットデータを出力するための出力手段、およ
び前記出力手段から出力される各背景画面のドットデー
タに基づいて映像信号を発生する映像信号発生手段を備
える、背景画像表示装置。 - 【請求項２】前記キャラクタ指定データ発生手段は優先
順位を決定するための優先データを含み、 前記出力手段から出力される各背景画面のドットデータ
を前記優先データに基づいて優先的に選択して前記映像
信号発生手段に与える優先回路をさらに備える、請求項
１記載の背景画像表示装置。 - 【請求項３】前記キャラクタ指定データ記憶手段は、多
数の場面に用いられるすべてのキャラクタ指定データを
固定的に記憶する第１の不揮発性記憶手段と、第１の不
揮発性記憶手段から読み出されかつ前記モードデータに
よって指定された１つの場面で表示すべき少なくとも１
つの背景画面を構成するすべてのキャラクタ指定データ
が書き込まれる第１の一時記憶手段とを含み、 前記ドットデータ記憶手段は、多数の場面に用いられる
すべてのキャラクタのドットデータを固定的に記憶する
第２の不揮発性記憶手段と、第２の不揮発性記憶手段か
ら読み出されかつ１つの場面で表示すべきキャラクタの
ドットデータが書き込まれる第２の一時記憶手段とを含
み、 前記第１の読出手段は前記第１の一時記憶手段に記憶さ
れているキャラクタ指定データを読出し、 前記第２の読出手段は前記第２の一時記憶手段に記憶さ
れているドットデータを読出す、請求項１または２記載
の背景画像表示装置。 - 【請求項４】前記タイミング信号発生手段は、低速クロ
ック信号を発生する第１のクロック信号発生手段と、高
速クロック信号を発生する第２のクロック信号発生手段
と、前記モードデータに基づいて前記低速クロック信号
または前記高速クロック信号を選択して並列−直列変換
手段に与える手段とを含む、請求項１ないし３のいずれ
かに記載の背景画像表示装置。 - 【請求項５】各々が所定数のドットで構成されるキャラ
クタを水平方向にＮ個、垂直方向にＭ個配列することに
よって１つの背景画面を表現しかつ複数の背景画面で１
つの場面が構成される背景画像をラスタ走査型ディスプ
レイ上に表示する背景画像表示装置に用いられる外部記
憶装置であって、 前記背景画像の表示のために必要なプログラムデータを
記憶するプログラムデータ記憶手段を備え、前記プログ
ラムデータ記憶手段は、各場面を構成する背景画面の数
および各々の背景画面で使用されるセルの数を指定する
モードデータを記憶するためのモードデータ記憶領域
と、各々が１ドットにつき２以上のセルを含む複数のキ
ャラクタのドットデータを記憶するドットデータ記憶領
域と、前記モードデータによって指定され得る数の背景
画面の各々毎に最大Ｎ×Ｍ個のキャラクタおよびそれら
の表示位置を指定するキャラクタ指定データを記憶可能
な記憶領域を有するキャラクタ指定データ記憶領域と、
前記モードデータ，前記ドットデータおよび前記キャラ
クタ指定データを転送するためのプログラムデータを記
憶する転送プログラムデータ記憶領域とを含み、 前記背景画像表示装置は、書込読出可能メモリと、前記
プログラムデータ記憶手段に記憶されている前記転送プ
ログラムデータに基づいて、前記キャラクタ指定データ
と前記ドットデータとを前記書込読出可能メモリへ転送
するデータ転送手段と、前記モードデータ記憶領域から
前記モードデータを読み出すモードデータ読出手段と、
前記ラスタ走査型ディスプレイの水平走査に同期して前
記書込読出可能メモリからキャラクタ指定データを読み
出すための第１の読出手段、前記ラスタ走査型ディスプ
レイの水平走査に同期して前記書込読出メモリから前記
キャラクタ指定データによって指定される各キャラクタ
のドットデータを読み出すための第２の読出手段、前記
第２の読出手段によって読み出されたドットデータを所
定数単位毎にビット並列で一時記憶しかつビット直列で
出力するための並列−直列変換手段、前記並列−直列変
換手段から出力されるドットデータを組み合わせて前記
モードデータ読出手段からのモードデータによって指定
される背景画面毎のドットデータを出力するための出力
手段、および前記出力手段から出力される各背景画面の
ドットデータに基づいて映像信号を発生する映像信号発
生手段を備え、 前記プログラムデータ記憶手段の前記モードデータ記憶
領域にモードデータを予め書き込むことによって前記背
景画像表示装置で表示される各場面での背景画面の数と
各々の背景画面で使用可能なカラーの数との組合せを任
意に設定できるようにした、外部記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30321691A JP3249558B2 (ja) | 1990-11-19 | 1991-11-19 | 背景画像表示装置およびそれに用いられる外部記憶装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-315003 | 1990-11-19 | ||
| JP31500390 | 1990-11-19 | ||
| JP30321691A JP3249558B2 (ja) | 1990-11-19 | 1991-11-19 | 背景画像表示装置およびそれに用いられる外部記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05323942A true JPH05323942A (ja) | 1993-12-07 |
| JP3249558B2 JP3249558B2 (ja) | 2002-01-21 |
Family
ID=18060246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30321691A Expired - Fee Related JP3249558B2 (ja) | 1990-11-19 | 1991-11-19 | 背景画像表示装置およびそれに用いられる外部記憶装置 |
Country Status (15)
| Country | Link |
|---|---|
| US (2) | US5371512A (ja) |
| EP (1) | EP0487266B1 (ja) |
| JP (1) | JP3249558B2 (ja) |
| KR (1) | KR100196123B1 (ja) |
| CN (1) | CN1070383C (ja) |
| AT (1) | ATE122579T1 (ja) |
| AU (1) | AU660156B2 (ja) |
| BR (1) | BR9105014A (ja) |
| CA (1) | CA2055718C (ja) |
| DE (1) | DE69109821T2 (ja) |
| ES (1) | ES2074235T3 (ja) |
| HK (1) | HK1005165A1 (ja) |
| MX (1) | MX9102148A (ja) |
| RU (1) | RU2125740C1 (ja) |
| SG (1) | SG49269A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07204349A (ja) * | 1994-01-25 | 1995-08-08 | Nintendo Co Ltd | ゲーム機用変換装置 |
| JPH10501696A (ja) * | 1994-06-20 | 1998-02-17 | ユニリーバー・ナームローゼ・ベンノートシャープ | 食品中の熱処理された中間相の調製及び使用 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69322047T2 (de) * | 1992-10-01 | 1999-06-24 | Hudson Soft Co Ltd | Bildverarbeitungsgerät |
| US5459485A (en) * | 1992-10-01 | 1995-10-17 | Hudson Soft Co., Ltd. | Image and sound processing apparatus |
| JPH075870A (ja) * | 1993-06-18 | 1995-01-10 | Toshiba Corp | 表示制御システム |
| US5760752A (en) * | 1993-07-15 | 1998-06-02 | Nec Corporation | Image display apparatus for displaying an image corresponding to an image state at the transmitting end |
| TW399189B (en) * | 1994-10-13 | 2000-07-21 | Yamaha Corp | Control device for the image display |
| WO1996020767A1 (fr) * | 1994-12-30 | 1996-07-11 | Sega Enterprises Ltd. | Dispositif pour jeu video simulant une bande dessinee |
| JP3890621B2 (ja) * | 1995-04-21 | 2007-03-07 | ソニー株式会社 | 画像表示装置及び方法 |
| DE69623903T2 (de) | 1995-05-10 | 2003-05-15 | Nintendo Co Ltd | Betätigungsvorrichtung mit analogem steuerknüppel |
| US6241611B1 (en) | 1995-05-10 | 2001-06-05 | Nintendo Co., Ltd. | Function expansion device and operating device using the function expansion device |
| JPH096326A (ja) * | 1995-06-23 | 1997-01-10 | Konami Co Ltd | 画像表示装置 |
| US6081277A (en) * | 1995-09-28 | 2000-06-27 | Sony Corporation | Apparatus and method for controlling image display |
| JP3524247B2 (ja) | 1995-10-09 | 2004-05-10 | 任天堂株式会社 | ゲーム機およびそれを用いたゲーム機システム |
| MX9704155A (es) | 1995-10-09 | 1997-09-30 | Nintendo Co Ltd | Sistema procesador de imagenes tridimensionales. |
| JPH09167050A (ja) | 1995-10-09 | 1997-06-24 | Nintendo Co Ltd | 操作装置およびそれを用いる画像処理システム |
| US6007428A (en) | 1995-10-09 | 1999-12-28 | Nintendo Co., Ltd. | Operation controlling device and video processing system used therewith |
| JP3544268B2 (ja) | 1995-10-09 | 2004-07-21 | 任天堂株式会社 | 三次元画像処理装置およびそれを用いた画像処理方法 |
| DE19681169B3 (de) | 1995-11-10 | 2012-03-01 | Nintendo Co., Ltd. | Steuerhebeleinrichtung |
| US6139433A (en) * | 1995-11-22 | 2000-10-31 | Nintendo Co., Ltd. | Video game system and method with enhanced three-dimensional character and background control due to environmental conditions |
| US6022274A (en) | 1995-11-22 | 2000-02-08 | Nintendo Co., Ltd. | Video game system using memory module |
| US6267673B1 (en) | 1996-09-20 | 2001-07-31 | Nintendo Co., Ltd. | Video game system with state of next world dependent upon manner of entry from previous world via a portal |
| US6155926A (en) | 1995-11-22 | 2000-12-05 | Nintendo Co., Ltd. | Video game system and method with enhanced three-dimensional character and background control |
| DE19615086A1 (de) | 1996-04-17 | 1997-10-23 | Philips Patentverwaltung | Schaltungsanordnung für Anzeige- und Steuerungsfunktionen eines Fernsehgerätes |
| US6139434A (en) | 1996-09-24 | 2000-10-31 | Nintendo Co., Ltd. | Three-dimensional image processing apparatus with enhanced automatic and user point of view control |
| JP3655438B2 (ja) | 1997-07-17 | 2005-06-02 | 任天堂株式会社 | ビデオゲームシステム |
| JP3874536B2 (ja) * | 1998-05-27 | 2007-01-31 | 任天堂株式会社 | 携帯型カラー表示ゲーム機およびその記憶媒体 |
| AU5773599A (en) * | 1998-08-11 | 2000-03-06 | Play, Inc. | System and method for refracting a background image through a foreground object on a computer display |
| JP2995703B1 (ja) * | 1998-10-08 | 1999-12-27 | コナミ株式会社 | 画像作成装置、画像作成装置における表示場面切替方法、画像作成装置における表示場面切替プログラムが記録された可読記録媒体及びビデオゲーム装置 |
| US6416410B1 (en) * | 1999-12-03 | 2002-07-09 | Nintendo Co., Ltd. | Data compression/decompression based on pattern and symbol run length encoding for use in a portable handheld video game system |
| US6810463B2 (en) * | 2000-05-24 | 2004-10-26 | Nintendo Co., Ltd. | Gaming machine that is usable with different game cartridge types |
| US7445551B1 (en) | 2000-05-24 | 2008-11-04 | Nintendo Co., Ltd. | Memory for video game system and emulator using the memory |
| US6924845B1 (en) | 2001-08-24 | 2005-08-02 | Nokia Corporation | Value added digital video receiver |
| US20030038893A1 (en) * | 2001-08-24 | 2003-02-27 | Nokia Corporation | Digital video receiver that generates background pictures and sounds for games |
| US7083420B2 (en) * | 2003-02-10 | 2006-08-01 | Leapfrog Enterprises, Inc. | Interactive handheld apparatus with stylus |
| US7249950B2 (en) | 2003-10-10 | 2007-07-31 | Leapfrog Enterprises, Inc. | Display apparatus for teaching writing |
| US8267780B2 (en) | 2004-03-31 | 2012-09-18 | Nintendo Co., Ltd. | Game console and memory card |
| US7771280B2 (en) | 2004-03-31 | 2010-08-10 | Nintendo Co., Ltd. | Game console connector and emulator for the game console |
| US7837558B2 (en) | 2004-03-31 | 2010-11-23 | Nintendo Co., Ltd. | Game console and emulator for the game console |
| US8016681B2 (en) * | 2004-03-31 | 2011-09-13 | Nintendo Co., Ltd. | Memory card for a game console |
| US11278793B2 (en) | 2004-03-31 | 2022-03-22 | Nintendo Co., Ltd. | Game console |
| KR100724956B1 (ko) * | 2005-12-13 | 2007-06-04 | 삼성전자주식회사 | 이동 통신 단말의 배경화면 표시 방법 |
| BRPI1011944A2 (pt) * | 2009-06-17 | 2016-04-26 | Sharp Kk | "circuito de acionamento de exibição, painel de exibição e dispositivo de exibição" |
| JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4070662A (en) * | 1975-11-11 | 1978-01-24 | Sperry Rand Corporation | Digital raster display generator for moving displays |
| US4398189A (en) * | 1981-08-20 | 1983-08-09 | Bally Manufacturing Corporation | Line buffer system for displaying multiple images in a video game |
| US4574279A (en) * | 1982-11-03 | 1986-03-04 | Compaq Computer Corporation | Video display system having multiple selectable screen formats |
| GB2133257B (en) * | 1982-12-22 | 1987-07-29 | Ricoh Kk | T v game system |
| US4561659A (en) * | 1983-01-06 | 1985-12-31 | Commodore Business Machines, Inc. | Display logic circuit for multiple object priority |
| GB8320357D0 (en) * | 1983-07-28 | 1983-09-01 | Quantel Ltd | Video graphic simulator systems |
| EP0133930A3 (en) * | 1983-07-29 | 1985-06-19 | Mylstar Electronics, Inc. | Video game employing video disc generator |
| US4635050A (en) * | 1984-04-10 | 1987-01-06 | Sperry Corporation | Dynamic stroke priority generator for hybrid display |
| US4672541A (en) * | 1984-05-31 | 1987-06-09 | Coleco Industries, Inc. | Video game with interactive enlarged play action inserts |
| US4868552A (en) * | 1986-08-25 | 1989-09-19 | Rohde & Schwartz-Polarad | Apparatus and method for monochrome/multicolor display of superimposed images |
| US4803476A (en) * | 1986-10-24 | 1989-02-07 | Visual Technology Incorporated | Video terminal for use in graphics and alphanumeric applications |
| JPH0670742B2 (ja) * | 1987-12-30 | 1994-09-07 | 株式会社ナムコ | 標体の表示装置 |
-
1991
- 1991-11-13 US US07/792,206 patent/US5371512A/en not_active Expired - Lifetime
- 1991-11-15 SG SG1996008547A patent/SG49269A1/en unknown
- 1991-11-15 AU AU87932/91A patent/AU660156B2/en not_active Expired
- 1991-11-15 CA CA002055718A patent/CA2055718C/en not_active Expired - Lifetime
- 1991-11-15 AT AT91310574T patent/ATE122579T1/de not_active IP Right Cessation
- 1991-11-15 EP EP91310574A patent/EP0487266B1/en not_active Expired - Lifetime
- 1991-11-15 DE DE69109821T patent/DE69109821T2/de not_active Expired - Lifetime
- 1991-11-15 ES ES91310574T patent/ES2074235T3/es not_active Expired - Lifetime
- 1991-11-18 RU SU5010319A patent/RU2125740C1/ru active
- 1991-11-19 JP JP30321691A patent/JP3249558B2/ja not_active Expired - Fee Related
- 1991-11-19 MX MX9102148A patent/MX9102148A/es unknown
- 1991-11-19 BR BR919105014A patent/BR9105014A/pt not_active IP Right Cessation
- 1991-11-19 CN CN91110926A patent/CN1070383C/zh not_active Expired - Lifetime
- 1991-11-19 KR KR1019910020761A patent/KR100196123B1/ko not_active IP Right Cessation
-
1994
- 1994-10-31 US US08/331,814 patent/US5483257A/en not_active Expired - Lifetime
-
1998
- 1998-05-18 HK HK98104259A patent/HK1005165A1/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07204349A (ja) * | 1994-01-25 | 1995-08-08 | Nintendo Co Ltd | ゲーム機用変換装置 |
| JPH10501696A (ja) * | 1994-06-20 | 1998-02-17 | ユニリーバー・ナームローゼ・ベンノートシャープ | 食品中の熱処理された中間相の調製及び使用 |
Also Published As
| Publication number | Publication date |
|---|---|
| BR9105014A (pt) | 1992-06-23 |
| EP0487266B1 (en) | 1995-05-17 |
| CA2055718A1 (en) | 1992-05-20 |
| JP3249558B2 (ja) | 2002-01-21 |
| ES2074235T3 (es) | 1995-09-01 |
| CN1061538A (zh) | 1992-06-03 |
| RU2125740C1 (ru) | 1999-01-27 |
| CN1070383C (zh) | 2001-09-05 |
| KR920010627A (ko) | 1992-06-26 |
| DE69109821D1 (de) | 1995-06-22 |
| US5371512A (en) | 1994-12-06 |
| AU8793291A (en) | 1992-05-21 |
| DE69109821T2 (de) | 1995-11-16 |
| SG49269A1 (en) | 1998-05-18 |
| EP0487266A1 (en) | 1992-05-27 |
| US5483257A (en) | 1996-01-09 |
| AU660156B2 (en) | 1995-06-15 |
| MX9102148A (es) | 1994-05-31 |
| CA2055718C (en) | 1997-09-02 |
| KR100196123B1 (ko) | 1999-06-15 |
| ATE122579T1 (de) | 1995-06-15 |
| HK1005165A1 (en) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249558B2 (ja) | 背景画像表示装置およびそれに用いられる外部記憶装置 | |
| JP3138173B2 (ja) | グラフィックス用フレームメモリ装置 | |
| KR100218987B1 (ko) | 화상표시장치 | |
| KR950012369B1 (ko) | 영상표시장치 | |
| JPS5858674B2 (ja) | 陰極線管表示装置 | |
| US5007005A (en) | Data processing system | |
| JPH1078770A (ja) | 表示制御装置 | |
| JPH0315196B2 (ja) | ||
| JPH0454957B2 (ja) | ||
| JP2701146B2 (ja) | グラフィック・文字表示制御方式 | |
| JP2792598B2 (ja) | 走査型表示装置のスプライト表示制御装置 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| JP3738328B2 (ja) | 画像処理装置 | |
| JP2982029B2 (ja) | 映像表示装置 | |
| JPS5881065A (ja) | 多重ビデオスクロール表示装置 | |
| JPS6228473B2 (ja) | ||
| JPH06242772A (ja) | スプライト制御方式 | |
| JPH08328545A (ja) | 画像出力装置 | |
| JPH05308569A (ja) | 画像合成装置 | |
| JPH08336105A (ja) | 画像データ表示制御方法及びこれを用いた画像表示制御装置 | |
| JPH10314449A (ja) | ビデオゲーム装置、およびビデオゲーム装置におけるキャラクタメモリへの色情報の格納方法 | |
| JPH09198027A (ja) | キャラクタディスプレイ装置 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPH0636146B2 (ja) | 動画表示装置 | |
| JPH07311567A (ja) | 画像出力方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |