JPH08328545A - 画像出力装置 - Google Patents

Abstract

(57)【要約】 【目的】 一定の大きさを有する画像をドット単位で任
意に移動させながら表示画面上に出力可能な画像出力装
置の実現を目的とする。 【構成】 先頭アドレス（Ｘmem,Ｙmem ）、水平方向ア
ドレス幅Ｘwidth 、及び垂直方向アドレス幅Ｙwidth を
指定することにより、表示画面に表示される例えばＡ面
のビットマップデータの、２次元アドレス表現上での記
憶アドレスを指定できる。一方、先頭表示位置（Ｘdis
p, Ｙdisp）、水平方向表示幅Ｘwidth 、及び垂直方向
表示幅Ｙwidth を指定することにより、上記ビットマッ
プデータの表示画面上での表示位置を指定できる。この
結果、例えば、表示画面上での表示範囲を固定したま
ま、その表示範囲内でビットマップをスクロールさせた
い場合にはＸmem 又はＹmem を時間的に一定の割合で増
減させればよい。また、例えば、表示画面上でのビット
マップの表示開始位置を変化させたい場合にはＸdisp又
はＹdispを変化させればよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、設定された画像を表示
装置の表示画面に出力する画像出力装置に関する。

【０００２】

【従来の技術】子供用お絵かきソフトを実行するパソコ
ンやゲーム機等のグラフィック編集装置においては、表
示画面上に様々な種類の画像を表示させることができ
る。このような画像出力装置において処理される画像の
種類としては、バックグラウンド画像及びオブジェクト
画像などが良く知られている。

【０００３】バックグラウンド画像は、表示画面の背景
のような大きな動かない画像を表現するのに適した画像
形式である。一方、オブジェクト画像は、人間や動物な
どのような小さな動く画像を表現するのに適した画像形
式であり、小さな一定サイズの画像データによって構成
される。そして、そのオブジェクト画像データの表示画
面上での表示位置は、所定の座標データによって指定さ
れる。

【０００４】

【発明が解決しようとする課題】ここで、画像出力装置
において処理される画像には、上述したもののほかに、
一定の大きさを有したままその画像全体が表示画面上を
任意に移動するような画像も存在する。このような画像
は、表示画面上を任意に移動するため、バックグラウン
ド画像形式で表現することはできず、従来は、オブジェ
クト画像形式で表現されている。

【０００５】しかし、一定の大きさを有する画像をオブ
ジェクト画像形式で表現するためには、複数のオブジェ
クト画像を合成することによって、比較的大きな面積の
画像を表現しなければならない。このため、数に限りの
あるオブジェクト画像を多く消費してしまい、他のオブ
ジェクト画像の表示数を制限してしまうという問題点を
有している。

【０００６】また、一定の大きさを有する画像を移動さ
せるために、その画像を構成する複数のオブジェクト画
像の座標データを同時に制御しなければならず、その結
果、制御負荷が増加して表示性能に悪影響を与えるおそ
れがあるという問題点を有している。

【０００７】本発明の課題は、一定の大きさを有する画
像をドット単位で任意に移動可能とすることにある。

【０００８】

【課題を解決するための手段】本発明は、まず、画像デ
ータ（ビットマップデータ）を記憶する画像データ記憶
手段（ＤＰ−ＲＡＭ１０４）を有する。

【０００９】次に、その画像データ記憶手段からの画像
データの読出し範囲（水平方向先頭アドレスＸmem 、垂
直方向先頭アドレスＹmem 、水平方向アドレス幅Ｘwidt
h 、及び垂直方向アドレス幅Ｙwidth ）を指定する読出
し範囲指定手段（ビットマップアトリビュートメモリ部
２１８）を有する。

【００１０】また、画像データの表示画面上での表示範
囲（水平方向先頭表示位置Ｘdisp、垂直方向先頭表示位
置Ｙdisp、水平方向表示幅Ｘwidth 、及び垂直方向表示
幅Ｙwidth ）を指定する表示範囲指定手段（ビットマッ
プアトリビュートメモリ部２１８）を有する。

【００１１】更に、画像データ記憶手段上の読出し範囲
指定手段によって指定された読出し範囲から画像データ
を読み出す読出し制御手段（ＤＰ−ＲＡＭコントローラ
１００１）を有する。

【００１２】そして、読出し制御手段により読み出され
た画像データを表示範囲指定手段により指定される表示
範囲に対応する表示タイミングで出力する出力制御手段
（ラインバッファコントローラ１００２、Ａ面用ライン
バッファ部１００３_A 、Ｂ面用ラインバッファ部１００
３_B ）を有する。

【００１３】

【作用】例えば、表示画面上での画像データの表示開始
位置が変化させられる場合は、読出し範囲指定手段にお
ける画像データ記憶手段からの画像データの読出し範囲
が固定させられたまま、表示範囲指定手段における画像
データの表示画面上での表示範囲が変更させられる。

【００１４】この結果、読出し制御手段の動作によっ
て、画像データ記憶手段上での画像データの記憶内容を
変更することなく、画像データの表示画面上での表示位
置を変更することができる。

【００１５】一方、例えば、表示画面上での表示範囲を
固定したまま、その表示範囲内で画像データが水平方向
又は垂直方向にスクロールさせられる場合には、表示範
囲指定手段における画像データの表示画面上での表示範
囲が固定させられたまま、読出し範囲指定手段における
画像データ記憶手段からの画像データの読出し範囲が変
更させられる。

【００１６】この結果、表示画面上の固定された表示範
囲内で画像データを水平方向又は垂直方向にスクロール
させることができる。

【００１７】

【実施例】以下、図面を参照しながら、本発明の実施例
につき詳細に説明する。 ＜実施例の回路の全体構成＞図１は、本発明の実施例の
回路の全体構成図であり、テレビ１１１を除いて、図１
に示される筐体の内部に構成される。

【００１８】ＶＤＰ（ビデオディスプレイプロセッサ）
１０２は、オブジェクト、バックグラウンド等に関する
画像処理を制御する。ＳＲＡＭ（スタティックＲＡＭ）
１０３は、オブジェクト及びバックグラウンドの画像デ
ータを格納する。ＤＰ−ＲＡＭ１０４（デュアルポート
ＲＡＭ）１０４は、ビットマップの画像データを格納す
る。ＳＲＡＭ１０３及びＤＰ−ＲＡＭ１０４は、ＶＤＰ
１０２からアクセスされる。

【００１９】音源処理回路１０５は、画像と共に発音さ
れる楽音のサウンドデータを生成する。サウンドＲＡＭ
１０６は、音源処理回路１０５が処理する楽音波形デー
タ及びそれらの制御データを格納する。

【００２０】プログラム／データＲＯＭ１０７は、ＣＰ
Ｕ１０１が実行するプログラム及びそのプログラムにお
いて使用される各種データを格納する。ＣＰＵ１０１
は、このプログラムに従って、ワークＲＡＭ１０８を使
用しながら、ＶＤＰ１０２及び音源処理回路１０５を制
御する。

【００２１】エンコーダ１０９は、ＶＤＰ１０２から送
られてくるＲＧＢアナログ映像信号をテレビ規格の映像
信号（ＮＴＳＣ信号）に変換する。Ｄ／Ａ変換器１１０
は、音源処理回路１０５から送られてくるデジタルのサ
ウンドデータをアナログのサウンド信号に変換する。

【００２２】テレビ１１１は、エンコーダ１０９から出
力される映像信号及びＤ／Ａ変換器１１０から出力され
るサウンド信号を再生する。プリンタ部１１２は、テレ
ビ１１１に表示されている画像を印刷する。

【００２３】コントロールパッド１１３は、ユーザが各
種操作を行うためのものである。 ＜ＶＤＰ１０２の構成の概要＞図２は、図１に示される
ＶＤＰ１０２の構成図である。

【００２４】このＶＤＰ１０２は、ゲーム時に、主とし
て動くキャラクターを表現するオブジェクトと、背景を
表現するバックグラウンド及びビットマップのテレビ１
１１（図１）への画面表示を制御する。

【００２５】ＣＰＵインタフェース部２０１は、図１の
ＣＰＵ１０１との間のデータ転送時におけるインタフェ
ースを制御する。ＳＲＡＭインタフェース部２０２は、
後述するオブジェクトジェネレータ部２０４又はバック
グラウンドジェネレータ部２０５が図１のＳＲＡＭ１０
３に格納されているオブジェクト又はバックグラウンド
（背景）の画像データをアクセスする場合のインタフェ
ースを制御する。

【００２６】ＤＰ−ＲＡＭインタフェース部２０３は、
後述するビットマップジェネレータ部２０６が図１のＤ
Ｐ−ＲＡＭ１０４に格納されているビットマップの画像
データをアクセスする場合のインタフェースを制御す
る。

【００２７】オブジェクトジェネレータ部２０４と、バ
ックグラウンドジェネレータ部２０５、及びビットマッ
プジェネレータ部２０６は、各水平期間（後述する図７
を参照）毎に、図１のＳＲＡＭ１０３又はＤＰ−ＲＡＭ
１０４から、次の水平表示期間（後述する図７参照）内
の各ドット表示タイミングに対応する表示座標に配置さ
れるオブジェクト、バックグラウンド、又はビットマッ
プの色コードを読み込み、それぞれの内部のバッファに
格納する。

【００２８】オブジェクトアトリビュートメモリ部２０
７は、オブジェクトジェネレータ部２０４がＳＲＡＭ１
０３からＳＲＡＭインタフェース部２０２を介してオブ
ジェクトを読み出すときのタイミングに対応する表示座
標を格納する。

【００２９】ビットマップアトリビュートメモリ部２１
８は、本発明に最も関連する部分であり、ビットマップ
ジェネレータ部２０６がＳＲＡＭ１０３からＤＰ−ＲＡ
Ｍ１０４からＤＰ−ＲＡＭインタフェース部２０３を介
してビットマップを読み出すときのタイミングに対応す
る表示座標を格納する。

【００３０】プライオリティコントローラ部２０８は、
各水平表示期間内の各ドット毎に、オブジェクトジェネ
レータ部２０４、バックグラウンドジェネレータ部２０
５、又はビットマップジェネレータ部２０６がそれぞれ
読み込んだ色コードのうちの１つを予め定められたプラ
イオリティ（優先順位）に従って選択して出力する。

【００３１】カラールックアップテーブル部２０９は、
プライオリティコントローラ部２０８から出力された色
コードを、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のデジタルデ
ータに変換して出力する。

【００３２】ＲＧＢ Ｄ／Ａ変換部２１０は、プライオ
リティコントローラ部２０８から出力されるＲＧＢデジ
タルデータをＲＧＢアナログ映像信号に変換し出力す
る。オシレータ部２１１は、ＶＤＰ１０２に必要な各種
クロックを生成する。

【００３３】水平／垂直同期カウンタ部２１２は、オシ
レータ部２１１が出力するクロックに従って、画像表示
に必要な水平同期カウンタ値（水平同期信号）及び垂直
同期カウンタ値（垂直同期信号）を生成するためのカウ
ンタ回路である。

【００３４】デコーダ部２１３は、水平／垂直同期カウ
ンタ部２１２が出力するカウンタ値から水平同期カウン
タ値及び垂直同期カウンタ値をデコードし、ＶＤＰ１０
２内の各ブロックに供給する。

【００３５】ビデオ信号ジェネレータ部２１４は、デコ
ーダ部２１３が出力する水平同期カウンタ値及び垂直同
期カウンタ値から、図１のエンコーダ１０９が必要とす
るビデオ信号を生成し、エンコーダ１０９に供給する。

【００３６】ＲＧＢバッファ部２１５は、カラールック
アップテーブル部２０９から出力されるＲＧＢデジタル
データを一時的に格納する。本発明に特に関連する図２
のビットマップアトリビュートメモリ部２１８の詳細な
構成（図１０、図１１）については、後述する。 ＜ＣＰＵ１０１とＶＤＰ１０２の動作の概要＞図１のＣ
ＰＵ１０１と上述の構成を有するＶＤＰ１０２の動作の
概要について説明する。

【００３７】まず、本実施例では、表示画面は、図３に
示されるように、４枚の仮想的な表示面が重なったもの
として定義される。これらの表示面は、奥から手前に向
け、バックグラウンド面（ＢＧ面）、ビットマップＢ面
（ＢＭ−Ｂ面）、オブジェクト面（ＯＢＪ面）、及びビ
ットマップＡ面（ＢＭ−Ａ面）の順に配置される。そし
て、手前の表示面にアサインされる画像ほど表示のプラ
イオリティが高く、それより奥の表示面にアサインされ
ている画像を隠して表示される。

【００３８】本実施例では、データの圧縮効果を念頭に
おき、小面積画像及びその繰返しからなる画像を再生す
るために、小面積毎に画像データを区切ってＳＲＡＭ１
０３又はＤＰ−ＲＡＭ１０４に展開し、これを一度或い
は任意に繰り返して画像として再生する。この小面積を
セルと呼ぶ。

【００３９】ＢＧ面は、最終的に図１のＳＲＡＭ１０３
に格納される。このＢＧ面においては、このセルが任意
にマップ（マトリクス）状に並べられ、目的の大きさの
画像が合成される。画像中の一部分のみを変更したい場
合は、ＳＲＡＭ１０３上の該当するセルのデータのみを
ＣＰＵ１０１により書き換えればよく、そのときに他の
セルに影響を及ぼさずに済む。

【００４０】ＯＢＪ面は、最終的に図１のＳＲＡＭ１０
３に格納される。このＯＢＪ面は、データの圧縮のため
というより、小面積画像の表示位置を他の画像（背景
等）に影響を与えず（描き直したりせず）に簡単に変更
したり、多数のオブジェクト画像間でプライオリティを
持たせたりする目的で使用される。ＯＢＪ面上の画像デ
ータは小面積でデータ量（ドット数）が少ないため、１
枚の画像データに対するメモリアクセス時間が少なくて
済み、その分多数の画像データを再生することができ
る。但し、１画面あたりに同時に表示できるオブジェク
トの数は制限されている。これは、後述する図１０のオ
ブジェクトアトリビュートメモリ部２０７のメモリ容量
から規定される。ＯＢＪ面上の画像も、ＢＧ面上の画像
と同様に、セルによって構成される。

【００４１】ＢＭ面は、最終的に図１のＤＰ−ＲＡＭ１
０４に格納される。このＢＭ面は、ある程度の面積を有
する画像であるが、繰り返し再生される要素が少ない場
合に適した面である。画像をセル形式に構成する必要が
ない。この結果、比較的面積の大きな画像を効率良く表
示させることができる。また、本実施例では、特に本発
明に関連する特徴として、ＤＰ−ＲＡＭ１０４の記憶内
容を書き換えることなく、ＢＭ面上のビットマップの表
示内容及び表示位置を簡単に変更することができる。そ
して、本実施例では、このＢＭ面を２面分出力できる。
これらを、ＢＭ−Ａ面及びＢＭ−Ｂ面と呼ぶ。

【００４２】まず、ＢＧ面とＯＢＪ面の現在の表示画面
を構成する画像データは、図１のＣＰＵ１０１によっ
て、プログラム／データＲＯＭ１０７から読み出され、
図４に示されるデータフォーマットで図１のワークＲＡ
Ｍ１０８に一時的に格納された後、更にこのワークＲＡ
Ｍ１０８から、図２のＣＰＵインタフェース部２０１、
アドレスバス２１６、データバス２１７、及びＳＲＡＭ
インタフェース部２０２を介して、図５に示されるデー
タフォーマットで図１に示されるＳＲＡＭ１０３に格納
される。

【００４３】オブジェクトジェネレータ部２０４とバッ
クグラウンドジェネレータ部２０５は、各水平期間内の
時分割された各タイミングで、ＳＲＡＭインタフェース
部２０２をアクセスする。このアクセスにおいて、オブ
ジェクトジェネレータ部２０４は、図１のＳＲＡＭ１０
３から、次の水平表示期間内の各ドットの表示タイミン
グに対応するＯＢＪ面上の表示座標に配置されるオブジ
ェクトの色コードを読み出し、オブジェクトジェネレー
タ部２０４内のラインバッファ部に格納する。同様に、
バックグラウンドジェネレータ部２０５は、図１のＳＲ
ＡＭ１０３から、次の水平表示期間内の各ドットの表示
タイミングに対応するＢＧ面上の表示座標に配置される
バックグラウンドの色コードを読み出し、バックグラウ
ンドジェネレータ部２０５内のラインバッファ部にそれ
ぞれ格納する。

【００４４】上述した動作において、図１のＣＰＵ１０
１は、図２のＣＰＵインタフェース部２０１、アドレス
バス２１６、及びデータバス２１７を介してオブジェク
トアトリビュートメモリ部２０７に、図１のＳＲＡＭ１
０３に格納されている各オブジェクトがＯＢＪ面に配置
される場合の配置座標を、図６に示されるデータフォー
マットで格納する。そして、オブジェクトジェネレータ
部２０４は、このオブジェクトアトリビュートメモリ部
２０７に格納されている各オブジェクトについて、それ
らの配置座標に対応する読出しタイミングを計算し、そ
れらの計算されたタイミングで、各オブジェクトをＳＲ
ＡＭ１０３から読み出してラインバッファ部に格納す
る。

【００４５】次に、ＢＭ−Ａ面及びＢＭ−Ｂ面の現在の
表示画面を構成する画像データは、図１のＣＰＵ１０１
により、プログラム／データＲＯＭ１０７から読み出さ
れ、図４に示されるデータフォーマットで図１のワーク
ＲＡＭ１０８に一時的に格納された後、更にこのワーク
ＲＡＭ１０８から、図２のＣＰＵインタフェース部２０
１、アドレスバス２１６、データバス２１７、及びＤＰ
−ＲＡＭインタフェース部２０３を介して、後述する図
８(b) に示されるデータフォーマットで図１に示される
ＳＲＡＭ１０３に格納される。

【００４６】一方、ビットマップジェネレータ部２０６
は、上述のオブジェクトジェネレータ部２０４とバック
グラウンドジェネレータ部２０５のアクセス動作からは
独立して、各水平期間内の時分割された各タイミング
で、ＤＰ−ＲＡＭインタフェース部２０３をアクセスす
る。このアクセスにおいて、ビットマップジェネレータ
部２０６は、図１のＤＰ−ＲＡＭ１０４から、次の水平
表示期間内の各ドットの表示タイミングに対応するＢＭ
−Ａ面上の表示座標及びＢＭ−Ｂ面上の表示座標にそれ
ぞれ配置されるビットマップの色コードを読み出し、ビ
ットマップジェネレータ部２０６内の上記各表示面に対
応するラインバッファ部にそれぞれ格納する。

【００４７】上述した動作において、図１のＣＰＵ１０
１は、図２のＣＰＵインタフェース部２０１、アドレス
バス２１６、及びデータバス２１７を介してビットマッ
プアトリビュートメモリ部２１８に、図１のＤＰ−ＲＡ
Ｍ１０４に格納されているＡ面とＢ面の各ビットマップ
がＢＭ−Ａ面及びＢＭ−Ｂ面に配置される場合の配置座
標を、後述する図９に示されるデータフォーマットで格
納する。そして、ビットマップジェネレータ部２０６
は、このビットマップアトリビュートメモリ部２１８に
格納されている各ビットマップについて、それらの配置
座標に対応する読出しタイミングを計算し、それらの計
算されたタイミングで、各ビットマップをＳＲＡＭ１０
３から読み出して各ラインバッファ部に格納する。

【００４８】以上に示したようにして、各水平期間毎
に、オブジェクトジェネレータ部２０４内の１つのライ
ンバッファ部に、ＯＢＪ面に配置される次の１ライン分
のオブジェクトの色コードが得られ、バックグラウンド
ジェネレータ部２０５内の１つのラインバッファ部に、
ＢＧ面に配置される次の１ライン分のバックグラウンド
の色コードが得られ、ビットマップジェネレータ部２０
６内の２つのラインバッファ部に、ＢＭ−Ａ面及びＢＭ
−Ｂ面にそれぞれ配置される次の１ライン分のビットマ
ップの色コードが得られる。

【００４９】図７は、画面表示タイミングの説明図であ
る。図２のデコーダ部２１３から出力される水平同期カ
ウンタ値が０００ｈ〜１ＦＦｈ（“ｈ”は１６進数を示
す）まで変化する期間が１水平期間であり、そのうち０
００ｈ〜０ＦＦｈの２５６カウント分の水平同期カウン
タ値に対応する期間が２５６ドットからなる１ライン分
の水平表示期間、それ以外の水平同期カウンタ値に対応
する期間が水平ブランク期間である。また、デコーダ部
２１３から出力される垂直同期カウンタ値が０００ｈ〜
１ＦＦｈまで変化する期間が１垂直期間であり、これが
図１のテレビ１１１上の１画面分の表示期間となる。そ
して、０００ｈ〜０ＤＦｈの２２４カウント分の垂直同
期カウンタ値に対応する期間が垂直方向２２４ライン分
の垂直表示期間、それ以外の垂直同期カウンタ値に対応
する期間が垂直ブランク期間である。

【００５０】カラールックアップテーブル部２０９から
ＲＧＢ Ｄ／Ａ変換部２１０へは、水平同期カウンタ値
がカウントアップされる毎に、１組ずつのＲＧＢデータ
が出力される。

【００５１】また、図１のＣＰＵ１０１からＳＲＡＭ１
０３、ＤＰ−ＲＡＭ１０４、或いは図２のオブジェクト
アトリビュートメモリ部２０７、ビットマップアトリビ
ュートメモリ部２１８への各種データの設定は、例えば
各垂直ブランク期間内に実行され、これにより表示画面
を刻々と変化させることができる。 ＜ビットマップの表示に関する構成及び動作＞次に、本
発明に特に関連する、ビットマップ表示に関する構成及
び動作の詳細について説明する。

【００５２】本実施例では、ＢＭ−Ａ面及びＢＭ−Ｂ面
のそれぞれについて、ＤＰ−ＲＡＭ１０４の記憶内容を
変化させずに、各表示面上のビットマップの表示内容及
び表示位置を任意に変更することができる。

【００５３】図８に、表示画面とＤＰ−ＲＡＭ１０４の
メモリイメージとの関係を示す。本実施例では、Ａ面及
びＢ面の各表示面毎に、図８(b) に示されるように、Ｄ
Ｐ−ＲＡＭ１０４上の任意のメモリ位置から記憶されて
いるビットマップデータを、図８(a) に示されるよう
に、表示画面上の任意の表示位置に表示させることがで
きる。

【００５４】この場合に、例えば、ＤＰ−ＲＡＭ１０４
上に記憶されるビットマップデータをＣＰＵ１０１が操
作する場合のアドレス表現は、図８(b) に示されるよう
に、水平方向アドレスｘと垂直方向アドレスｙとからな
る２次元アドレス（ｘ, ｙ）で表現される。この表現に
おいて、例えば表示画面に表示されるＡ面用ビットマッ
プデータの先頭アドレスは（Ｘmem,Ｙmem ）、水平方向
アドレス幅（ドット単位）はＸwidth 、垂直方向アドレ
ス幅（ドット単位）はＹwidth として定義される。

【００５５】図８(b) には明確には示していないが、表
示画面に表示されるＢ面用ビットマップデータの記憶ア
ドレスも同様に定義される。ここで、先頭アドレス（Ｘ
mem,Ｙmem ）、水平方向アドレス幅Ｘwidth 、及び垂直
方向アドレス幅Ｙwidth とから計算されるビットマップ
データの各２次元アドレス値（ｘ, ｙ）について、水平
方向アドレス値ｘが水平方向アドレス最大値Ｘ mem wi
dth を超えた場合には、（ｘ−Ｘ mem width ）が２次
元アドレス表現における水平方向の記憶アドレスとさ
れ、同様に、垂直方向アドレス値ｙが垂直方向アドレス
最大値Ｙ mem width を超えた場合には、（ｙ−Ｙ mem
width ）が２次元アドレス表現における垂直方向の記
憶アドレスとされる。この結果、図８(b) に示される例
では、Ｂ面用ビットマップデータは、２次元の記憶アド
レス空間の四隅に分割して存在することになる。

【００５６】一方、例えば、前述した図７の画面表示タ
イミングにより定義される表示画面上の表示位置をＣＰ
Ｕ１０１が操作する場合の表示位置表現は、図８(a) に
示されるように、水平方向表示位置ｘと垂直方向表示位
置ｙとからなる２次元表示位置（ｘ, ｙ）で表現され
る。この表現において、例えばＡ面用ビットマップデー
タの先頭表示位置は（Ｘdisp, Ｙdisp）、水平方向表示
幅はＤＰ−ＲＡＭ１０４上の水平方向アドレス幅と同じ
値Ｘwidth （ドット）、垂直方向表示幅はＤＰ−ＲＡＭ
１０４上の垂直方向アドレス幅と同じ値Ｙwidth （ドッ
ト）として定義される。

【００５７】ここで、表示画面上の水平方向の表示位置
の最大値はＸdisp width であり、垂直方向の表示位置
の最大値はＹdisp width であり、これらの各値が、そ
れぞれ、図７で説明した画面表示タイミングの、水平期
間（水平同期カウンタ値の最大値１ＦＦｈ）と、垂直期
間（垂直同期カウンタ値の最大値１ＦＦｈ）に対応す
る。そして、本実施例では、図８(a) の太線で囲まれた
２５６ドット×２２４ドットの領域が、水平表示期間と
垂直表示期間とによって定義される、実際に図１のテレ
ビ１１１の画面に表示される範囲となる。

【００５８】図８(a) には明確には示していないが、Ｂ
面用ビットマップデータの記憶アドレスも、同様に定義
される。ここで、前述の２次元アドレス表現に対応し
て、先頭表示位置（Ｘdisp, Ｙdisp）、水平方向表示幅
Ｘwidth 、及び垂直方向表示幅Ｙwidth とから計算され
るビットマップデータの各２次元表示位置値（ｘ, ｙ）
について、水平方向表示位置値ｘが水平方向表示位置最
大値Ｘdisp width を超えた場合には、（ｘ−Ｘdisp
width ）が表示画面上の水平方向の表示位置とされ、同
様に、垂直方向表示位置値ｙが垂直方向表示位置最大値
Ｙdisp width を超えた場合には、（ｙ−Ｙdisp widt
h ）が表示画面上の垂直方向の表示位置とされる。この
結果、図８(a) に示される例では、Ｂ面用ビットマップ
データは、表示画面上の四隅に分割して存在することに
なる。

【００５９】以上の説明からわかるように、本実施例で
は、Ａ面とＢ面の各表示面毎に、先頭アドレス（Ｘmem,
Ｙmem ）、水平方向アドレス幅Ｘwidth 、及び垂直方向
アドレス幅Ｙwidth を指定することにより、表示画面に
表示されるビットマップデータの、２次元アドレス表現
上での記憶アドレスを指定することができる。一方、先
頭表示位置（Ｘdisp, Ｙdisp）、水平方向表示幅Ｘwidt
h （＝水平方向アドレス幅）、及び垂直方向表示幅Ｙwi
dth （＝垂直方向アドレス幅）を指定することにより、
上記ビットマップデータの表示画面上での表示位置を指
定することができる。この結果、例えば、Ａ面又はＢ面
の表示画面上での表示範囲を固定したまま、その表示範
囲内でビットマップを水平方向又は垂直方向にスクロー
ルさせたい場合には、水平方向先頭アドレス値Ｘmem 又
は垂直方向先頭アドレス値Ｙmemを時間的に一定の割合
で増減させればよい。また、例えば、Ａ面又はＢ面の表
示画面上でのビットマップの表示開始位置を変化させた
い場合には、先頭表示位置値（Ｘdisp, Ｙdisp）を変化
させればよい。

【００６０】以上の機能を実現するために、本実施例で
は、ＢＭ−Ａ面とＢＭ−Ｂ面のそれぞれに対応して、図
９に示される、水平方向先頭表示位置Ｘdisp、垂直方向
先頭表示位置Ｙdisp、水平方向先頭アドレスＸmem 、垂
直方向先頭アドレスＹmem 、水平方向アドレス幅Ｘwidt
h （＝水平方向表示幅）、並びに垂直方向アドレス幅Ｙ
width （＝垂直方向表示幅）を記憶するための図２に示
されるビットマップアトリビュートメモリ部２１８を、
図１のＶＤＰ１０２内に有する。この内容は図１のＣＰ
Ｕ１０１によって任意に書き換えられ、そして、図２の
ビットマップジェネレータ部２０６が、ビットマップア
トリビュートメモリ部２１８の記憶内容に基づいて、図
１のＤＰ−ＲＡＭ１０４から、次の水平表示期間内の各
ドットの表示タイミングに対応するＢＭ−Ａ面上の表示
座標及びＢＭ−Ｂ面上の表示座標にそれぞれ配置される
ビットマップの色コードを読み出し、ビットマップジェ
ネレータ部２０６内の上記各表示面に対応するラインバ
ッファ部にそれぞれ格納する。

【００６１】図１０は、図１のＶＤＰ１０２内の図２に
示されるビットマップジェネレータ部２０６の構成図で
あり、また図１１(a) 及び(b) は、図１０のＡ面用ライ
ンバッファ部１００３_A 及びＢ面用ラインバッファ部１
００３_B の構成図である。

【００６２】図１０に示されるように、本実施例では、
ビットマップジェネレータ部２０６は、ＢＭ−Ａ面に対
応するＡ面用ラインバッファ部１００３_A とＢＭ−Ｂ面
に対応するＢ面用ラインバッファ部１００３_B を有して
おり、図１１(a) 及び(b) に示されるように、各ライン
バッファ部は、ライト用ラインバッファ１１０１とリー
ド用ラインバッファ１１０２を有している。

【００６３】また、図１０のＤＰ−ＲＡＭコントローラ
１００１は、図２のビットマップアトリビュートメモリ
部２１８に記憶されているＢＭ−Ａ面とＢＭ−Ｂ面用の
それぞれの、水平方向先頭アドレスＸmem 、垂直方向先
頭アドレスＹmem 、水平方向表示幅Ｘwidth 、垂直方向
表示幅Ｙwidth 、及び垂直方向先頭表示位置Ｙdispを読
み込み、それらに基づき、図１のＤＰ−ＲＡＭ１０４に
対して、１次元アドレス表現されたＤＰ−ＲＡＭアドレ
ス１００４とＤＰ−ＲＡＭリードイネーブル信号１００
５を出力する。

【００６４】更に、図１０のラインバッファコントロー
ラ１００２は、図２のビットマップアトリビュートメモ
リ部２１８に記憶されているＢＭ−Ａ面とＢＭ−Ｂ面用
のそれぞれの、水平方向表示幅Ｘwidth と水平方向先頭
表示位置Ｘdispに基づき、図１０のＡ面用ラインバッフ
ァ部１００３_A とＢ面用ラインバッファ部１００３_Bに
対し、ライトアドレス１００７、ライトＡイネーブル信
号１００８_A 、ライトＢイネーブル信号１００８_B 、リ
ードアドレス１００９、及びリードイネーブル信号１０
１０を出力する。

【００６５】図１２は、ラインバッファコントローラ１
００２の動作タイミングチャートであり、図１３及び図
１４は、ＤＰ−ＲＡＭコントローラ１００１の動作フロ
ーチャートである。

【００６６】始めに、ＤＰ−ＲＡＭコントローラ１００
１は、各水平期間（図７参照）の先頭において図２のデ
コーダ部２１３が出力する水平同期カウンタ値が０００
ｈとなるのに同期して、図１３に示される動作フローチ
ャートを起動する。

【００６７】そして、ＤＰ−ＲＡＭコントローラ１００
１は、まず、水平同期カウンタ値が図１２(b) に示され
るように０００ｈ〜１ＦＦｈまで変化する水平期間内の
前半期間において、図１３のステップ１３０１で、ＢＭ
−Ａ面のためのＤＰ−ＲＡＭアドレス算出処理を実行す
る。

【００６８】図１４は、ＤＰ−ＲＡＭアドレス算出処理
の動作フローチャートである。まず、ＤＰ−ＲＡＭコン
トローラ１００１は、ステップ１４０１で、内部レジス
タNextＶに、図２のデコーダ部２１３が出力する現在の
垂直同期カウンタ値をセットする。

【００６９】次に、ＤＰ−ＲＡＭコントローラ１００１
は、ステップ１４０２で、内部レジスタ値NextＶによっ
て表わされる現在の走査線位置がＢＭ−Ａ面用のビット
マップデータの垂直方向の表示範囲に含まれるか否か、
即ち、NextＶの値が垂直方向先頭表示位置値Ｙdispから
（Ｙdisp＋垂直方向表示幅Ｙwidth ）までの範囲（図８
(a) 参照）に含まれるか否かを判定する。ここで、ＢＭ
−Ａ面用の垂直方向先頭表示位置値Ｙdispと垂直方向表
示幅値Ｙwidth は、図２のビットマップアトリビュート
メモリ部２１８から読み込まれる。

【００７０】ステップ１４０２の判定がＮＯならば、Ｂ
Ｍ−Ａ面用のビットマップデータは現在の垂直表示タイ
ミングにおいては存在しないため、ＤＰ−ＲＡＭコント
ローラ１００１は、そのまま図１３のステップ１３０１
のＢＭ−Ａ面のためのＤＰ−ＲＡＭアドレス算出処理を
終了する。

【００７１】一方、ステップ１４０２の判定がＹＥＳな
らば、ＤＰ−ＲＡＭコントローラ１００１は、ステップ
１４０３で、図１のＤＰ−ＲＡＭ１０４に出力するＤＰ
−ＲＡＭリードイネーブル信号１００５をハイレベルに
立ち上げる。

【００７２】また、ＤＰ−ＲＡＭコントローラ１００１
は、ステップ１４０４で、出力アドレス数をカウントす
るための内部レジスタｎの値を０に初期化する。その
後、ＤＰ−ＲＡＭコントローラ１００１は、ステップ１
４０７で、内部レジスタ値ｎを＋１ずつ順次インクリメ
ントしながら、ステップ１４０８で、ｎの値が図２のビ
ットマップアトリビュートメモリ部２１８から読み込ま
れたＢＭ−Ａ面用のビットマップデータの水平方向の表
示範囲である水平方向表示幅値Ｘwidth を超えたと判断
するまで、ステップ１４０５で、内部レジスタ値NextＶ
により表わされる現在の走査線位置上に存在するＢＭ−
Ａ面用のビットマップデータの各表示位置に対応するＤ
Ｐ−ＲＡＭ１０４上での１次元アドレスであるＤＰ−Ｒ
ＡＭアドレス１００４を順次算出し、ステップ１４０６
で、その算出したＤＰ−ＲＡＭアドレス１００４を図１
のＤＰ−ＲＡＭ１０４に順次出力すると共に、その出力
を示す制御信号１０１２をラインバッファコントローラ
１００２に順次出力する。

【００７３】この場合に、ＤＰ−ＲＡＭコントローラ１
００１は、ステップ１４０５で、図２のビットマップア
トリビュートメモリ部２１８に記憶されているＢＭ−Ａ
面用の、各々２次元のアドレス表現で定義されている水
平方向先頭アドレスＸmem 、垂直方向先頭アドレスＹme
m と、垂直方向表示幅Ｙwidth 、及び垂直方向先頭表示
位置Ｙdispを読み込み、それらに基づいて、次のように
して、１次元のＤＰ−ＲＡＭアドレス１００４を算出す
る。

【００７４】まず、ＤＰ−ＲＡＭ１０４の水平方向のア
ドレス幅は、水平方向アドレス最大値Ｘ mem width
（本実施例においては５１２ドットアドレス）であるた
め、図８(b) より、２次元アドレス表現において垂直方
向先頭アドレス値Ｙmem が含まれる行アドレスの左端位
置に対応するＤＰ−ＲＡＭ１０４上での１次元アドレス
値は、（Ｙmem ×Ｘ mem width ）となる。

【００７５】また、図８(a) 及び(b) の関係から、表示
画面上での表示位置が垂直方向に１走査線分下に移動す
ると、ＤＰ−ＲＡＭ１０４上においては１次元アドレス
表現でＸ mem width ドットアドレス分だけアドレスが
進む。そして、内部レジスタ値NextＶにより表わされる
現在の走査線位置は、ＢＭ−Ａ面の垂直方向先頭表示位
置値Ｙdispから（NextＶ−Ｙdisp）本分だけ進んだ位置
に対応する。従って、内部レジスタ値NextＶにより表わ
される現在の走査線上の表示画面の左端位置に対応する
ＤＰ−ＲＡＭ１０４上の１次元アドレスは、２次元アド
レス表現におけるＢＭ−Ａ面用の垂直方向先頭アドレス
値Ｙmem が含まれる行アドレスの左端位置に対応するＤ
Ｐ−ＲＡＭ１０４上の１次元アドレスから、｛（NextＶ
−Ｙdisp）×Ｘ mem width ｝ドットアドレス分だけ進
んだアドレスとなる。

【００７６】更に、内部レジスタ値NextＶによって表わ
される現在の走査線上のＢＭ−Ａ面のビットマップデー
タの左端表示位置に対応するＤＰ−ＲＡＭ１０４上の１
次元アドレスは、内部レジスタ値NextＶによって表わさ
れる現在の走査線上の表示画面の左端位置に対応するＤ
Ｐ−ＲＡＭ１０４上の１次元アドレスから、２次元アド
レス表現におけるＢＭ−Ａ面用の水平方向先頭アドレス
Ｘmem に対応するドットアドレス分だけ進んだアドレス
となる。

【００７７】そして、内部レジスタ値NextＶによって表
わされる現在の走査線上の、ＢＭ−Ａ面用のビットマッ
プデータが存在する各水平同期カウンタ値に対応する表
示位置に対応するＤＰ−ＲＡＭ１０４上の１次元アドレ
スは、内部レジスタ値NextＶによって表わされる現在の
走査線上のＢＭ−Ａ面のビットマップデータの左端表示
位置に対応するＤＰ−ＲＡＭ１０４上の１次元アドレス
から、ｎドットアドレス分だけ進んだアドレスとなる。

【００７８】以上の関係に基づいて、ＤＰ−ＲＡＭコン
トローラ１００１は、ステップ１４０５で、図２のビッ
トマップアトリビュートメモリ部２１８から読み込ん
だ、ＢＭ−Ａ面用の、各々２次元のアドレス表現で定義
されている水平方向先頭アドレスＸmem 、垂直方向先頭
アドレスＹmem と、垂直方向表示幅Ｙwidth 、及び垂直
方向先頭表示位置Ｙdispに基づいて、次式によって１次
元のＤＰ−ＲＡＭアドレス１００４を算出する。 ＤＰ−ＲＡＭアドレス１００４＝（NextＶ−Ｙdisp＋Ｙ
mem ）×Ｘ mem width ＋Ｘmem ＋ｎ ステップ１４０５〜１４０８が繰り返し実行された結
果、内部レジスタ値ｎが図２のビットマップアトリビュ
ートメモリ部２１８から読み込まれたＢＭ−Ａ面用のビ
ットマップデータの水平方向の表示範囲である水平方向
表示幅値Ｘwidthを超え、ステップ１４０８の判定がＹ
ＥＳとなると、ＤＰ−ＲＡＭコントローラ１００１は、
ステップ１４０９で、図１のＤＰ−ＲＡＭ１０４に出力
するＤＰ−ＲＡＭリードイネーブル信号１００５をロー
レベルに戻す。

【００７９】その後、ＤＰ−ＲＡＭコントローラ１００
１は、図１３のステップ１３０１のＢＭ−Ａ面のための
ＤＰ−ＲＡＭアドレス算出処理を終了する。上述のＤＰ
−ＲＡＭコントローラ１００１による図１３のステップ
１３０１の処理の一部である図１４のステップ１４０５
〜１４０８の繰り返し動作と並行して、図１０のライン
バッファコントローラ１００２は、次のような動作を実
行する。

【００８０】まず、図１０に示されるＡ面用ラインバッ
ファ部１００３_A 内の図１１(a) に示されるライト用ラ
インバッファ１１０１_A は、図８(a) に示される表示画
面の１走査線分に対応するアドレス０〜Ｘdisp width
（＝水平方向表示位置最大値）を有している。一方、Ｂ
Ｍ−Ａ面のビットマップデータの左端表示位置は水平方
向先頭表示位置Ｘdispに等しく、また、ＢＭ−Ａ面のビ
ットマップデータの水平方向表示幅はＸwidth である
（共に図８(a) 参照）。このため、ＢＭ−Ａ面用のビッ
トマップデータが格納されるライト用ラインバッファ１
１０１_A のアドレス範囲は、ＸdispからＸdisp＋Ｘwidt
h までの範囲となる。

【００８１】そこで、ラインバッファコントローラ１０
０２は、まず、ＤＰ−ＲＡＭコントローラ１００１が図
１３のステップ１３０１の各処理タイミングの最初に図
１４のステップ１４０６を実行することによって出力し
た制御信号１０１２に同期して、ライトアドレス１００
７を出力するためのラインバッファコントローラ１００
２が内蔵するアドレスカウンタに、図２のビットマップ
アトリビュートメモリ部２１８から読み込んだＢＭ−Ａ
面用の水平方向先頭表示位置値Ｘdispをセットすると共
に、ライトＡイネーブル信号１００８_A を、図１２(c)
に示されるようにハイレベルに立ち上げる。その後、ラ
インバッファコントローラ１００２は、ＤＰ−ＲＡＭコ
ントローラ１００１が図１４のステップ１４０６を繰り
返し実行することにより順次出力した各制御信号１０１
２によって、上記アドレスカウンタ値を＋１ずつインク
リメントさせることにより、そのアドレスカウンタから
図１２(e) に示されるようにＢＭ−Ａ面用の各ライトア
ドレス１００７を出力させる。そして、ラインバッファ
コントローラ１００２は、上記アドレスカウンタ値がＢ
Ｍ−Ａ面用の水平方向表示幅値Ｘwidth を超えようとし
た時点で、上記アドレスカウンタをリセットすると共
に、ライトＡイネーブル信号１００８_A を図１２(c) に
示されるようにローレベルに戻す。

【００８２】この結果、ＤＰ−ＲＡＭコントローラ１０
０１が図１３のステップ１３０１の処理の一部である図
１４のステップ１４０５〜１４０８の一連の処理の繰返
しによって出力したＤＰ−ＲＡＭアドレス１００４に基
づいて図１のＤＰ−ＲＡＭ１０４から出力された１水平
表示期間分のＢＭ−Ａ面用の各ビットマップデータであ
る各ＤＰ−ＲＡＭデータ１００６が、図１０に示される
Ａ面用ラインバッファ部１００３_A 内の図１１(a) に示
されるライト用ラインバッファ１１０１_A の、Ｘdispか
らＸdisp＋Ｘwidth までのアドレス範囲に、順次書き込
まれる。

【００８３】ＤＰ−ＲＡＭコントローラ１００１は、図
１３のステップ１３０１のＢＭ−Ａ面のためのＤＰ−Ｒ
ＡＭアドレス算出処理を終了すると、続いて、図１３の
ステップ１３０２において、ＢＭ−Ｂ面のためのＤＰ−
ＲＡＭアドレス算出処理を実行する。ここでは、ＤＰ−
ＲＡＭコントローラ１００１は、ステップ１３０１の場
合と同様、図２のビットマップアトリビュートメモリ部
２１８に記憶されているＢＭ−Ｂ面用の水平方向先頭ア
ドレスＸmem 、垂直方向先頭アドレスＹmem 、水平方向
表示幅Ｘwidth 、垂直方向表示幅Ｙwidth 、及び垂直方
向先頭表示位置Ｙdispを読み込み、それらを用いて、図
１４の動作フローチャートを実行することにより、図１
のＤＰ−ＲＡＭ１０４に対して、ＢＭ−Ｂ面のビットマ
ップデータを読み出すための、１次元アドレス表現され
たＤＰ−ＲＡＭアドレス１００４とＤＰ−ＲＡＭリード
イネーブル信号１００５を出力する。

【００８４】上述のＤＰ−ＲＡＭコントローラ１００１
による図１３のステップ１３０２の処理の一部である図
１４のステップ１４０５〜１４０８の繰り返し動作と並
行して、図１０のラインバッファコントローラ１００２
は、ＢＭ−Ａ面の場合と同様にして、次のような処理を
実行する。

【００８５】即ち、ラインバッファコントローラ１００
２は、まず、ＤＰ−ＲＡＭコントローラ１００１が図１
３のステップ１３０２の各処理タイミングの最初に図１
４のステップ１４０６を実行することにより出力した制
御信号１０１２に同期して、ライトアドレス１００７を
出力するためのラインバッファコントローラ１００２が
内蔵するアドレスカウンタに、図２のビットマップアト
リビュートメモリ部２１８から読み込んだＢＭ−Ｂ面用
の水平方向先頭表示位置値Ｘdispをセットすると共に、
ライトＢイネーブル信号１００８_B を、図１２(d) に示
されるようにハイレベルに立ち上げる。その後、ライン
バッファコントローラ１００２は、ＤＰ−ＲＡＭコント
ローラ１００１が図１４のステップ１４０６を繰り返し
実行することにより順次出力した各制御信号１０１２に
よって、上記アドレスカウンタ値を＋１ずつインクリメ
ントさせることにより、そのアドレスカウンタから図１
２(e) に示されるようにＢＭ−Ｂ面用の各ライトアドレ
ス１００７を出力させる。そして、ラインバッファコン
トローラ１００２は、上記アドレスカウンタ値がＢＭ−
Ｂ面用の水平方向表示幅値Ｘwidth を超えようとした時
点で、上述のアドレスカウンタをリセットすると共に、
ライトＢイネーブル信号１００８_B を図１２(d) に示さ
れるようにローレベルに戻す。

【００８６】この結果、ＤＰ−ＲＡＭコントローラ１０
０１が図１３のステップ１３０２の処理の一部である図
１４のステップ１４０５〜１４０８の一連の処理の繰返
しによって出力したＤＰ−ＲＡＭアドレス１００４に基
づいて図１のＤＰ−ＲＡＭ１０４から出力された１水平
表示期間分のＢＭ−Ｂ面用の各ビットマップデータであ
る各ＤＰ−ＲＡＭデータ１００６が、図１０に示される
Ｂ面用ラインバッファ部１００３_B 内の図１１(b) に示
されるライト用ラインバッファ１１０１_B の、Ｘdispか
らＸdisp＋Ｘwidth までのアドレス範囲に、順次書き込
まれる。

【００８７】ＤＰ−ＲＡＭコントローラ１００１は、図
１３のステップ１３０２のＢＭ−Ｂ面のためのＤＰ−Ｒ
ＡＭアドレス算出処理を終了すると、現在の水平期間に
おける処理を終了する。

【００８８】ここまで説明した動作からは独立して、ラ
インバッファコントローラ１００２は、図７に示される
現在の水平表示期間において図２のデコーダ部２１３か
ら出力される水平同期カウンタ値が図１２(b) に示され
るように０００ｈ〜０ＦＦｈまで変化するのに同期し
て、図１２(f) に示されるようにリードイネーブル信号
１０１０をハイレベルに立ち上げると共に、図１２(g)
に示されるように００ｈ〜ＦＦｈまで変化するリードア
ドレス１００９を出力する。

【００８９】リードイネーブル信号１０１０とリードア
ドレス１００９は、図１０に示されるＡ面用ラインバッ
ファ部１００３_A 内の図１１(a) に示されるリード用ラ
インバッファ１１０２_A と、図１０に示されるＢ面用ラ
インバッファ部１００３_B 内の図１１(b) に示されるリ
ード用ラインバッファ１１０２_B に入力される。

【００９０】ここで、前述したようにして図１０に示さ
れるＡ面用ラインバッファ部１００３_A 内の図１１(a)
に示されるライト用ラインバッファ１１０１_A 及び図１
０に示されるＢ面用ラインバッファ部１００３_B 内の図
１１(b) に示されるライト用ラインバッファ１１０１_B
にそれぞれ書込まれたＢＭ−Ａ面用及びＢＭ−Ｂ面用の
各ビットマップデータ群は、図１２(a) に示されるよう
に水平ブランク信号１１０３がハイレベルからローレベ
ルに戻る各水平期間の先頭タイミングで、ライト用ライ
ンバッファ１１０１_A 又は１１０１_B と同じサイズ（０
〜Ｘdisp width アドレス）を有する図１１(a) に示さ
れるリード用ラインバッファ１１０２_A及び図１１(b)
に示されるリード用ラインバッファ１１０２_B に、それ
ぞれラッチされる。なお、水平ブランク信号１１０３
は、水平ブランク期間（図７参照）でハイレベルとなる
信号であり、図２のデコーダ部２１３から出力される。

【００９１】従って、前述したハイレベルのリードイネ
ーブル信号１０１０と共に００ｈ〜ＦＦｈまで変化する
リードアドレス１００９により、リード用ラインバッフ
ァ１１０２_A 及び１１０２_B のそれぞれから、１水平表
示期間＝２５６ドット分（図７及び図８(a) 参照）のＢ
Ｍ−Ａ面のためのビットマップデータ１０１１_A とＢＭ
−Ｂ面のためのビットマップデータ１０１１_B が、並列
に図２のプライオリティコントローラ部２０８に出力さ
れる。

【００９２】プライオリティコントローラ部２０８は、
各水平表示期間内の各ドット毎に、上述のリード用ライ
ンバッファ１１０２_A 及び１１０２_B から出力される２
つのビットマップデータ１０１１_A 及び１０１１_B と、
図２のオブジェクトジェネレータ部２０４、バックグラ
ウンドジェネレータ部２０５内の各ラインバッファから
出力されるオブジェクトデータ及びバックグラウンドデ
ータのうちの１つを、予め定められたプライオリティ
（優先順位）に従って選択して出力する。

【００９３】なお、ライト用ラインバッファ１１０１_A
及び１１０１_B と、リード用ラインバッファ１１０２_A
及び１１０２_B は、前述したように、１水平表示期間で
はなく１水平期間（図７参照）分のアドレスエリア０〜
Ｘdisp width （＝水平方向表示位置最大値）を有して
いる。従って、ラインバッファコントローラ１００２が
出力するリードアドレス１００９の最大値をＦＦｈより
大きく設定することにより、図１のテレビ１１１に、水
平方向２５６ドット以上の表示画面を表示させることも
できる。また、内部レジスタ値NextＶにより表わされる
現在の走査線位置がＢＭ−Ａ面用又はＢＭ−Ｂ面用の各
ビットマップデータの垂直方向の表示範囲に含まれてい
る限り、その走査線位置が図７又は図８(a) に示される
２２４ドットの垂直表示期間を超えても、各ビットマッ
プデータ群のＡ面用ラインバッファ部１００３_A 及びＢ
面用ラインバッファ部１００３_B への転送は行われるた
め、設定により、図１のテレビ１１１に、垂直方向２２
４ドット以上の表示画面を表示させることもできる。

【００９４】図１５は、図１に示されるＣＰＵ１０１が
図１に示されるＶＤＰ１０２内の図２に示されるビット
マップアトリビュートメモリ部２１８に図９に示される
各データを転送する場合に実行する処理を示す動作フロ
ーチャートである。この転送処理は、例えば垂直ブラン
ク期間（図７参照）内に実行される。

【００９５】まず、ＣＰＵ１０１は、ステップ１５０１
において、ＢＭ−Ａ面用の前述した水平方向先頭アドレ
スＸmem 、垂直方向先頭アドレスＹmem 、水平方向先頭
表示位置Ｘdisp、垂直方向先頭表示位置Ｙdisp、水平方
向アドレス幅Ｘwidth （＝水平方向表示幅）、及び垂直
方向アドレス幅Ｙwidth （＝垂直方向表示幅）を、図２
のＣＰＵインタフェース部２０１、データバス３１６、
及びアドレスバス３１５を介して、転送する。

【００９６】同様に、ＣＰＵ１０１は、ステップ１５０
２において、ＢＭ−Ｂ面用の前述した水平方向先頭アド
レスＸmem 、垂直方向先頭アドレスＹmem 、水平方向先
頭表示位置Ｘdisp、垂直方向先頭表示位置Ｙdisp、水平
方向アドレス幅Ｘwidth （＝水平方向表示幅）、及び垂
直方向アドレス幅Ｙwidth （＝垂直方向表示幅）を、図
２のＣＰＵインタフェース部２０１、データバス２１
７、及びアドレスバス２１６を介して、転送する。

【００９７】次に、ＣＰＵ１０１は、ユーザによる図１
のコントロールパッド１１３を使用した特には図示しな
いビットマップデータに対する操作が、スクロール操作
であるかスプライト操作であるかを判定する。

【００９８】そして、ＣＰＵ１０１は、ユーザがスプラ
イト操作を行ったと判定した場合には、ステップ１５０
４において、ＢＭ−Ａ面又はＢＭ−Ｂ面のうち目的のビ
ットマップデータが表示されている表示面に対応して図
２のビットマップアトリビュートメモリ部２１８に記憶
されている水平方向先頭表示位置Ｘdisp又は垂直方向先
頭表示位置Ｙdispを、ユーザによるコントロールパッド
１１３に対する操作に応じて変更する。実際には、ＣＰ
Ｕ１０１は、変更した新たな水平方向先頭表示位置Ｘdi
sp又は垂直方向先頭表示位置Ｙdispを、図２のＣＰＵイ
ンタフェース部２０１、データバス２１７、及びアドレ
スバス２１６を介して、ビットマップアトリビュートメ
モリ部２１８の対応する記憶位置（図９参照）に転送す
る。

【００９９】この結果、図１のＤＰ−ＲＡＭ１０４の記
憶内容を変更することなく、ＢＭ−Ａ面又はＢＭ−Ｂ面
上でのビットマップの表示位置を任意に変更することが
できる。

【０１００】一方、ＣＰＵ１０１は、ユーザがスクロー
ル操作を行ったと判定した場合は、ステップ１５０５に
おいて、ＢＭ−Ａ面又はＢＭ−Ｂ面のうち目的のビット
マップデータが表示されている表示面に対応して図２の
ビットマップアトリビュートメモリ部２１８に記憶され
ている水平方向先頭アドレスＸmem 又は垂直方向先頭ア
ドレスＹmem を、ユーザによるコントロールパッド１１
３に対する操作に応じて変更する。実際には、ＣＰＵ１
０１は、変更した新たな水平方向先頭アドレスＸmem 又
は垂直方向先頭アドレスＹmem を、図２のＣＰＵインタ
フェース部２０１、データバス２１７、及びアドレスバ
ス２１６を介して、ビットマップアトリビュートメモリ
部２１８の対応する記憶位置（図９参照）に転送する。

【０１０１】この結果、例えば、Ａ面又はＢ面の表示画
面上での表示範囲を固定したまま、その表示範囲内でビ
ットマップを水平方向又は垂直方向にスクロールさせる
ことができる。

【０１０２】このようにして、本実施例では、ビットマ
ップデータを面積の大きなオブジェクトとして用いる場
合にはビットマップデータに対して上述のスプライト操
作を実行すればよく、一方、ビットマップデータを背景
として用いる場合にはビットマップデータに対して上述
のスクロール操作を実行すればよい。このように、本実
施例では、ビットマップデータをオブジェクト的にもバ
ックグラウンド的にも用いることができるようになる。 ＜他の実施例＞以上説明した実施例は、図２に示される
ビットマップジェネレータ部２０６内に図１０に示され
る２つのラインバッファ部１００３_A 及び１００３_B を
設けて２種類のビットマップデータを独立して制御し、
それらの表示プライオリティは図２のプライオリティコ
ントローラ部２０８によって決定している。しかし、本
発明はこれに限られるものではなく、複数種類のビット
マップデータのうち優先順位が最も高い１つのビットマ
ップデータを１つのラインバッファ部に読出して出力す
るようにしてもよい。

【０１０３】また、ビットマップデータは、必ずしも１
水平表示期間分ずつ読み出される必要はなく、１表示画
面分ずつであってもよく、更にＦＩＦＯバッファのよう
なものであってもよい。

【０１０４】更に、本発明においては、ビットマップデ
ータ以外のオブジェクトデータやバックグラウンドデー
タは必須ではない。

【０１０５】

【発明の効果】本発明によれば、表示範囲指定手段にお
ける画像データの表示画面上での表示範囲を変更するだ
けで、画像データ記憶手段上での画像データの記憶内容
を変更することなく、画像データの表示画面上での表示
位置を変更することが可能となる。

【０１０６】一方、読出し範囲指定手段における画像デ
ータ記憶手段からの画像データの読出し範囲を変更する
だけで、表示画面上での表示範囲を固定したままその表
示範囲内で画像データをスクロールさせることが可能と
なる。

【０１０７】このように、本発明では、比較的面積の大
きな画像であっても、表示範囲指定手段及び読出し範囲
指定手段に１組ずつのパラメータを設定するだけで、簡
単に表示画面上での表示形態を指定することが可能とな
る。

【図面の簡単な説明】

【図１】本発明の実施例の回路の全体構成図である。

【図２】ＶＤＰの構成図である。

【図３】表示画面の階層構造の説明図である。

【図４】ワークＲＡＭのデータ構成図である。

【図５】ＳＲＡＭのデータ構成図である。

【図６】オブジェクトアトリビュートメモリ部のデータ
構成図である。

【図７】画面表示タイミングの説明図である。

【図８】表示画面とＤＰ−ＲＡＭのメモリイメージとの
関係図である。

【図９】ビットマップアトリビュートメモリ部のデータ
構成図である。

【図１０】ビットマップジェネレータ部の構成図であ
る。

【図１１】ラインバッファの構成図である。

【図１２】ビットマップジェネレータ部の動作タイミン
グチャートである。

【図１３】ＤＰ−ＲＡＭコントローラ１００１の動作フ
ローチャートである。

【図１４】ＤＰ−ＲＡＭアドレス算出処理の動作フロー
チャートである。

【図１５】ＣＰＵ１０１の動作フローチャートである。

【符号の説明】

１０１ ＣＰＵ １０２ ＶＤＰ １０３ ＳＲＡＭ １０４ ＤＰ−ＲＡＭ １０５ 音源処理回路 １０６ サウンドＲＡＭ １０７ プログラム／データＲＯＭ １０８ ワークＲＡＭ １０９ エンコーダ １１０ Ｄ／Ａ変換器 １１１ テレビ １１２ プリンタ部 １１３ コントロールパッド ２０１ ＣＰＵインタフェース部 ２０２ ＳＲＡＭインタフェース部 ２０３ ＤＰ−ＲＡＭインタフェース部 ２０４ オブジェクトジェネレータ部 ２０５ バックグラウンドジェネレータ部 ２０６ ビットマップジェネレータ部２０６ ２０７ オブジェクトアトリビュートメモリ部 ２０８ プライオリティコントローラ部 ２０９ カラールックアップテーブル部 ２１０ ＲＧＢ Ｄ／Ａ変換部 ２１１ オシレータ部 ２１２ 水平／垂直同期カウンタ部 ２１３ デコーダ部 ２１４ ビデオ信号ジェネレータ部 ２１５ ＲＧＢバッファ部 ２１６ アドレスバス ２１７ データバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画像データを記憶する画像データ記憶手
   段と、 該画像データ記憶手段からの前記画像データの読出し範
   囲を指定する読出し範囲指定手段と、 前記画像データの表示画面上での表示範囲を指定する表
   示範囲指定手段と、 前記画像データ記憶手段上の前記読出し範囲指定手段に
   よって指定された読出し範囲から前記画像データを読み
   出す読出し制御手段と、 該読出し制御手段により読み出された画像データを前記
   表示範囲指定手段により指定される表示範囲に対応する
   表示タイミングで出力する出力制御手段と、 を有することを特徴とする画像出力装置。