JPH10314449A - ビデオゲーム装置、およびビデオゲーム装置におけるキャラクタメモリへの色情報の格納方法 - Google Patents

Abstract

(57)【要約】 【課題】 縮小表示に際してのキャラクタメモリからの
色情報の読み出しを高速に行うことができるビデオゲー
ム装置を提供する。 【解決手段】 行方向および列方向それぞれ所定画素数
のキャラクタをフレーム毎に表示画面上に所定数表示す
るラスタスキャン方式のディスプレイ装置１２と、全て
のキャラクタの各画素の色情報を記憶するキャラクタＲ
ＯＭ８とを有するビデオゲーム装置であって、縮小表示
に際しての使用画素の優先順位を、少なくとも行方向に
ついて、全てのキャラクタに対して共通に予め決めてお
き、キャラクタＲＯＭ８への色情報の格納アドレスを、
各キャラクタの行方向の画素毎に、優先順位に従って決
定し、そのように色情報をキャラクタＲＯＭ８に格納し
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、表示装置の表示
画面上に動画を表示してゲームを行うビデオゲーム装置
に関する。

【０００２】

【従来の技術】ビデオゲーム装置においては、縦横それ
ぞれ所定画素数のキャラクタの集合により表示画面の全
体に画像を表示させており、一般に、背景画キャラクタ
とオブジェクトキャラクタとを合成することにより、各
フレームの画像を形成している。各キャラクタは、各画
素毎の色指定データにより構成されており、これら色指
定データは、ＲＯＭからなるキャラクタメモリに格納さ
れている。

【０００３】画像の表示は、ＲＡＭからなるビデオメモ
リに、表示すべきキャラクタをキャラクタメモリから読
み出すためのアトリビュートデータを、表示画面上の配
置位置に応じた所定の順序で書き込み、それらを順次読
み出して、それに対応する色指定データをキャラクタメ
モリから所定の順序で読み出し、それらの色指定データ
に基づいて表示装置を駆動するための信号を生成するこ
とにより実現される。

【０００４】従来のビデオゲーム装置では、画素のスキ
ャン順とキャラクタメモリのアドレス順とが一致するよ
うに、各キャラクタの色データをキャラクタメモリに格
納していた。たとえば、各キャラクタ毎に、表示画面上
で最も上側に位置するラインの最も左側に位置する画素
に対応する色データを先頭側のアドレスに格納し、その
右隣に位置する画素に対応する色データをその次のアド
レスに格納し、というように順次格納していき、表示画
面上で最も下側に位置するラインの最も右側に位置する
画素に対応する色データを最終側のアドレスに格納して
いた。

【０００５】しかし、上記従来のビデオゲーム装置で
は、画像の縮小時に、同一キャラクタの同一ラインの画
素に対応する色指定データの読み出しに対しても、キャ
ラクタメモリの読み出しアドレスを不規則に増加させな
ければならないので、表示装置における各画素のスキャ
ン速度に対応するランダムアクセスタイムのＲＯＭをキ
ャラクタメモリとして用いなければならず、キャラクタ
メモリのコストが高価になるという課題があった。しか
も、複数フレームの画像を同時に読み出したい場合、フ
レーム数に比例してキャラクタメモリのランダムアクセ
スタイムを高速化しなければならず、非現実的であっ
た。

【０００６】

【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、縮小表示に際してのキャラクタ
メモリからの色情報の読み出しを高速に行うことができ
るビデオゲーム装置を提供することを、その課題とす
る。

【０００７】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。

【０００８】本願発明の第１の側面によれば、行方向お
よび列方向それぞれ所定画素数のキャラクタをフレーム
毎に表示画面上に所定数表示するラスタスキャン方式の
表示装置と、全てのキャラクタの各画素の色情報を記憶
するキャラクタメモリとを有するビデオゲーム装置であ
って、縮小表示に際しての使用画素の優先順位を、少な
くとも行方向について、全てのキャラクタに対して共通
に予め決めておき、キャラクタメモリへの色情報の格納
アドレスを、各キャラクタの行方向の画素毎に、優先順
位に従って決定し、そのように色情報をキャラクタメモ
リに格納したことを特徴とする、ビデオゲーム装置が提
供される。

【０００９】このようにすれば、縮小表示に際して、各
キャラクタの行方向の画素毎に、縮小率に応じた数のア
ドレスを順にアクセスすることにより、使用すべき画素
の色情報をキャラクタメモリから読み出せるので、高速
に読み出しを行える。

【００１０】優先順位は、たとえば行方向の画素数が第
０ドットから第７ドットまでの８画素の場合、優先順位
の第１位から第８位までを、第３ドット、第５ドット、
第１ドット、第７ドット、第２ドット、第４ドット、第
０ドット、第６ドットというように決定する。そして、
優先順位第１位の第３ドットは、縮小率が１／８から８
／８までの全ての縮小率の場合に使用し、優先順位第２
位の第５ドットは、縮小率が２／８から８／８までの縮
小率の場合に使用し、優先順位第３位の第１ドットは、
縮小率が３／８から８／８までの縮小率の場合に使用し
というように、各ドットについて、当該ドットの優先順
位で決まる固有の縮小率の画面以上の大きさの画面を表
示する場合には必ず当該ドットを使用する。もちろん、
優先順位第８位の第６ドットは、縮小率が８／８すなわ
ち等倍の場合にのみ使用する。

【００１１】好ましい実施の形態によれば、キャラクタ
メモリは、１ワード毎に１つの色情報を格納し、各キャ
ラクタの行方向の画素毎に、優先順位の高い色情報ほど
先頭側のアドレスを割り当てる。

【００１２】たとえば、キャラクタメモリの１ワードが
８ビットで、１つの色情報も８ビットの場合、優先順位
第１位の第３ドットの色情報をＡ０００番地に格納し、
優先順位第２位の第５ドットの色情報をＡ００１番地に
格納し、優先順位第３位の第１ドットの色情報をＡ００
２番地に格納しというように、画素の行方向の並び順で
はなく、優先順位に従って順次格納する。もちろん、各
行毎にこのような順序で色情報をキャラクタメモリに格
納し、１つのキャラクタは１つの連続した領域に纏めて
おく。

【００１３】別の好ましい実施の形態によれば、キャラ
クタメモリは、１ワード毎に複数の色情報を格納し、各
キャラクタの行方向の画素毎に、優先順位に従ったアド
レス配置となるように、各ワードの複数の色情報は優先
順位が連続している。

【００１４】たとえば、キャラクタメモリの１ワードが
１６ビットで、１つの色情報が８ビットの場合、優先順
位第１位の第３ドットの色情報と優先順位第２位の第５
ドットの色情報とをＡ０００番地に格納し、優先順位第
３位の第１ドットの色情報と優先順位第４位の第７ドッ
トの色情報とをＡ００１番地に格納しというように、画
素の行方向の並び順ではなく、優先順位に従って順次格
納する。もちろん、各行毎にこのような順序で色情報を
キャラクタメモリに格納し、１つのキャラクタは１つの
連続した領域に纏めておく。

【００１５】別の好ましい実施の形態によれば、縮小表
示に際しての使用画素の優先順位は、列方向について
も、全てのキャラクタに対して共通に予め決めれられて
る。

【００１６】たとえば列方向の画素数が第０ラインから
第７ラインまでの８画素の場合、優先順位の第１位から
第８位までを、第３ライン、第５ライン、第１ライン、
第７ライン、第２ライン、第４ライン、第０ライン、第
６ラインというように決定する。そして、優先順位第１
位の第３ラインは、縮小率が１／８から８／８までの全
ての縮小率の場合に使用し、優先順位第２位の第５ライ
ンは、縮小率が２／８から８／８までの縮小率の場合に
使用し、優先順位第３位の第１ラインは、縮小率が３／
８から８／８までの縮小率の場合に使用しというよう
に、各ラインについて、当該ラインの優先順位で決まる
固有の縮小率の画面以上の大きさの画面を表示する場合
には必ず当該ラインを使用する。もちろん、優先順位第
８位の第６ラインは、縮小率が８／８すなわち等倍の場
合にのみ使用する。この結果、縮小率が１／８の場合、
各キャラクタ毎に、第３ラインの第３ドットに相当する
１個の画素のみが表示されることになり、面積に換算す
れば１／６４に縮小されることになる。

【００１７】本願発明の第２の側面によれば、行方向お
よび列方向それぞれ所定画素数のキャラクタをフレーム
毎に表示画面上に所定数表示するラスタスキャン方式の
表示装置と、全てのキャラクタの各画素の色情報を記憶
するキャラクタメモリとを有するビデオゲーム装置にお
けるキャラクタメモリへの色情報の格納方法であって、
縮小表示に際しての使用画素の優先順位を、少なくとも
行方向について、全てのキャラクタに対して共通に予め
決めておき、キャラクタメモリへの色情報の格納アドレ
スを、各キャラクタの行方向の画素毎に、優先順位に従
って決定することを特徴とする、ビデオゲーム装置にお
けるキャラクタメモリへの色情報の格納方法が提供され
る。

【００１８】このようにすれば、縮小表示に際して、各
キャラクタの行方向の画素毎に、縮小率に応じた数のア
ドレスを順にアクセスすることにより、使用すべき画素
の色情報をキャラクタメモリから読み出せるので、高速
に読み出しを行える。

【００１９】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。

【００２０】

【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。

【００２１】図１は、本願発明に係るビデオゲーム装置
の回路ブロック図であって、このビデオゲーム装置は、
ＣＰＵ（central processing unit ）１、ＲＯＭ（read
only memory）２、ＲＡＭ（random access memory）
３、サウンドコントローラ４、インターフェース５、ビ
デオコントローラ６、ビデオＲＡＭ７、キャラクタＲＯ
Ｍ８、ディスプレイ駆動回路９、スピーカ駆動回路１
０、操作部１１、ディスプレイ装置１２、およびスピー
カ１３を備えている。ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、
サウンドコントローラ４、インターフェース５、および
ビデオコントローラ６は、バス線により相互に接続され
ている。バス線には、データバス、アドレスバス、およ
びコントロールバスが含まれる。サウンドコントローラ
４には、スピーカ駆動回路１０が接続されており、スピ
ーカ駆動回路１０には、任意数のスピーカ１３が接続さ
れている。インターフェース５には、任意数の操作部１
１が接続されている。ビデオコントローラ６には、ビデ
オＲＡＭ７、キャラクタＲＯＭ８、およびディスプレイ
駆動回路９が接続されており、ディスプレイ駆動回路９
には、任意数のディスプレイ装置１２が接続されてい
る。

【００２２】ＣＰＵ１は、ビデオゲーム装置の全体を制
御する。ＲＯＭ２は、ゲームを進行するためのプログラ
ムなどを記憶している。ＲＡＭ３は、ＣＰＵ１にワーク
エリアを提供し、各種のデータを記憶する。サウンドコ
ントローラ４は、ＣＰＵ１により制御されて、バックグ
ラウンドミュージックや各種の効果音などを発生するた
めの音響データを生成する。インターフェース５は、操
作部１１とＣＰＵ１との間の通信を制御する。ビデオコ
ントローラ６は、ＣＰＵ１により制御されて、背景画や
オブジェクトをディスプレイ装置１２の表示画面上に表
示するための映像データを生成する。ビデオＲＡＭ７
は、ディスプレイ装置１２の表示画面上に表示すべき１
フレーム分のキャラクタのアトリビュートデータを記憶
する。キャラクタＲＯＭ８は、各種の背景画やオブジェ
クトのキャラクタを構成する各画素の色指定データを記
憶している。ディスプレイ駆動回路９は、ビデオコント
ローラ６からの映像データに基づいて、背景画やオブジ
ェクトをディスプレイ装置１２の表示画面上に表示させ
るための信号を生成する。スピーカ駆動回路１０は、サ
ウンドコントローラ４からの音響データに基づいて、バ
ックグラウンドミュージックや各種の効果音などをスピ
ーカ１３から出力させるための信号を生成する。操作部
１１は、たとえばジョイスティックや押釦スイッチを備
えており、ビデオゲームのプレイヤによる操作に応じた
操作信号を出力する。ディスプレイ装置１２は、たとえ
ばラスタスキャン方式のＣＲＴ（cathode-ray tube）を
備えており、ディスプレイ駆動回路９からの信号に基づ
いて、表示画面上にビデオゲームの動画を表示する。ス
ピーカ１３は、スピーカ駆動回路１０からの信号に基づ
いて、バックグラウンドミュージックや各種の効果音な
どを発生する。

【００２３】図２は、ビデオコントローラ６の要部の回
路ブロック図であって、ビデオコントローラ６は、Ｖカ
ウンタ２１、Ｈカウンタ２２、データセレクタ２３、レ
ジスタ２４、コンパレータ２５、カウンタ２６、ラッチ
回路２７、およびバレルシフタ２８を備えている。

【００２４】Ｖカウンタ２１は、ビデオＲＡＭ７に格納
されている１フレーム分の各キャラクタのアトリビュー
トデータを読み出すためのアドレスの上位所定ビットの
データをデータセレクタ２３に出力するとともに、キャ
ラクタＲＯＭ８に格納されている各キャラクタの色指定
データを読み出すためのアドレスの中位３ビットのデー
タをキャラクタＲＯＭ８に出力する。キャラクタＲＯＭ
８のアドレスの中位３ビットとは、最下位ビットから数
えて４ビット目から６ビット目までである。

【００２５】Ｈカウンタ２２は、ビデオＲＡＭ７に格納
されている１フレーム分の各キャラクタのアトリビュー
トデータを読み出すためのアドレスの下位所定ビット、
すなわちＶカウンタ２１から出力される上位所定ビット
を除く部分のデータをデータセレクタ２３に出力する。
このＨカウンタ２２は、コンパレータ２５からの一致信
号がアサートされることによりカウント値をインクリメ
ントし、カウンタ２６によりカウントされるクロック信
号の所定倍の周期の水平同期信号ＨＳＹＮＣによりクリ
アされる。

【００２６】データセレクタ２３は、ＣＰＵ１により制
御されて、Ｖカウンタ２１からの上位アドレスとＨカウ
ンタ２２からの下位アドレスとからなるアトリビュート
データの読み出しのためのアドレスをビデオＲＡＭ７に
出力する状態と、ＣＰＵ１からのアトリビュートデータ
の書き込みのためのアドレスをビデオＲＡＭ７に出力す
る状態とに切り替わる。

【００２７】レジスタ２４は、ＣＰＵ１により設定され
た縮小率に応じた数値を保持する。この縮小率は、ディ
スプレイ装置１２の表示画面に表示される動画の縮小率
であって、ｎ／８に設定される。ｎは１から８までの整
数であって、面積に換算すれば、１／６４から等倍まで
の縮小が可能なことになる。レジスタ２４に設定される
数値は、ｎ−１であって、具体的には０から７までのい
ずれかの整数である。

【００２８】コンパレータ２５は、レジスタ２４に設定
された数値と、カウンタ２６のカウント値とを比較し、
両者が一致すれば、カウンタ２６およびＨカウンタ２２
に出力している一致信号を所定のタイミングでアサート
する。

【００２９】カウンタ２６は、所定周期のクロック信号
をカウントし、カウント値をキャラクタＲＯＭ８および
コンパレータ２５に出力する。このカウンタ２６は３ビ
ットのカウンタであって、キャラクタＲＯＭ８に出力さ
れたカウント値は、キャラクタＲＯＭ８から各キャラク
タの色指定データを読み出すためのアドレスの下位３ビ
ットのデータとして用いられる。

【００３０】ラッチ回路２７は、ビデオＲＡＭ７から読
み出された各キャラクタのアトリビュートデータを保持
する。このアトリビュートデータは、キャラクタＲＯＭ
８から各キャラクタの先頭の色指定データを読み出すた
めのアドレスの下位６ビットを除く部分のデータであ
り、各キャラクタ固有の値である。

【００３１】バレルシフタ２８は、キャラクタＲＯＭ８
から読み出された色指定データを、ディスプレイ装置１
２のラスタスキャンの順に並び替える。

【００３２】図３は、Ｖカウンタ２１の回路ブロック図
であって、Ｖカウンタ２１は、第１Ｖカウンタ３１、第
２Ｖカウンタ３２、変換テーブル３３、およびＶコンパ
レータ３４を備えている。

【００３３】第１Ｖカウンタ３１は、ビデオＲＡＭ７に
格納されている１フレーム分の各キャラクタのアトリビ
ュートデータを読み出すためのアドレスの上位所定ビッ
トのデータをデータセレクタ２３に出力する。この第１
Ｖカウンタ３１は、水平同期信号ＨＳＹＮＣに同期し
て、Ｖコンパレータ３４からの一致信号がアサートされ
たときにカウントアップし、水平同期信号ＨＳＹＮＣの
所定倍の周期の垂直同期信号ＶＳＹＮＣによりクリアさ
れる。

【００３４】第２Ｖカウンタ３２は、水平同期信号ＨＳ
ＹＮＣをカウントし、そのカウント値を変換テーブル３
３およびＶコンパレータ３４に出力する。この第２Ｖカ
ウンタ３２は、Ｖコンパレータ３４からの一致信号がア
サートされたとき、および垂直同期信号ＶＳＹＮＣが入
力されたときにクリアされる。

【００３５】変換テーブル３３は、第２Ｖカウンタ３２
からのカウント値に対応して予め決められた値を、キャ
ラクタＲＯＭ８に格納されている各キャラクタの色指定
データを読み出すためのアドレスの中位３ビットのデー
タとしてキャラクタＲＯＭ８に出力する。

【００３６】Ｖコンパレータ３４は、レジスタ２４に設
定された設定値と第２Ｖカウンタ３２のカウント値とを
比較し、両者が一致すれば、第１Ｖカウンタ３１および
第２Ｖカウンタ３２に出力している一致信号を所定のタ
イミングでアサートする。

【００３７】図４は、ディスプレイ装置１２の表示画面
上に表示されるキャラクタの画素構成の説明図であっ
て、各キャラクタは、縦横それぞれ８個、合計６４個の
画素により構成されている。以下、各キャラクタにおい
て、行方向の画素の位置をドットといい、列方向の画素
の位置をラインという。

【００３８】図５は、縮小表示に際しての縮小率と使用
ドットとの関係の説明図であって、縮小率が１／８のと
きには第３ドットを使用し、縮小率が２／８のときには
第３ドットと第５ドットとを使用し、縮小率が３／８の
ときには第３ドットと第５ドットと第１ドットとを使用
し、縮小率が４／８のときには第３ドットと第５ドット
と第１ドットと第７ドットとを使用し、縮小率が５／８
のときには第３ドットと第５ドットと第１ドットと第７
ドットと第２ドットとを使用し、縮小率が６／８のとき
には第３ドットと第５ドットと第１ドットと第７ドット
と第２ドットと第４ドットとを使用し、縮小率が７／８
のときには第３ドットと第５ドットと第１ドットと第７
ドットと第２ドットと第４ドットと第０ドットとを使用
し、縮小率が８／８すなわち等倍のときには全てのドッ
トを使用する。すなわち、第３ドット、第５ドット、第
１ドット、第７ドット、第２ドット、第４ドット、第０
ドット、第６ドットの順に優先順位が決められており、
縮小率がアトランダムに選択される場合、優先順位が高
いドットほど使用頻度が高くなっている。しかも、第２
ドットは縮小率５／８から８／８まで使用され、第７ド
ットは縮小率４／８から８／８まで使用されというよう
に、各ドット毎に異なる所定の縮小率以上の大きさの画
面においては、当該ドットが必ず使用される。

【００３９】図６は、縮小表示に際しての縮小率と使用
ラインとの関係の説明図であって、縮小率が１／８のと
きには第３ラインを使用し、縮小率が２／８のときには
第３ラインと第５ラインとを使用し、縮小率が３／８の
ときには第３ラインと第５ラインと第１ラインとを使用
し、縮小率が４／８のときには第３ラインと第５ライン
と第１ラインと第７ラインとを使用し、縮小率が５／８
のときには第３ラインと第５ラインと第１ラインと第７
ラインと第２ラインとを使用し、縮小率が６／８のとき
には第３ラインと第５ラインと第１ラインと第７ライン
と第２ラインと第４ラインとを使用し、縮小率が７／８
のときには第３ラインと第５ラインと第１ラインと第７
ラインと第２ラインと第４ラインと第０ラインとを使用
し、縮小率が８／８すなわち等倍のときには全てのライ
ンを使用する。すなわち、第３ライン、第５ライン、第
１ライン、第７ライン、第２ライン、第４ライン、第０
ライン、第６ラインの順に優先順位が決められており、
縮小率がアトランダムに選択される場合、優先順位が高
いラインほど使用頻度が高くなっている。しかも、第２
ラインは縮小率５／８から８／８まで使用され、第７ラ
インは縮小率４／８から８／８まで使用されというよう
に、各ライン毎に異なる所定の縮小率以上の大きさの画
面においては、当該ラインが必ず使用される。すなわ
ち、選択された縮小率に応じて、使用ラインと使用ドッ
トとを組み合わせた画素がディスプレイ装置１２の表示
画面上に表示されることになる。

【００４０】図７は、キャラクタＲＯＭ８における各キ
ャラクタの色指定データの格納状態を説明する説明図で
あって、キャラクタＲＯＭ８には、キャラクタ毎に、第
０ラインから第７ラインまでの各々８個の画素の色指定
データが順番に格納されている。

【００４１】図８は、キャラクタＲＯＭ８における各ラ
インの色指定データの格納状態を説明する説明図であっ
て、キャラクタＲＯＭ８には、ライン毎に、第０ドット
から第７ドットまでの８個の画素の色指定データが優先
順位の順に格納されている。これは、縮小率に応じてア
ドレスを連続的に変化させることにより読み出せるよう
にするためである。たとえば、縮小率が３／８のときに
は、第３ドット、第５ドット、および第１ドットが使用
されるので、Ａ０００番地からＡ００２番地までを順次
読み出せばよいのである。なお、キャラクタＲＯＭ８の
１ワードは８ビットであり、各画素の色指定データも８
ビットである。

【００４２】すなわち、ディスプレイ装置１２は、行方
向および列方向それぞれ所定画素数のキャラクタをフレ
ーム毎に表示画面上に所定数表示するラスタスキャン方
式の表示装置を構成している。キャラクタＲＯＭ８は、
全てのキャラクタの各画素の色情報を記憶するキャラク
タメモリを構成している。

【００４３】次に、上記ビデオゲーム装置の動作の概略
について説明する。ビデオゲームは、ＣＰＵ１が、ＲＯ
Ｍ２に記憶されているプログラムやデータに基づいて、
プレイヤの操作による操作部１１からの操作信号に応じ
た指令信号をサウンドコントローラ４およびビデオコン
トローラ６に出力することにより進行する。これにより
サウンドコントローラ４が、ＣＰＵ１からの指令信号に
基づいてスピーカ駆動回路１０を制御し、スピーカ駆動
回路１０によりスピーカ１３が駆動されて、バックグラ
ウンドミュージックや効果音などを発生する。また、Ｃ
ＰＵ１が、表示すべきキャラクタのアトリビュートデー
タをビデオＲＡＭ７に所定の順序で書き込み、ビデオコ
ントローラ６が、それらのアトリビュートデータに基づ
いてキャラクタＲＯＭ８から各キャラクタを構成する画
素の色指定データを読み出し、それに基づいてディスプ
レイ駆動回路９を制御する。これによりディスプレイ駆
動回路９が、ディスプレイ装置１２を駆動し、ディスプ
レイ装置１２の表示画面上に、背景やオブジェクトから
なる動画を表示させる。もちろん、プレイ中でないとき
には、ＣＰＵ１は、ディスプレイ装置１２の表示画面上
に、予め決められたデモ映像を表示させるとともに、そ
れに応じた音をスピーカ１３から出力させ、ビデオゲー
ムの内容を報知する。

【００４４】ビデオコントローラ６の動作について、さ
らに詳述する。キャラクタＲＯＭ８には、予め全てのキ
ャラクタの色指定データが格納されており、ビデオＲＡ
Ｍ７には、ディスプレイ装置１２の表示画面の１フレー
ム分のキャラクタのアトリビュートデータがＣＰＵ１に
よりＲＯＭ２から読み出されて格納されている。また、
レジスタ２４には、選択された縮小率に応じた設定値が
ＣＰＵ１により格納されている。この設定値は、縮小率
がｎ／８の場合、ｎ−１である。

【００４５】いま、カウンタ２６、Ｈカウンタ２２、第
１Ｖカウンタ３１、および第２Ｖカウンタ３２のカウン
ト値が全て０であるものとすると、データセレクタ２３
がＣＰＵ１からの書き込みアドレスをビデオＲＡＭ７に
供給している状態から第１Ｖカウンタ３１およびＨカウ
ンタ２２からの上位アドレスおよび下位アドレスをビデ
オＲＡＭ７に供給する状態に切り替わると、第１Ｖカウ
ンタ３１からデータセレクタ２３を介してビデオＲＡＭ
７に供給される上位アドレスと、Ｈカウンタ２２からデ
ータセレクタ２３を介してビデオＲＡＭ７に供給される
下位アドレスとが共に０であるので、ビデオＲＡＭ７の
０番地に格納されているアトリビュートデータが読み出
されてラッチ回路２７に保持される。このアトリビュー
トデータは、ディスプレイ装置１２の表示画面上の左端
かつ上端に表示されるキャラクタに対応しており、その
キャラクタの色指定データをキャラクタＲＯＭ８から読
み出すための先頭アドレスのうち、最下位から６ビット
を除いた部分のデータである。

【００４６】また、第２Ｖカウンタ３２から変換テーブ
ル３３にカウント値０が供給されるので、変換テーブル
３３からキャラクタＲＯＭ８に中位アドレスとして３が
供給される。すなわち変換テーブル３３は、第２Ｖカウ
ンタ３２のカウント値が０であれば３を、１であれば５
を、２であれば１を、３であれば７を、４であれば２
を、５であれば４を、６であれば０を、７であれば６を
それぞれ出力する。

【００４７】また、カウンタ２６からキャラクタＲＯＭ
８に、下位アドレスとしてカウント値０が供給される。

【００４８】したがって、キャラクタＲＯＭ８は、ラッ
チ回路２７からの上位アドレスによって指定されたキャ
ラクタの色指定データのうち、変換テーブル３３からの
中位アドレスによって指定された第３ラインの、カウン
タ２６からの下位アドレスによって指定された第３ドッ
トの色指定データをバレルシフタ２８に出力する。

【００４９】そして、コンパレータ２５が、カウンタ２
６のカウント値とレジスタ２４に保持された設定値とを
比較し、両者が一致していれば、Ｈカウンタ２２および
カウンタ２６に供給している一致信号をアサートする。

【００５０】一方、Ｖコンパレータ３４が、第２Ｖカウ
ンタ３２のカウント値とレジスタ２４に保持された設定
値とを比較し、両者が一致していれば、第１Ｖカウンタ
３１および第２Ｖカウンタ３２に供給している一致信号
をアサートする。

【００５１】いま、縮小率として３／８が選択されてい
るものとすると、レジスタ２４には２が設定されている
ので、コンパレータ２５は一致信号をアサートしないこ
とから、カウンタ２６に次のクロック信号が入力される
と、カウンタ２６からキャラクタＲＯＭ８にカウント値
１が供給される。これにより、下位アドレスが１に変化
し、キャラクタＲＯＭ８は、第３ラインの第５ドットの
色指定データをバレルシフタ２８に供給する。

【００５２】カウンタ２６に次のクロック信号が入力さ
れると、下位アドレスが２に変化し、キャラクタＲＯＭ
８は、第３ラインの第１ドットの色指定データをバレル
シフタ２８に供給する。これで、第３ラインで使用すべ
き全ての色指定データ、すなわち第３ドット、第５ドッ
ト、および第１ドットの色指定データがバレルシフタ２
８に供給されたことになる。

【００５３】そして、カウンタ２６のカウント値とレジ
スタ２４の設定値とが一致するので、コンパレータ２５
から出力されている一致信号が所定のタイミングでアサ
ートされ、カウンタ２６がクリアされるとともに、Ｈカ
ウンタ２２のカウント値が１になる。したがって、Ｈカ
ウンタ２２からデータセレクタ２３を介してビデオＲＡ
Ｍ７に供給されている下位アドレスが１に変化し、ビデ
オＲＡＭ７からは、ディスプレイ装置１２の表示画面上
の左端かつ上端に位置するキャラクタの右隣のキャラク
タのアトリビュートデータが出力される。そして、上記
と同様の動作により、カウンタ２６のカウント動作に伴
って、そのキャラクタの第３ラインの第３ドット、第５
ドット、および第１ドットの色指定データがバレルシフ
タ２８に供給される。このような動作が繰り返されるこ
とにより、順次右側のキャラクタの第３ラインの第３ド
ット、第５ドット、および第１ドットの色指定データが
バレルシフタ２８に供給されていく。

【００５４】ディスプレイ装置１２の表示画面上の右端
かつ上端に位置するキャラクタの第３ラインの第３ドッ
ト、第５ドット、および第１ドットの色指定データがバ
レルシフタ２８に供給されると、１水平ライン分の色指
定データがキャラクタＲＯＭ８から読み出されたことに
なり、水平同期信号ＨＳＹＮＣによりＨカウンタ２２が
クリアされるとともに、第２Ｖカウンタ３２が水平同期
信号ＨＳＹＮＣをカウントしてカウント値が１になる。
これにより、変換テーブル３３からキャラクタＲＯＭ８
に供給される中位アドレスが５に変化し、上記と同様の
動作により、各キャラクタの第５ラインの第３ドット、
第５ドット、および第１ドットの色指定データがバレル
シフタ２８に供給されていく。

【００５５】第２Ｖカウンタ３２のカウント値が２にな
って、各キャラクタの第１ラインの第３ドット、第５ド
ット、および第１ドットの色指定データがバレルシフタ
２８に供給されると、Ｖコンパレータ３４から出力され
ている一致信号が所定のタイミングでアサートされ、第
２Ｖカウンタ３２がクリアされると共に、水平同期信号
ＨＳＹＮＣに同期して第１Ｖカウンタ３１のカウント値
が１に変化する。これにより、第１Ｖカウンタ３１から
データセレクタ２３を介してビデオＲＡＭ７に供給され
ている上位アドレスが１に変化し、ビデオＲＡＭ７から
は、ディスプレイ装置１２の表示画面上の左端かつ上端
のキャラクタの下隣のキャラクタのアトリビュートデー
タが出力される。すなわち、ディスプレイ装置１２の表
示画面上の上端に位置する各キャラクタの第３ライン、
第５ライン、および第１ラインの色指定データの読み出
しが完了したので、それらの下側に位置する各キャラク
タの第３ライン、第５ライン、および第１ラインの色指
定データの読み出しを開始するのである。もちろん、ビ
デオＲＡＭ７には、上記のような第１Ｖカウンタ３１か
らの上位アドレスとＨカウンタ２２からの下位アドレス
との変化により、所望の順序で各キャラクタのアトリビ
ュートデータを読み出せるように、ＣＰＵ１により各キ
ャラクタのアトリビュートデータが適切なアドレスに書
き込まれているのである。

【００５６】ディスプレイ装置１２の表示画面上の上端
に位置する各キャラクタの第３ライン、第５ライン、お
よび第１ラインの色指定データがキャラクタＲＯＭ８か
ら読み出された時点で、バレルシフタ２８が、レジスタ
２４からの設定値を参照しながら、各色指定データをデ
ィスプレイ装置１２のラスタスキャンの順序に並び替え
る。

【００５７】上記の動作が繰り返されて、１フレーム分
の色指定データの処理が終了すると、垂直同期信号ＶＳ
ＹＮＣにより第１Ｖカウンタ３１および第２Ｖカウンタ
３２がクリアされ、ビデオＲＡＭ７の内容がＣＰＵ１に
より書き換えられる。このようにして、毎秒３０フレー
ムの画像がディスプレイ装置１２の表示画面上に表示さ
れ、プレイヤに動画として認識されるのである。

【００５８】なお、バレルシフタ２８により並び替えら
れた色指定データは、図外の画像データ生成回路によ
り、各キャラクタ毎に決められた色コードと組み合わさ
れて、赤、緑、青各色の画像データに変換され、ディス
プレイ駆動回路９に供給される。

【００５９】上記実施形態においては、キャラクタＲＯ
Ｍ８の１ワードが８ビットで、各色指定データも８ビッ
トである例について説明したが、キャラクタＲＯＭ８の
１ワードが１６ビットであってもよい。この場合、図９
に示すように、キャラクタＲＯＭ８の１ワード分の領域
に２個の色指定データが格納されることになる。このよ
うな場合でも、各ラインの色指定データを優先順位に従
って格納することはもちろんであり、この結果、同一ワ
ードの複数の色指定データは優先順位が連続することに
なる。ただしこの場合、キャラクタＲＯＭ８への１回の
アクセスによって不要な色指定データが読み出されるこ
とがあるので、そのときには不要な色指定データを無視
すればよい。

【００６０】もちろん、キャラクタＲＯＭ８の１ワード
のビット数や色指定データのビット数や各キャラクタの
画素数などは任意であり、キャラクタＲＯＭ８の１ワー
ド分の領域に３個以上の色指定データを格納するように
構成してもよい。

【図面の簡単な説明】

【図１】本願発明に係るビデオゲーム装置の回路ブロッ
ク図である。

【図２】図１に示すビデオゲーム装置に備えられたビデ
オコントローラの要部の回路ブロック図である。

【図３】図２に示すビデオコントローラに備えられたＶ
カウンタの回路ブロック図である。

【図４】図１に示すビデオゲーム装置に備えられたディ
スプレイ装置の表示画面上に表示されるキャラクタの画
素構成の説明図である。

【図５】縮小表示に際しての縮小率と使用ドットとの関
係の説明図である。

【図６】縮小表示に際しての縮小率と使用ラインとの関
係の説明図である。

【図７】図１に示すビデオゲーム装置に備えられたキャ
ラクタＲＯＭにおける各キャラクタの色指定データの格
納状態を説明する説明図である。

【図８】図１に示すビデオゲーム装置に備えられたキャ
ラクタＲＯＭ８における各ラインの色指定データの格納
状態を説明する説明図である。

【図９】別の実施形態におけるキャラクタＲＯＭ８への
各ラインの色指定データの格納状態を説明する説明図で
ある。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ４ サウンドコントローラ ５ インターフェース ６ ビデオコントローラ ７ ビデオＲＡＭ ８ キャラクタＲＯＭ ９ ディスプレイ駆動回路 １０ スピーカ駆動回路 １１ 操作部 １２ ディスプレイ装置 ２１ Ｖカウンタ ２２ Ｈカウンタ ２３ データセレクタ ２４ レジスタ ２５ コンパレータ ２６ カウンタ ２７ ラッチ回路 ２８ バレルシフタ ３１ 第１Ｖカウンタ ３２ 第２Ｖカウンタ ３３ 変換テーブル ３４ Ｖコンパレータ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 行方向および列方向それぞれ所定画素数
   のキャラクタをフレーム毎に表示画面上に所定数表示す
   るラスタスキャン方式の表示装置と、 全てのキャラクタの各画素の色情報を記憶するキャラク
   タメモリとを有するビデオゲーム装置であって、 縮小表示に際しての使用画素の優先順位を、少なくとも
   行方向について、全てのキャラクタに対して共通に予め
   決めておき、 前記キャラクタメモリへの前記色情報の格納アドレス
   を、各キャラクタの行方向の画素毎に、前記優先順位に
   従って決定し、そのように色情報を前記キャラクタメモ
   リに格納したことを特徴とする、ビデオゲーム装置。
2. 【請求項２】 前記キャラクタメモリは、１ワード毎に
   １つの前記色情報を格納し、各キャラクタの行方向の画
   素毎に、前記優先順位の高い色情報ほど先頭側のアドレ
   スを割り当てた、請求項１に記載のビデオゲーム装置。
3. 【請求項３】 前記キャラクタメモリは、１ワード毎に
   複数の前記色情報を格納し、各キャラクタの行方向の画
   素毎に、前記優先順位に従ったアドレス配置となるよう
   に、各ワードの複数の色情報は優先順位が連続してい
   る、請求項１に記載のビデオゲーム装置。
4. 【請求項４】 縮小表示に際しての使用画素の優先順位
   は、列方向についても、全てのキャラクタに対して共通
   に予め決めれられてる、請求項１ないし請求項３のいず
   れかに記載のビデオゲーム装置。
5. 【請求項５】 行方向および列方向それぞれ所定画素数
   のキャラクタをフレーム毎に表示画面上に所定数表示す
   るラスタスキャン方式の表示装置と、全てのキャラクタ
   の各画素の色情報を記憶するキャラクタメモリとを有す
   るビデオゲーム装置におけるキャラクタメモリへの色情
   報の格納方法であって、 縮小表示に際しての使用画素の優先順位を、少なくとも
   行方向について、全てのキャラクタに対して共通に予め
   決めておき、 前記キャラクタメモリへの前記色情報の格納アドレス
   を、各キャラクタの行方向の画素毎に、前記優先順位に
   従って決定することを特徴とする、ビデオゲーム装置に
   おけるキャラクタメモリへの色情報の格納方法。