JPS59101697A - カ−ソル表示方式 - Google Patents
カ−ソル表示方式Info
- Publication number
- JPS59101697A JPS59101697A JP57211148A JP21114882A JPS59101697A JP S59101697 A JPS59101697 A JP S59101697A JP 57211148 A JP57211148 A JP 57211148A JP 21114882 A JP21114882 A JP 21114882A JP S59101697 A JPS59101697 A JP S59101697A
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- display
- pattern
- displayed
- vram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ＣＲＴディスプレイのカーソル表示方式に関
し、カーソルパターンをＶＲＡＭ上の一部に記憶し、デ
ィスプレイの水平帰線期間中にカーソルパターンの１ラ
スタ分をＶＲＡＭからレジスタへ読み出して表示しよう
とするものである。
し、カーソルパターンをＶＲＡＭ上の一部に記憶し、デ
ィスプレイの水平帰線期間中にカーソルパターンの１ラ
スタ分をＶＲＡＭからレジスタへ読み出して表示しよう
とするものである。
従来技術と問題点
ＣＲ，Ｔ（陰極線管）ディスプレイで入力位置等の指示
に用いるカーソルはそのパターンつまり形状を複数種類
にしてモード毎に異なるパターンにすると識別が増し、
またマルチウィンドウ型（画面内に小画面があるタイプ
）のディスプレイでは各ウィンドウ毎に異なるカーソル
を使用できて便利である。従来のＣＲＴディスプレイ表
示制御装置（ＣＲＴ’Ｃ）は、カーソルのパターンを可
変にするために各種のカーソルパターンを記憶しておく
カーソルパターンメモリ （ＣＰＭ）を持ち、ＣＲＴＣ
側からＶＲＡＭ （ＣＲＴＣまたはＣＰＵからアクセス
できるＲＡＭ）とＣＰＭを同時にアクセスすることがで
きるように２系統のハスを持ち、カーソルのない部分の
表示はＶＲＡＭのみをアクセスして画像を表示し、また
カーソル表示タイミングになるとＶＲＡＭとＣＰＭを同
時にアクセスして画像とカーソルを表示する。このため
、高速のＣＰＭ、該ＣＰＭ専用のバス、その他の周辺回
路が必要になるという欠点がある。
に用いるカーソルはそのパターンつまり形状を複数種類
にしてモード毎に異なるパターンにすると識別が増し、
またマルチウィンドウ型（画面内に小画面があるタイプ
）のディスプレイでは各ウィンドウ毎に異なるカーソル
を使用できて便利である。従来のＣＲＴディスプレイ表
示制御装置（ＣＲＴ’Ｃ）は、カーソルのパターンを可
変にするために各種のカーソルパターンを記憶しておく
カーソルパターンメモリ （ＣＰＭ）を持ち、ＣＲＴＣ
側からＶＲＡＭ （ＣＲＴＣまたはＣＰＵからアクセス
できるＲＡＭ）とＣＰＭを同時にアクセスすることがで
きるように２系統のハスを持ち、カーソルのない部分の
表示はＶＲＡＭのみをアクセスして画像を表示し、また
カーソル表示タイミングになるとＶＲＡＭとＣＰＭを同
時にアクセスして画像とカーソルを表示する。このため
、高速のＣＰＭ、該ＣＰＭ専用のバス、その他の周辺回
路が必要になるという欠点がある。
第１図は従来例で、２０は画像情報を格納するＶＲＡＭ
、２１はそのアドレスを指定するアドレスジェネレータ
、２２はＣ，ＲＴ、２３は各種のカーソルパターンを格
納するカーソルパターンメモリ （ＣＰＭ） 、２４は
カーソルポジションレジスタ（Ｃ３Ｒ） 、２５はコン
パレータ、２６．２７はパラレル、シリアル変換器、２
８は選択ゲートである。アドレスジェネレータ２１から
はＣＲＴ２２上のラスタ走査に合わせたアドレスが順次
発生され、ＶＲＡＭ２０から画像データが読出される。
、２１はそのアドレスを指定するアドレスジェネレータ
、２２はＣ，ＲＴ、２３は各種のカーソルパターンを格
納するカーソルパターンメモリ （ＣＰＭ） 、２４は
カーソルポジションレジスタ（Ｃ３Ｒ） 、２５はコン
パレータ、２６．２７はパラレル、シリアル変換器、２
８は選択ゲートである。アドレスジェネレータ２１から
はＣＲＴ２２上のラスタ走査に合わせたアドレスが順次
発生され、ＶＲＡＭ２０から画像データが読出される。
同時にコンパレータ２５にも該アドレスは供給されるの
で、レジスタ２４内のカーソルポジションに一致すると
ＣＰＭ２３からカーソルパターンが発生される。ゲート
２８はＰ／Ｓ変換器２７の出力がない間は単純にＰ／Ｓ
変換器２６の出力をＣＲＴ２２に供給し、Ｐ／Ｓ変換器
２７が出力を生じるとこれを、Ｐ／Ｓ変換器２６の出力
と共に又はこの代りにＣＲＴ２２に供給する。
で、レジスタ２４内のカーソルポジションに一致すると
ＣＰＭ２３からカーソルパターンが発生される。ゲート
２８はＰ／Ｓ変換器２７の出力がない間は単純にＰ／Ｓ
変換器２６の出力をＣＲＴ２２に供給し、Ｐ／Ｓ変換器
２７が出力を生じるとこれを、Ｐ／Ｓ変換器２６の出力
と共に又はこの代りにＣＲＴ２２に供給する。
発明の目的
本発明は、ＶＲＡＭ上にカーソルパターンを記憶するこ
とによってカーソルパターンメモリやその周辺回路数を
減少させようとするものである。
とによってカーソルパターンメモリやその周辺回路数を
減少させようとするものである。
発明の構成
本発明は、ＣＲＴ画面上に表示するカーソルパターンを
ＣＲＴコントローラがアクセスできるメモリ上に記憶し
、そしてカーソルを表示すべき水平走査の１つ前の走査
の帰線期間中に該メモリから当該水平走査分のカーソル
パターンを読出してこれをシフトレジスタにロードし、
当該水平走査期間のカーソル表示位置対応タイミングで
該レジスタをソフト開始してその出力を該メモリから読
出した表示データと共にＣＲＴ画面に表示することを特
徴とするが、以下図示の実施例を参照しながらこれを詳
細に説明する。
ＣＲＴコントローラがアクセスできるメモリ上に記憶し
、そしてカーソルを表示すべき水平走査の１つ前の走査
の帰線期間中に該メモリから当該水平走査分のカーソル
パターンを読出してこれをシフトレジスタにロードし、
当該水平走査期間のカーソル表示位置対応タイミングで
該レジスタをソフト開始してその出力を該メモリから読
出した表示データと共にＣＲＴ画面に表示することを特
徴とするが、以下図示の実施例を参照しながらこれを詳
細に説明する。
発明の実施例
第２図は本発明の一実施例である。同図において１はラ
スタ走査ＣＲＴのコントローラ（ＣＲＴＣ，）で、表示
用アドレスを発生する。表示用アドレスは例えば何番目
の水平走査かを示す数値である。
スタ走査ＣＲＴのコントローラ（ＣＲＴＣ，）で、表示
用アドレスを発生する。表示用アドレスは例えば何番目
の水平走査かを示す数値である。
２はタイミング発生部で、ＣＲ７表示装置全体の動作を
規定するタイミングクロックを発生する。
規定するタイミングクロックを発生する。
３は回路５のカーソル用アドレスとＣＲＴＣＩの表示用
アドレスを選択し保持するレジスタ、４はカーソルポジ
ションＸ、Ｙを保持するレジスタである。こ＼でＹは何
番目の走査線かを示し、Ｘはその走査線上の何番目の画
素（ドツト）かを示す数値である。５はカーソルアドレ
ス発生器で、レジスタ４からのＹカーソルポジションに
応じて当該カーソルを表示すべきラスタの直前の水平帰
線期間に該カーソルパターンを格納するＶＲＡＭ６のア
ドレスを発生し、また当該ラスタの表示期間に変換部８
のシフト開始を行なったりする。６はカーソルパターン
と表示画素データを保持しているＶＲＡＭである。７．
８はＰ／Ｓ （パラレル・シリアル）変換部で、具体的
にはシフトレジスタからなり、データをパラレルロード
され、シフトによりそれをシリアルに出力し、こうして
Ｐ／Ｓ変換を行なう。変換部７は表示画素用、８はカー
ソルパターン用である。９は変換部７．８から出力され
た表示画素とカーソルパターンを合成するオーバレイ部
である。
アドレスを選択し保持するレジスタ、４はカーソルポジ
ションＸ、Ｙを保持するレジスタである。こ＼でＹは何
番目の走査線かを示し、Ｘはその走査線上の何番目の画
素（ドツト）かを示す数値である。５はカーソルアドレ
ス発生器で、レジスタ４からのＹカーソルポジションに
応じて当該カーソルを表示すべきラスタの直前の水平帰
線期間に該カーソルパターンを格納するＶＲＡＭ６のア
ドレスを発生し、また当該ラスタの表示期間に変換部８
のシフト開始を行なったりする。６はカーソルパターン
と表示画素データを保持しているＶＲＡＭである。７．
８はＰ／Ｓ （パラレル・シリアル）変換部で、具体的
にはシフトレジスタからなり、データをパラレルロード
され、シフトによりそれをシリアルに出力し、こうして
Ｐ／Ｓ変換を行なう。変換部７は表示画素用、８はカー
ソルパターン用である。９は変換部７．８から出力され
た表示画素とカーソルパターンを合成するオーバレイ部
である。
カーソルパターンは、表示される文字と同様に例えば２
４Ｘ２４ドツトで構成され、そして矩形、星形、矢印な
ど種々の形状をとり、複数種（勿論１種でもよい）がＶ
ＲＡＭ６に格納される。カーソルを表示すべきラスタ（
第３図のＲ３Ｔとする）の直前の水平帰線期間（Ｈ５）
になると回路５はカーソルアドレス（カーソルを格納す
るＶＲＡＭのアドレス）を発生し、このカーソルアドレ
スはレジスタ３へ、入力し、ＶＲＡＭ２０ １ラスタ分のカーソルパターンを読出す。これはカーソ
ルＰ／Ｓ変換部８へ並列に入力する。期間Ｈ３を通過す
るとレジスタ３の入力はＣＲＴＣＩからの表示用アドレ
スに切り替り、またアドレス発生部５に設けられＸをロ
ードされたカウンタはダウンカウントを開始する。ＶＲ
ＡＭ６へはＣＲＴＣＩからの表示用アドレスが入力され
て該アドレスでアクセスされ、読出された１ライン分の
表示データは表示Ｐ／Ｓ変換部７へ人力される。変換部
７は各水平走査と同期しそのドツトタイミングによって
表示用データをＰ／Ｓ変換し、変換部８は回路５からそ
のラスタのカーソルを表示すべきドツトタイミング（つ
まり５のカウンタの内容が負になると）シフト動作を開
始する。前述のようにカーソルアドレス発生回路５のカ
ウンタは水平帰線期間（Ｈ３，）が終わるとダウンカウ
ントを開始し、そして後続のラスタの途中で計数値が０
になると変換部８ヘシフトパルスを送ってカーソルパタ
ーンをシフトさせる。一方表示Ｐ／Ｓ変換部７は１ラス
タ分の画素（ドツト）情報を並列に入力され、カーソル
Ｐ／Ｓ変換部８は当該ラスタにおけるカーソル領域の画
素情報を並列に入力され、これらの変換部のシフトクロ
ックはラスタと同期しておりそして変換部、８のシフト
開始は当該ラスク上のカーソル領域始端に一致するから
、オーバレイ部９による排他的論理和（ＦＯＲ）出力が
ＣＲＴへ入力されると、該ＣＲＴの管面には当該ラスタ
の画像と共にレジスタ４が指定した位置にカーソルが表
示される。１つのカーソルがｎ×ｎドツトで表示される
場合は上記の動作がｎ回繰り返される。例えば１つのカ
ーソルが２４Ｘ２４ドツトで表示されるなら、■ラスタ
では水平方向に２４ドツトだけが表示され、これが垂直
方向に２４ラスク分繰り返され、こうして該カーソル全
体が表示される。
４Ｘ２４ドツトで構成され、そして矩形、星形、矢印な
ど種々の形状をとり、複数種（勿論１種でもよい）がＶ
ＲＡＭ６に格納される。カーソルを表示すべきラスタ（
第３図のＲ３Ｔとする）の直前の水平帰線期間（Ｈ５）
になると回路５はカーソルアドレス（カーソルを格納す
るＶＲＡＭのアドレス）を発生し、このカーソルアドレ
スはレジスタ３へ、入力し、ＶＲＡＭ２０ １ラスタ分のカーソルパターンを読出す。これはカーソ
ルＰ／Ｓ変換部８へ並列に入力する。期間Ｈ３を通過す
るとレジスタ３の入力はＣＲＴＣＩからの表示用アドレ
スに切り替り、またアドレス発生部５に設けられＸをロ
ードされたカウンタはダウンカウントを開始する。ＶＲ
ＡＭ６へはＣＲＴＣＩからの表示用アドレスが入力され
て該アドレスでアクセスされ、読出された１ライン分の
表示データは表示Ｐ／Ｓ変換部７へ人力される。変換部
７は各水平走査と同期しそのドツトタイミングによって
表示用データをＰ／Ｓ変換し、変換部８は回路５からそ
のラスタのカーソルを表示すべきドツトタイミング（つ
まり５のカウンタの内容が負になると）シフト動作を開
始する。前述のようにカーソルアドレス発生回路５のカ
ウンタは水平帰線期間（Ｈ３，）が終わるとダウンカウ
ントを開始し、そして後続のラスタの途中で計数値が０
になると変換部８ヘシフトパルスを送ってカーソルパタ
ーンをシフトさせる。一方表示Ｐ／Ｓ変換部７は１ラス
タ分の画素（ドツト）情報を並列に入力され、カーソル
Ｐ／Ｓ変換部８は当該ラスタにおけるカーソル領域の画
素情報を並列に入力され、これらの変換部のシフトクロ
ックはラスタと同期しておりそして変換部、８のシフト
開始は当該ラスク上のカーソル領域始端に一致するから
、オーバレイ部９による排他的論理和（ＦＯＲ）出力が
ＣＲＴへ入力されると、該ＣＲＴの管面には当該ラスタ
の画像と共にレジスタ４が指定した位置にカーソルが表
示される。１つのカーソルがｎ×ｎドツトで表示される
場合は上記の動作がｎ回繰り返される。例えば１つのカ
ーソルが２４Ｘ２４ドツトで表示されるなら、■ラスタ
では水平方向に２４ドツトだけが表示され、これが垂直
方向に２４ラスク分繰り返され、こうして該カーソル全
体が表示される。
ＶＲＡＭ６には任意のカーソルパターンを複数種格納で
き、ＶＲＡＭはＣＰＵがアクセス可能なメモリ空間であ
るからこのカーソルパターンの格納はＣＰＵが行なうこ
とができる。またＶＲＡＭは１画面毎に更新できるから
、格納するカーソルパターンは１種類として各画面毎パ
ターン更新してもよいか、ＶＲＡＭに予め複数種のパタ
ーンを格納しておくと、マルチウィンドウ型表示装置に
おいて各ウィンドウ毎に異なるパターンのカーソルを容
易に表示できる、或いは垂直帰線期間中に回路５の内部
のカーソルパターンアドレス変換テーブルを書きかえる
だけで異なるカーソルパターンを記憶しているＶＲＡＭ
アドレスを発生して画面毎に形状の異なったカーソルを
任意に表示できるなどの利点が得られる。どのカーソル
パターンをどの位置に表示するかというカーソルポジシ
ョンＸ、ＹはＣＰＵからレジスタ４に与えればよい。
き、ＶＲＡＭはＣＰＵがアクセス可能なメモリ空間であ
るからこのカーソルパターンの格納はＣＰＵが行なうこ
とができる。またＶＲＡＭは１画面毎に更新できるから
、格納するカーソルパターンは１種類として各画面毎パ
ターン更新してもよいか、ＶＲＡＭに予め複数種のパタ
ーンを格納しておくと、マルチウィンドウ型表示装置に
おいて各ウィンドウ毎に異なるパターンのカーソルを容
易に表示できる、或いは垂直帰線期間中に回路５の内部
のカーソルパターンアドレス変換テーブルを書きかえる
だけで異なるカーソルパターンを記憶しているＶＲＡＭ
アドレスを発生して画面毎に形状の異なったカーソルを
任意に表示できるなどの利点が得られる。どのカーソル
パターンをどの位置に表示するかというカーソルポジシ
ョンＸ、ＹはＣＰＵからレジスタ４に与えればよい。
発明の効果
以上述べたように本発明によれば、カーソルパターン専
用のメモリ （カーソルパターンメモリ）を使用しなく
ても、ＶＲＡＭ上にカーソルパターンを保持し、そして
カーソルを表示すべきラスタの直前の水平帰線期間中に
シフトレジスタ（Ｐ／Ｓ変換部）にカーソルパターンを
ロードすれば任意のドツトタイミングで従って任意の位
置にカーソル表示することができるため、回路数が減少
する利点がある。特に、最近のメモリチップは集積化が
進み、カーソルパターン程度を保持しておくための小容
量のメモリに最適なチップがなくなりつつあるため、Ｖ
ＲＡＭ上の一部にカーソルパターンを保持するという効
果は大きい。
用のメモリ （カーソルパターンメモリ）を使用しなく
ても、ＶＲＡＭ上にカーソルパターンを保持し、そして
カーソルを表示すべきラスタの直前の水平帰線期間中に
シフトレジスタ（Ｐ／Ｓ変換部）にカーソルパターンを
ロードすれば任意のドツトタイミングで従って任意の位
置にカーソル表示することができるため、回路数が減少
する利点がある。特に、最近のメモリチップは集積化が
進み、カーソルパターン程度を保持しておくための小容
量のメモリに最適なチップがなくなりつつあるため、Ｖ
ＲＡＭ上の一部にカーソルパターンを保持するという効
果は大きい。
第１図は従来のカーソル表示方式を示すプロ９ツク図、
第２図は本発明の一実施例を示すブロック図、第３図は
水平帰線期間の説明図である。 図中、１はＣＲＴコントローラ、６はビデオＲＡＭ、８
はカーソルパターン用シフトレジスタである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
第２図は本発明の一実施例を示すブロック図、第３図は
水平帰線期間の説明図である。 図中、１はＣＲＴコントローラ、６はビデオＲＡＭ、８
はカーソルパターン用シフトレジスタである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- ＣＲＴ画面上に表示するカーソルパターンをＣＲＴコン
トローラがアクセスできるメモリ上に記憶し、そしてカ
ーソルを表示すべき水平走査の１つ前の走・査の帰線期
間中に該メモリから当該水平走査分のカーソルパターン
を読出してこれをシフトレジスタにロードし、当該水平
走査期間のカーソル表示位置対応タイミングで該レジス
タをシフト開始してその出力を該メモリから読出した表
示データと共にＣＲＴ画面に表示することを特徴とする
カーソル表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211148A JPS59101697A (ja) | 1982-12-01 | 1982-12-01 | カ−ソル表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211148A JPS59101697A (ja) | 1982-12-01 | 1982-12-01 | カ−ソル表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59101697A true JPS59101697A (ja) | 1984-06-12 |
| JPS632116B2 JPS632116B2 (ja) | 1988-01-16 |
Family
ID=16601168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57211148A Granted JPS59101697A (ja) | 1982-12-01 | 1982-12-01 | カ−ソル表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101697A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215605A (ja) * | 1985-07-15 | 1987-01-24 | Fuji Electric Co Ltd | プログラミング装置 |
| JPS62280895A (ja) * | 1986-05-30 | 1987-12-05 | 株式会社ピーエフユー | カ−ソル表示制御方式 |
| JPS6371887A (ja) * | 1986-09-16 | 1988-04-01 | 横河電機株式会社 | カ−ソル表示装置 |
| JPS63127287A (ja) * | 1986-11-17 | 1988-05-31 | 富士通株式会社 | カ−ソル表示方式 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6560425B1 (ja) * | 2018-11-09 | 2019-08-14 | 古河電気工業株式会社 | ヒートパイプ |
-
1982
- 1982-12-01 JP JP57211148A patent/JPS59101697A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215605A (ja) * | 1985-07-15 | 1987-01-24 | Fuji Electric Co Ltd | プログラミング装置 |
| JPS62280895A (ja) * | 1986-05-30 | 1987-12-05 | 株式会社ピーエフユー | カ−ソル表示制御方式 |
| JPS6371887A (ja) * | 1986-09-16 | 1988-04-01 | 横河電機株式会社 | カ−ソル表示装置 |
| JPS63127287A (ja) * | 1986-11-17 | 1988-05-31 | 富士通株式会社 | カ−ソル表示方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632116B2 (ja) | 1988-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451981A (en) | Tear free updates of computer graphical output displays | |
| EP0139932A2 (en) | Apparatus for generating the display of a cursor | |
| CA1220293A (en) | Raster scan digital display system | |
| US4695967A (en) | High speed memory access circuit of CRT display unit | |
| US5028917A (en) | Image display device | |
| JPH04185081A (ja) | モザイク画像表示装置 | |
| JPS642955B2 (ja) | ||
| JPS646478B2 (ja) | ||
| JPS59101697A (ja) | カ−ソル表示方式 | |
| US5371513A (en) | Apparatus for generating programmable interrupts to indicate display positions in a computer | |
| US5870074A (en) | Image display control device, method and computer program product | |
| JP2727036B2 (ja) | バッファ・メモリを用いたトリガ発生方法 | |
| US5706025A (en) | Smooth vertical motion via color palette manipulation | |
| JPH077252B2 (ja) | カーソル発生装置 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JP3354725B2 (ja) | 表示装置 | |
| JP3252359B2 (ja) | 画像処理装置 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JP3120118B2 (ja) | 画像表示装置 | |
| EP0159589A2 (en) | Display system for a measuring instrument | |
| JP3226939B2 (ja) | 画像表示装置 | |
| KR880001082B1 (ko) | 저급 crtc의 리셋트 기능을 이용한 로우 테이블 어드레싱 방법 | |
| KR940006808B1 (ko) | 커서 발생 장치 | |
| JPH0673070B2 (ja) | 画像表示装置 | |
| JPH0388022A (ja) | 画像表示装置 |