JPS6371887A - カ−ソル表示装置 - Google Patents
カ−ソル表示装置Info
- Publication number
- JPS6371887A JPS6371887A JP61217594A JP21759486A JPS6371887A JP S6371887 A JPS6371887 A JP S6371887A JP 61217594 A JP61217594 A JP 61217594A JP 21759486 A JP21759486 A JP 21759486A JP S6371887 A JPS6371887 A JP S6371887A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- cursor
- display
- horizontal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、グラフィック処理装置において任意形状のカ
ーソルを表示することのできるカーソル表示装置の改善
に関するものである。
ーソルを表示することのできるカーソル表示装置の改善
に関するものである。
〈従来の技術〉
表示メモリのビット構成ムＣＲＴ表示装置のドツトを１
対１に対応させたビット・マツプ方式を用いたグラフィ
ック処理装置においては、カーソル表示もビット・バウ
ンダリに表示させる必要がある。
対１に対応させたビット・マツプ方式を用いたグラフィ
ック処理装置においては、カーソル表示もビット・バウ
ンダリに表示させる必要がある。
従来は、予めバッファ領域に定義された任意形状のカー
ソル・パターンを表示位置に転送する、ブロック転送を
行なっていた。この方法は、ソフトウェア、ファームウ
ェアにより行なうため、その負担がきわめて大きく、ま
た、ダイナミックにカーソルを移動させる場合のソフト
ウェア、ファームウェアの負担が大きかった。
ソル・パターンを表示位置に転送する、ブロック転送を
行なっていた。この方法は、ソフトウェア、ファームウ
ェアにより行なうため、その負担がきわめて大きく、ま
た、ダイナミックにカーソルを移動させる場合のソフト
ウェア、ファームウェアの負担が大きかった。
〈発明が解決しようとする問題点〉
本発明が解決しようとする問題は、ソフトウェアを用い
ずにハードウェアによって任意形状のカーソルをビット
・バウンダリで表示させることであり、カーソル移動表
示のパフォーマンスを向上させ、ソフトウェアの負担を
軽減させることを目的とする。
ずにハードウェアによって任意形状のカーソルをビット
・バウンダリで表示させることであり、カーソル移動表
示のパフォーマンスを向上させ、ソフトウェアの負担を
軽減させることを目的とする。
く問題を解決するための手段〉
上記した問題を解決した本発明は、グラフィック・カー
ソル表示座標値を格納するＸ、Ｙレジスタと、Ｘ座標値
が水平帰線期間中にロードされ水平表示ＷＪ間中にカウ
ント・ダウンを行なうＸカウンタと、Ｙ座標値が垂直帰
線期間中にロードされ１水平期間毎にカウント・ダウン
を行なうＹカウンタと、前記Ｘカウンタと前記Ｙカウン
タのカウント値が“０”になるのを検出するＯ検出手段
と、前記カーソルの形状を定義し前記Ｏ検出手段の出力
によりアクセスされるメモリと、このメモリの出力デー
タをビデオ信号に変換する信号変換手段とよりなるカー
ソル表示装置である。
ソル表示座標値を格納するＸ、Ｙレジスタと、Ｘ座標値
が水平帰線期間中にロードされ水平表示ＷＪ間中にカウ
ント・ダウンを行なうＸカウンタと、Ｙ座標値が垂直帰
線期間中にロードされ１水平期間毎にカウント・ダウン
を行なうＹカウンタと、前記Ｘカウンタと前記Ｙカウン
タのカウント値が“０”になるのを検出するＯ検出手段
と、前記カーソルの形状を定義し前記Ｏ検出手段の出力
によりアクセスされるメモリと、このメモリの出力デー
タをビデオ信号に変換する信号変換手段とよりなるカー
ソル表示装置である。
く作用〉
本発明のカーソル表示装置は、カーソル表示位置をＸ、
Ｙレジスタに格納し、更にＸ、Ｙカウンタにロードして
水平表示１ＩＩＩＩ中、垂直表示期間中にこのＸ、Ｙカ
ウンタをカウント・ダウンし、１１０ Ｎになった時点
でメモリよりカーソル・パターンを読み出して表示動作
を行なう。
Ｙレジスタに格納し、更にＸ、Ｙカウンタにロードして
水平表示１ＩＩＩＩ中、垂直表示期間中にこのＸ、Ｙカ
ウンタをカウント・ダウンし、１１０ Ｎになった時点
でメモリよりカーソル・パターンを読み出して表示動作
を行なう。
〈実施例〉
第１図に本発明を実施したカーソル表示ｇ装置の構成ブ
ロック図を表わす。
ロック図を表わす。
この図において、１はカーソル表示位置のＸ座標値を格
納するＸレジスタ、２はカーソル表示位置のＹ座標値を
格納するＹレジスタである。３は水平帰線期間中にＸレ
ジスタ１のカウント値がロードされ水平表示ｍ間の開始
とともに１６ドツト表示周期でカウント・ダウンし、カ
ウント値が１１０ Ｎになると“０″出力を行なうＯ検
出手段３１を有するＸカウンタ、４は垂直帰線期間中に
Ｙレジスタ２のカウント値がロードされ１水平走査が終
了する毎にカウント・ダウンし、カウント値が０゛にな
ると″０″出力を行なう０検出手段４Ｉを有するＹカウ
ンタである。５はカーソル幅が複数ワードに亘る場合に
表示ワード数をカウントするワード申カウンタ、６はカ
ーソルの高さをカウントするライン・カウンタである。
納するＸレジスタ、２はカーソル表示位置のＹ座標値を
格納するＹレジスタである。３は水平帰線期間中にＸレ
ジスタ１のカウント値がロードされ水平表示ｍ間の開始
とともに１６ドツト表示周期でカウント・ダウンし、カ
ウント値が１１０ Ｎになると“０″出力を行なうＯ検
出手段３１を有するＸカウンタ、４は垂直帰線期間中に
Ｙレジスタ２のカウント値がロードされ１水平走査が終
了する毎にカウント・ダウンし、カウント値が０゛にな
ると″０″出力を行なう０検出手段４Ｉを有するＹカウ
ンタである。５はカーソル幅が複数ワードに亘る場合に
表示ワード数をカウントするワード申カウンタ、６はカ
ーソルの高さをカウントするライン・カウンタである。
７は表示するカーソルの形状を記憶するＲＯＭまたはＲ
ＡＭ等のメモリ、８はメモリ７から読み出したデータを
ビデオ信号のシリアル・データに変換するパラレル・シ
リアル変換器、９はメモリ７がら読み出したデータをパ
ラレル・シリアル変換Ｂ８にロードするタイミングをｔ
ｌｌｊ！［ｌするりＯツク制ｒＩｇ器である。
ＡＭ等のメモリ、８はメモリ７から読み出したデータを
ビデオ信号のシリアル・データに変換するパラレル・シ
リアル変換器、９はメモリ７がら読み出したデータをパ
ラレル・シリアル変換Ｂ８にロードするタイミングをｔ
ｌｌｊ！［ｌするりＯツク制ｒＩｇ器である。
以下にこのような構成の本発明装置の動作を説明する。
表示するカシツルは６４ドツトＸ６４ドツトのパターン
を想定する。
を想定する。
はじめに、表示を行なうカーソルの位置座標がＸレジス
タ１、Ｙレジスタ２に設定される。座標原点はＣＲ７画
面の左上である。
タ１、Ｙレジスタ２に設定される。座標原点はＣＲ７画
面の左上である。
Ｘレジスタ１に設定されたデータは水平ｌｌｉ線期開期
間毎カウンタ３にロードされ、水平表示期間中に１６ド
ツト表示周期でカウント・ダウンを行なう。即ち、カー
ソル表示点を含むワード位置でカウンタ３のカウント値
が０″となるようにカウントする。
間毎カウンタ３にロードされ、水平表示期間中に１６ド
ツト表示周期でカウント・ダウンを行なう。即ち、カー
ソル表示点を含むワード位置でカウンタ３のカウント値
が０″となるようにカウントする。
また、Ｙレジスタ２に設定されたデータは垂直帰線期間
毎にＹカウンタ４にロードされ、１水平ラインの表示を
終了する毎にカウント・ダウンする。即ち、カーソル表
示ｆｆ＠始ラインでカウンタ４の値が“０″になるよう
にカウントする。
毎にＹカウンタ４にロードされ、１水平ラインの表示を
終了する毎にカウント・ダウンする。即ち、カーソル表
示ｆｆ＠始ラインでカウンタ４の値が“０″になるよう
にカウントする。
そして、カウンタ３，４のカウント値が“０′″となる
と、０検出手段３＋ 、４＋が０検出出力を行ない、ワ
ード・カウンタ５、ライン・カウンタ６のカウント値を
アドレスとしてクロック制ｍ器９からのクロックＣＬＫ
に従って４サイクルｍ間、メモリ７の読み出しくカーソ
ル幅６４ドツト〉を行なう。
と、０検出手段３＋ 、４＋が０検出出力を行ない、ワ
ード・カウンタ５、ライン・カウンタ６のカウント値を
アドレスとしてクロック制ｍ器９からのクロックＣＬＫ
に従って４サイクルｍ間、メモリ７の読み出しくカーソ
ル幅６４ドツト〉を行なう。
第２図に本発明の１ｉ置の動作を表わすタイムチャート
を示す。
を示す。
このタイムチャートで、（イ）水平同期信＠Ｈ８ＹＮＣ
，（ロ）水平ブランキング信号ＨＢＬＡＮＫ（１ライン
表示ＩＦｊ間）、（ハ）カウンタ３０一ド信号、（ニ）
クロック制御！Ｉｌ器ＣＬＫ１ （ホ）Ｘカウンタ３出
力、くへ）０検出手段３１出力ＸＰＯ８Ｔ、（ト〉メモ
リ７アドレス入力、（チ）変換器８人力であり、Ｙカウ
ンタ４のカウント値は“０′”とする。
，（ロ）水平ブランキング信号ＨＢＬＡＮＫ（１ライン
表示ＩＦｊ間）、（ハ）カウンタ３０一ド信号、（ニ）
クロック制御！Ｉｌ器ＣＬＫ１ （ホ）Ｘカウンタ３出
力、くへ）０検出手段３１出力ＸＰＯ８Ｔ、（ト〉メモ
リ７アドレス入力、（チ）変換器８人力であり、Ｙカウ
ンタ４のカウント値は“０′”とする。
実際には、カウント値が０′°になった時点からメモリ
７の内容を読み出すのに一定の時間が必要であり、カウ
ント開始は表示開始時点より以前にする。
７の内容を読み出すのに一定の時間が必要であり、カウ
ント開始は表示開始時点より以前にする。
次に、メモリ７から読み出されたデータはクロック制御
Ｉｌｌ器７で生成されるクロックＣＬＫのタイミングで
パラレル・シリアル変換２１８にロードされ、ビデオ信
号が生成される。
Ｉｌｌ器７で生成されるクロックＣＬＫのタイミングで
パラレル・シリアル変換２１８にロードされ、ビデオ信
号が生成される。
ここで、クロックｖ１ｍ器９は第３図に示すような構成
で実現される。
で実現される。
即ち、４ビツト７１６ビツト変換を行なうデコーダ９＋
、１６ビツトのパラレル／シリアル変換を行なうシフト
・レジスタ９２より構成される。
、１６ビツトのパラレル／シリアル変換を行なうシフト
・レジスタ９２より構成される。
Ｘレジスタ１のビット・アドレスを表わす下位４ビツト
がデコーダ９１に入力され、デコードされたデータがシ
フト・レジスタ９．にロードされ、ドツト・クロック・
レートでシフトされる。従って、任意のドツト位置に制
御クロックＣＬＫを制御することができる。
がデコーダ９１に入力され、デコードされたデータがシ
フト・レジスタ９．にロードされ、ドツト・クロック・
レートでシフトされる。従って、任意のドツト位置に制
御クロックＣＬＫを制御することができる。
このように、本発明の１ｌｉｉｆは、ハードウェアのみ
の構成によりて、カーソル表示を行なうことができる。
の構成によりて、カーソル表示を行なうことができる。
〈発明の効果〉
本発明のカーソル表示装置は、カーソル表示位置をＸ、
Ｙレジスタに格納し、更にＸ、Ｙカウンタにロードして
水平表示期間中、垂直表示期間中にこのｘ、Ｙカウンタ
をカウント・ダウンし、１′Ｏ”になった時点でメモリ
よりカーソル・パターンを読み出して表示動作を行なう
ので、ソフトウェアを用いずにハードウェアによって任
意形状のカーソルをビット・バウンダリで表示させるこ
とができ、カーンル移動表示のパフォーマンスを向上さ
せるとともにソフトウェアの負担を軽減させることがで
きる。
Ｙレジスタに格納し、更にＸ、Ｙカウンタにロードして
水平表示期間中、垂直表示期間中にこのｘ、Ｙカウンタ
をカウント・ダウンし、１′Ｏ”になった時点でメモリ
よりカーソル・パターンを読み出して表示動作を行なう
ので、ソフトウェアを用いずにハードウェアによって任
意形状のカーソルをビット・バウンダリで表示させるこ
とができ、カーンル移動表示のパフォーマンスを向上さ
せるとともにソフトウェアの負担を軽減させることがで
きる。
第１図は本発１１を実施したＲ冒の構成ブロック図、第
２因は本発明の４ｉ１置の動作を表わすタイムチャート
、第３図は本発明装置におけるクロック制御器９の構成
を示す図である。 １・・・Ｘレジスタ、２・・・Ｙレジスタ、３・・・Ｘ
カウンタ蔦４°−Ｙカウンタ、３＋ 、４＋・・・０検
出手段、５・・・ワード・カウンタ、６・・・ライン・
カウンタ蔦７・・・メモリ、８・・・信号変換器、９・
・・クロックＩｌｌ ａｌｌ器、９１・・・デコーダ、
９２・・・シフト・レジスタ。
２因は本発明の４ｉ１置の動作を表わすタイムチャート
、第３図は本発明装置におけるクロック制御器９の構成
を示す図である。 １・・・Ｘレジスタ、２・・・Ｙレジスタ、３・・・Ｘ
カウンタ蔦４°−Ｙカウンタ、３＋ 、４＋・・・０検
出手段、５・・・ワード・カウンタ、６・・・ライン・
カウンタ蔦７・・・メモリ、８・・・信号変換器、９・
・・クロックＩｌｌ ａｌｌ器、９１・・・デコーダ、
９２・・・シフト・レジスタ。
Claims (1)
- グラフィック・カーソル表示座標値を格納するＸ、Ｙレ
ジスタと、Ｘ座標値が水平帰線期間中にロードされ水平
表示期間中にカウント・ダウンを行なうＸカウンタと、
Ｙ座標値がロードされ垂直帰線期間中に１水平期間毎に
カウント・ダウンを行なうＹカウンタと、前記Ｘカウン
タと前記Ｙカウンタのカウント値が“０”になるのを検
出する０検出手段と、前記カーソルの形状を定義し前記
０検出手段の出力によりアクセスされるメモリと、この
メモリの出力データをビデオ信号に変換する信号変換手
段とよりなるカーソル表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217594A JPS6371887A (ja) | 1986-09-16 | 1986-09-16 | カ−ソル表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217594A JPS6371887A (ja) | 1986-09-16 | 1986-09-16 | カ−ソル表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6371887A true JPS6371887A (ja) | 1988-04-01 |
Family
ID=16706741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217594A Pending JPS6371887A (ja) | 1986-09-16 | 1986-09-16 | カ−ソル表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6371887A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101697A (ja) * | 1982-12-01 | 1984-06-12 | 富士通株式会社 | カ−ソル表示方式 |
-
1986
- 1986-09-16 JP JP61217594A patent/JPS6371887A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101697A (ja) * | 1982-12-01 | 1984-06-12 | 富士通株式会社 | カ−ソル表示方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006288B1 (ko) | 디스플레이 콘트롤러 | |
| JPS63153583A (ja) | 表示装置 | |
| JPS59845B2 (ja) | 表示装置 | |
| JPS61295723A (ja) | 波形デ−タ圧縮回路 | |
| JPS6371887A (ja) | カ−ソル表示装置 | |
| JPS6332392B2 (ja) | ||
| JPH0441831B2 (ja) | ||
| JPH01130188A (ja) | 波形表示装置 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| JPS5836782B2 (ja) | ヒヨウジヨウメモリノ ジブンカツリヨウホウ | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS602670B2 (ja) | 表示制御方式 | |
| JPS6194090A (ja) | グラフイツクデイスプレイ装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPS61190390A (ja) | 表示装置のカ−ソル表示方式 | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPS615283A (ja) | 画像表示方式 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS6323191A (ja) | グラフイツク表示装置 | |
| JPS616684A (ja) | カ−ソル表示制御方式 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPH0443595B2 (ja) | ||
| JPS61188587A (ja) | マルチウインド制御方式 |