JPS62280895A - カ−ソル表示制御方式 - Google Patents
カ−ソル表示制御方式Info
- Publication number
- JPS62280895A JPS62280895A JP61125401A JP12540186A JPS62280895A JP S62280895 A JPS62280895 A JP S62280895A JP 61125401 A JP61125401 A JP 61125401A JP 12540186 A JP12540186 A JP 12540186A JP S62280895 A JPS62280895 A JP S62280895A
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- display
- pattern data
- shift register
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔概要〕
本発明は、任意のカーソルパターンをディスプレイ画面
上に表示するため、ラスク演算によってビデオＲＡＭ
（ＶＲＡＭ）上のデータを処理する表示システムにおい
て、ＣＰＵやディスプレイ・コントローラにラスク演算
のための負担がかかること、およびカーソルのスムーズ
な移動が困難であることの問題を解決するため、ＶＲＡ
Ｍから読み出され、ディスプレイへ送られるドツトデー
タと、予め指定されたカーソルパターンとを、直接。
上に表示するため、ラスク演算によってビデオＲＡＭ
（ＶＲＡＭ）上のデータを処理する表示システムにおい
て、ＣＰＵやディスプレイ・コントローラにラスク演算
のための負担がかかること、およびカーソルのスムーズ
な移動が困難であることの問題を解決するため、ＶＲＡ
Ｍから読み出され、ディスプレイへ送られるドツトデー
タと、予め指定されたカーソルパターンとを、直接。
演算処理することにより、ｃｐｕやディスプレイ・コン
トローラによるラスク演算なしに、カーソルのスムーズ
な移動を可能にしている。
トローラによるラスク演算なしに、カーソルのスムーズ
な移動を可能にしている。
本発明はコンピュータ等の表示制御装置に係り。
特に、ｃｐｕやＣＲＴコントローラ等のカーソル表示に
関する処理負担を軽減すると共に、カーソルのスムーズ
な移動を可能にしたカーソル表示制御方式に関するもの
である。
関する処理負担を軽減すると共に、カーソルのスムーズ
な移動を可能にしたカーソル表示制御方式に関するもの
である。
現在、ＣＲＴディスプレイ等の分解能の向上。
ＶＲＡＭに使用されるメモリの大容量化、そして操作性
の向上のために、高速で処理できるカーソル表示制御方
式が必要とされている。
の向上のために、高速で処理できるカーソル表示制御方
式が必要とされている。
第５図は従来方式の例を示す。
図中１１０はＣＰＵ、１１はディスプレイ・コントロー
ラ、１２はＶＲＡＭ、１３はバス、３０はＣＲＴ等のデ
ィスプレイを表す。
ラ、１２はＶＲＡＭ、１３はバス、３０はＣＲＴ等のデ
ィスプレイを表す。
従来、第５図に示すようなシステムにおいて。
任意の形状のカーソルを、ディスプレイ３０の画面上に
表示させる場合、ＣＰＵｌ０またはラスク演算機能を有
するディスプレイ・コントローラ１１が、所定のプログ
ラムおよびカーソル位置のデータによって、ＶＲＡＭ１
２上のアドレスを計算し、直接、ＶＲＡＭ１２上にカー
ソルパターンを書き込むようにされている。従来方式で
は、任意の形状のカーソルは、移動速度との関係から１
通常１文字単位でのみ移動可能である。
表示させる場合、ＣＰＵｌ０またはラスク演算機能を有
するディスプレイ・コントローラ１１が、所定のプログ
ラムおよびカーソル位置のデータによって、ＶＲＡＭ１
２上のアドレスを計算し、直接、ＶＲＡＭ１２上にカー
ソルパターンを書き込むようにされている。従来方式で
は、任意の形状のカーソルは、移動速度との関係から１
通常１文字単位でのみ移動可能である。
上記従来の方式によれば、カーソル位置が変化するごと
に、ＣＰＵｌ０やディスプレイ・コントローラ１１が演
算処理をやり直す必要があるため。
に、ＣＰＵｌ０やディスプレイ・コントローラ１１が演
算処理をやり直す必要があるため。
画面上のカーソル移動に時間がかかり、カーソルを高速
に移動させてスムーズに表示させることが困難であると
いう問題がある。
に移動させてスムーズに表示させることが困難であると
いう問題がある。
〔問題点を解決するための手段とその作用〕第１図は本
発明の基本構成例を示す。
発明の基本構成例を示す。
第１図において、１０ないし１３は第５図図示のものに
対応し、１４はカーソルパターンデータ記憶部、１５は
カーソルパターンデータ記憶部１４から読み出されたデ
ータをシリアル信号に変換して出力するシフトレジスタ
、１６はカーソルパターンデータ記憶部１４からのデー
タ読み出し制御とシフトレジスター５の制御を行うタイ
ミング制御回路、１７はシフトレジスター５の入力りロ
ノクの開始タイミングを調整するシフト制御回路。
対応し、１４はカーソルパターンデータ記憶部、１５は
カーソルパターンデータ記憶部１４から読み出されたデ
ータをシリアル信号に変換して出力するシフトレジスタ
、１６はカーソルパターンデータ記憶部１４からのデー
タ読み出し制御とシフトレジスター５の制御を行うタイ
ミング制御回路、１７はシフトレジスター５の入力りロ
ノクの開始タイミングを調整するシフト制御回路。
１８はＶＲＡＭ１２から読み出された表示用ドツトデー
タとシフトレジスター５の出力データとを合成する演算
回路である。
タとシフトレジスター５の出力データとを合成する演算
回路である。
本発明の場合、ＣＰＵｌ０は３表示させたいカーソルの
パターンデータを、ＶＲＡＭ１２に直接書き込むのでは
なく１ カーソルパターンデータ記憶部１４の所定の位
置に予め格納するようにされる。タイミング制御回路１
６は、ディスプレイ・コン１−ｏ−ラ１１から出力され
る水平および垂直のカーソル表示間！ｌＪＩ信号によっ
て、カーソルパターンの水平１ダ１１分のデータが、カ
ーソルパターンデータ記憶部１４から読み出されてシフ
トレジスタ１５にロードされるタイミング信号を生成す
る。
パターンデータを、ＶＲＡＭ１２に直接書き込むのでは
なく１ カーソルパターンデータ記憶部１４の所定の位
置に予め格納するようにされる。タイミング制御回路１
６は、ディスプレイ・コン１−ｏ−ラ１１から出力され
る水平および垂直のカーソル表示間！ｌＪＩ信号によっ
て、カーソルパターンの水平１ダ１１分のデータが、カ
ーソルパターンデータ記憶部１４から読み出されてシフ
トレジスタ１５にロードされるタイミング信号を生成す
る。
ソフトレジスター５は２表示用ドントクロソクによって
、ロードされたデータをシフトし、直列化して出力する
。
、ロードされたデータをシフトし、直列化して出力する
。
シフト制御回路１７は、指定された水平ビット位置に対
応して、シフトレジスタ１５の入カクロフクの開始タイ
ミングを変化させることにより。
応して、シフトレジスタ１５の入カクロフクの開始タイ
ミングを変化させることにより。
カーソルを指定された任意のビット位置から表示させる
制御を行う。
制御を行う。
演算回路１８は、ディスプレイ・コントローラ１１を介
して、ＶＲＡＭ１２から読み出された表示用ドツトデー
タと、シフトレジスタ１５から出力されたデータとの論
理演算を行い１表示用ドツトデータにカーソルのパター
ンを重畳させて、ディスプレイへ出力する。
して、ＶＲＡＭ１２から読み出された表示用ドツトデー
タと、シフトレジスタ１５から出力されたデータとの論
理演算を行い１表示用ドツトデータにカーソルのパター
ンを重畳させて、ディスプレイへ出力する。
ＣＰＵ１０は、カーソルパターンデータをカーソルパタ
ーンデータ記憶部１４に半固定的に格納し１表示位置を
指定するだけで、所望の位置に所望のカーソルを表示さ
せることができる。第１図に示すディスプレイ・コント
ローラ１１としては。
ーンデータ記憶部１４に半固定的に格納し１表示位置を
指定するだけで、所望の位置に所望のカーソルを表示さ
せることができる。第１図に示すディスプレイ・コント
ローラ１１としては。
既存のＣＲＴコントローラ（ＣＲＴＣ）等を用いること
ができる。
ができる。
第２図は本発明の一実施例回路図９第３図はカーソルパ
ターンデータの例、第４図は本発明の実施例によるカー
ソルの表示タイミングを説明するための図を示す。
ターンデータの例、第４図は本発明の実施例によるカー
ソルの表示タイミングを説明するための図を示す。
第２図において、第１図と同符号のものは第１図図示の
ものに対応、Ｌ、１３Ａはアドレスバス。
ものに対応、Ｌ、１３Ａはアドレスバス。
１３Ｂはデータバス、２０はＣＲＴコントローラ。
２１はセレクトレジスタ、２２はカウンタ、２３はアド
レスセレクタ、２４はカーソルパターンレジスタ、２５
はアンド回路、２６はシフトレジスタ、２７はビットシ
フトレジスタ、２８はマルチプレクサ、ＶＣＳは垂直カ
ーソル同期信号、 ＨＣ８は水平カーソル同期信号を
表す。
レスセレクタ、２４はカーソルパターンレジスタ、２５
はアンド回路、２６はシフトレジスタ、２７はビットシ
フトレジスタ、２８はマルチプレクサ、ＶＣＳは垂直カ
ーソル同期信号、 ＨＣ８は水平カーソル同期信号を
表す。
カーソルパターンレジスタ２４は、複数のカーソルパタ
ーンデータを保持可能なレジスタであって、第１図に示
すカーソルパターンデータ記憶部１４に相当するもので
ある。ｃｐｕｔｏが、データバス１３Ｂを介して、カー
ソルパターンレジスタ２４にカーソルパターンデータを
書き込むとき。
ーンデータを保持可能なレジスタであって、第１図に示
すカーソルパターンデータ記憶部１４に相当するもので
ある。ｃｐｕｔｏが、データバス１３Ｂを介して、カー
ソルパターンレジスタ２４にカーソルパターンデータを
書き込むとき。
アドレスバス１３Ａで指定されたアドレスが、アドレス
セレクタ２３により選択されて、カーソルパターンレジ
スタ２４に供給される。カーソルパターンデータは２例
えば第３図に示すように、ｎ×２のビット列で与えられ
る。読み出しなどは。
セレクタ２３により選択されて、カーソルパターンレジ
スタ２４に供給される。カーソルパターンデータは２例
えば第３図に示すように、ｎ×２のビット列で与えられ
る。読み出しなどは。
水平方向のビット列Ｐ１．Ｐ２．・・・Ｐ、毎に行われ
る。
る。
セレクトレジスタ２１は、カーソルパターンレジスタ２
４に格納された各種のカーソルパターンを１表示用とし
て選択するレジスタであって、カーソルパターンレジス
タ２４の上位アドレスを与える。
４に格納された各種のカーソルパターンを１表示用とし
て選択するレジスタであって、カーソルパターンレジス
タ２４の上位アドレスを与える。
カウンタ２２は、カーソル表示の同期信号である垂直カ
ーソル同期信号Ｖｃｓおよび水平カーソル同期信号ＨＣ
３に合わせて、カーソルパターンレジスタ２４の表示の
ための下位アドレスを出力する。カウンタ２２に入力さ
れるｄｏｔ ＣＬＫｎは、第３図に示すようなカーソル
パターンにおける水平方向のドツト数ｎの表示期間に比
例した周期を持つクロックである。カウンタ２２は、Ｃ
ＲＴコントローラ２０により出力される垂直カーソル同
期信号■Ｃ３および水平カーソル同期信号ＨＣ３によっ
て制御され、クロックｄｏｔ ＣＬＫｎにより５カウン
トアンプされる。
ーソル同期信号Ｖｃｓおよび水平カーソル同期信号ＨＣ
３に合わせて、カーソルパターンレジスタ２４の表示の
ための下位アドレスを出力する。カウンタ２２に入力さ
れるｄｏｔ ＣＬＫｎは、第３図に示すようなカーソル
パターンにおける水平方向のドツト数ｎの表示期間に比
例した周期を持つクロックである。カウンタ２２は、Ｃ
ＲＴコントローラ２０により出力される垂直カーソル同
期信号■Ｃ３および水平カーソル同期信号ＨＣ３によっ
て制御され、クロックｄｏｔ ＣＬＫｎにより５カウン
トアンプされる。
セレクトレジスタ２１とカウンタ２２とによって定まる
アドレスが、アドレスセレクタ２３を介してカーソルパ
ターンレジスタ２４に供給され。
アドレスが、アドレスセレクタ２３を介してカーソルパ
ターンレジスタ２４に供給され。
これにより、カーソルパターンレジスタ２４からパター
ンデータが読み出される。このデータは。
ンデータが読み出される。このデータは。
表示ドントクロックｄｏｔ ＣＬＫに基づいて、シフト
レジスタ１５により、シリアル信号に変換された後、演
算回路１８へ出力される。
レジスタ１５により、シリアル信号に変換された後、演
算回路１８へ出力される。
演算回路１８により、ＶＲＡＭ１２から読み出された表
示用ドントデータと、シフトレジスタ１５の出力データ
との論理積や排他的論理和などの演算が行われ１表示用
ドントデータにカーソルパターンデータが重畳されて１
図示省略したＣＲＴへ出力される。
示用ドントデータと、シフトレジスタ１５の出力データ
との論理積や排他的論理和などの演算が行われ１表示用
ドントデータにカーソルパターンデータが重畳されて１
図示省略したＣＲＴへ出力される。
シフトレジスタ１５のロード信号ＥＮＢは１表示ドツト
クロックｄｏｔ ＣＬＫおよび垂直カーソル同期信号Ｖ
ＣＳ、水平カーソル同期信号ＨＣ３の論理積の信号によ
って、シフトレジスタ２６により作られる。
クロックｄｏｔ ＣＬＫおよび垂直カーソル同期信号Ｖ
ＣＳ、水平カーソル同期信号ＨＣ３の論理積の信号によ
って、シフトレジスタ２６により作られる。
ところで、カーソルの表示を、第４図（ａ）に示すよう
に、完全に垂直カーソル同期信号ＶＣＳおよび水平カー
ソル同期信号ＨＣＳに一致させると９画面上においてカ
ーソルは文字単位でしか移動できないこととなる。そこ
で、第４図（ｂ）に点線で示すように、カーソルを任意
のビット位置に表示させることができるようにするため
、ビットシフトレジスタ２７およびマルチプレクサ２８
が設けられている。
に、完全に垂直カーソル同期信号ＶＣＳおよび水平カー
ソル同期信号ＨＣＳに一致させると９画面上においてカ
ーソルは文字単位でしか移動できないこととなる。そこ
で、第４図（ｂ）に点線で示すように、カーソルを任意
のビット位置に表示させることができるようにするため
、ビットシフトレジスタ２７およびマルチプレクサ２８
が設けられている。
ビットシフトレジスタ２７およびマルチプレクサ２８を
付加することによって、シフトレジスタ２６の出力であ
るシフトレジスタ１５のロード信号に、ドツト単位の遅
延を与えることができ、任意のビットシフトが可能とな
る。
付加することによって、シフトレジスタ２６の出力であ
るシフトレジスタ１５のロード信号に、ドツト単位の遅
延を与えることができ、任意のビットシフトが可能とな
る。
以上説明したように９本発明によれば、ＣＰＵやディス
プレイ・コントローラに、カーソル表示用の演算処理を
負担させることなく、任意の形状のカーソルを１画面上
の任意のビット位置に表示させることができ、カーソル
のスムーズな高速移動表示が可能になる。
プレイ・コントローラに、カーソル表示用の演算処理を
負担させることなく、任意の形状のカーソルを１画面上
の任意のビット位置に表示させることができ、カーソル
のスムーズな高速移動表示が可能になる。
第１図は本発明の基本構成例、第２図は本発明の一実施
例回路図、第３図はカーソルパターンデータの例、第４
図は本発明の実施例によるカーソルの表示タイミングを
説明するための図、第５図は従来方式の例を示す。 図中、１０はＣＰＵ、１１はディスプレイ・コントロー
ラ、１２はＶＲＡＭ、１３はバス、１４はカーソルパタ
ーンデータ記憶部、１５はシフトレジスタ、１６はタイ
ミング制御回路、１７はシフト制御回路、１８は演算回
路を表す。 特許出願人 バナファコム株式会社 復代理人弁理士 小笠原 吉義 本発明の基本溝六例 第 １（２］ ＄ ５ 図
例回路図、第３図はカーソルパターンデータの例、第４
図は本発明の実施例によるカーソルの表示タイミングを
説明するための図、第５図は従来方式の例を示す。 図中、１０はＣＰＵ、１１はディスプレイ・コントロー
ラ、１２はＶＲＡＭ、１３はバス、１４はカーソルパタ
ーンデータ記憶部、１５はシフトレジスタ、１６はタイ
ミング制御回路、１７はシフト制御回路、１８は演算回
路を表す。 特許出願人 バナファコム株式会社 復代理人弁理士 小笠原 吉義 本発明の基本溝六例 第 １（２］ ＄ ５ 図
Claims (1)
- 【特許請求の範囲】 ディスプレイの表示制御装置において、 カーソルパターンデータが格納されるカーソルパターン
データ記憶部（１４）と、 カーソル表示タイミングによって、上記カーソルパター
ンデータ記憶部（１４）から読み出されたカーソルパタ
ーンデータを、表示ドットクロックに同期してシフトす
るシフトレジスタ（１５）と、指定されたカーソルを表
示すべきビット位置に対応して、上記シフトレジスタ（
１５）の入力クロックの開始タイミングを変化させるシ
フト制御回路（１７）と、 上記シフトレジスタ（１５）から出力されるデータによ
って、ディスプレイへ送られる表示ドットデータを、ビ
ット単位で処理する演算回路（１８）とを備え、 上記カーソルパターンデータ記憶部（１４）内に指定さ
れた形状のカーソルを、画面上におけるビット単位の指
定位置に表示させるようにしたことを特徴とするカーソ
ル表示制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61125401A JPS62280895A (ja) | 1986-05-30 | 1986-05-30 | カ−ソル表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61125401A JPS62280895A (ja) | 1986-05-30 | 1986-05-30 | カ−ソル表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62280895A true JPS62280895A (ja) | 1987-12-05 |
Family
ID=14909215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61125401A Pending JPS62280895A (ja) | 1986-05-30 | 1986-05-30 | カ−ソル表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62280895A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182691A (ja) * | 1982-04-20 | 1983-10-25 | 株式会社リコー | Ｃｒｔデイスプレイ装置 |
| JPS59101697A (ja) * | 1982-12-01 | 1984-06-12 | 富士通株式会社 | カ−ソル表示方式 |
-
1986
- 1986-05-30 JP JP61125401A patent/JPS62280895A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182691A (ja) * | 1982-04-20 | 1983-10-25 | 株式会社リコー | Ｃｒｔデイスプレイ装置 |
| JPS59101697A (ja) * | 1982-12-01 | 1984-06-12 | 富士通株式会社 | カ−ソル表示方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002872A (ko) | 화상메모리 주변장치 | |
| JPS61277991A (ja) | スムース・スクロール方法 | |
| JP2797435B2 (ja) | 表示コントローラ | |
| US5699498A (en) | Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format | |
| JPS62280895A (ja) | カ−ソル表示制御方式 | |
| US4882578A (en) | Character display device | |
| JP2920919B2 (ja) | インターフェイス装置 | |
| JPH0290194A (ja) | 表示装置 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JP2954589B2 (ja) | 情報処理装置 | |
| KR830000266B1 (ko) | 표시제어 장치 | |
| JPS6218595A (ja) | 表示装置 | |
| JP3191468B2 (ja) | ビデオ表示用メモリ集積回路 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPS6032088A (ja) | Ｃｒｔ表示端末装置 | |
| JPS60258586A (ja) | パタ−ン表示方式 | |
| JPH0229780A (ja) | Ｌｃｄ表示装置 | |
| JPS59210485A (ja) | ビデオｒａｍ制御回路 | |
| JPS6334585A (ja) | デイスプレイ装置 | |
| JPS61272784A (ja) | 表示制御装置 | |
| JPS6213690B2 (ja) | ||
| JPS58107583A (ja) | 表示装置 | |
| JPS6275592A (ja) | 倍角文字表示装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS61188584A (ja) | 画像表示装置 |