JPS6334585A - デイスプレイ装置 - Google Patents

デイスプレイ装置

Info

Publication number
JPS6334585A
JPS6334585A JP61179679A JP17967986A JPS6334585A JP S6334585 A JPS6334585 A JP S6334585A JP 61179679 A JP61179679 A JP 61179679A JP 17967986 A JP17967986 A JP 17967986A JP S6334585 A JPS6334585 A JP S6334585A
Authority
JP
Japan
Prior art keywords
output
register
shift
frame buffer
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61179679A
Other languages
English (en)
Inventor
昇 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61179679A priority Critical patent/JPS6334585A/ja
Publication of JPS6334585A publication Critical patent/JPS6334585A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラスタ・スキャン方式のディスプレイ装置に関
し、特に高速に画面表示内容の水平スムーズ・スクロー
ルを行う必要があるディスプレイ装置に関する。
〔従来の技術〕
グラフィック・ディスプレイを用いたゲーム機器および
CAD用途などのディスプレイ装置は。
表示画面を高速に垂直および水平にスムーズ・スクロー
ルすることが必要である。
従来、この種のディスプレイ装置は、垂直スムースeス
クロールはハードウェアで行い、水平スムーズ・スクロ
ールはソフトウェアで行っていた。
第2図は、その従来のディスプレイ装置の概略構成図で
ある。このディスプレイ装置はラスタ・スキャン方式の
ディスプレイ装置であり、ホスト・マイクロプロセッサ
l、メイン◆メモリ2、他のシステム会デバイス3、C
RTコントローラ4、フレーム拳バッファ5、シフト舎
レジスタ6を有している。ホス)−マイクロプロセッサ
1には、データ・バス7、アドレス・バス8および制御
信号9を介して、メイン・メモリ2、他のシステム・デ
バイス3およびCRTコントローラ4が接続されている
。さらに、CRTコントローラ4には、アドレス・バス
10、制御信号11、およびチー’)*ハス12を介し
フレーム・バッファ5が接続されるとともに、データ・
バス12、ロード信号13、シフト信号14が接続され
ている。また、フレーム・バッファ5およびシフト会レ
ジスタ6はデータ・バス12で接続されている。シフト
・レジスタ6の出力はビデオ信号15となる。
ここで、CRTコントローラ4は、水平・垂直同期信号
の発生、フレーム・バッファ5のアドレスの発生制mお
よびフレーム会バッファ5へのデータの書込みおよび読
出し機能を有する0通常、CRTコントローラ4は、表
示アドレスを順次発生し、フレーム・バッファ5をアク
セスする。シフト・レジスタ6は、CRTコントローラ
4の発生するロード信号13、シフト信号14を受けて
、フレーム会バッファ5が順次出力する記憶内容をシフ
トし、ビデオ信号15を出力する。
表示画面の変更を行う場合は、ホスト・マイクロプロセ
ッサ1がCRTコントローラ4に対して、書込みデータ
およびコマンドを発行し、それt’ 受ItたCRTコ
ントローラ4がフレーム会バッファ5のアドレス計算生
し、フレーム拳へツファ5にデータ書込むことにより行
われる0表示画面の内容を知る場合は、ホスト嗜マイク
ロプロセッサlが読込みコマンドを発行し、CRTコン
トローラ4がフレーム会バッファ5のアドレスを発生し
、フレーム・バッファ5の内容をCRTコントローラ4
が読込み、その後、ホスト・マイクロプロセッサlがC
RTコントローラ4からデータを読込むことにより行わ
れる。
次いで、表示画面の内容を水平方向にスムース会スクロ
ールを行う場合を考える。まず、ホスト・マイクロプロ
セッサlが前記手段に従い、表示画面の内容を読込む0
次に、水平スムース−スクロールしたい移動量により、
移動先のフレーム・バッファ5のアドレス計算およびl
ワード中のシフトをホスト・マイクロプロセッサ1が行
い、算出しだデータを前記手段に従い、表示画面の変更
を行う、以下、画面全体が変更されるまで繰り返す。
このように従来、ホスト・マイクロプロセッサlが、表
示画面全体を順次、1ワードずつ読出し、計算および書
込みを行うことにより、表示画面の水平スムーズ・スク
ロールを行っていた。
〔発明が解決しようとする問題点〕
上述した従来のディスプレイ装置は、フレーム拳バッフ
ァの個々の1ワード毎にデータの移動を行うことにより
表示画面全体の水平スムース争スクロールを行っていた
ため、時間がかかるという欠点がある。
本発明の目的は、従来に比較して短時間で表示画面の水
平スムーズ・スクロールを行うことができるディスプレ
イ装置を提供することである。
〔問題点を解決するための手段〕
本発明のディスプレイ装置は、フレーム・バッファと、
水平スムース令スクロールの移動量を設定するスクロー
ル量設定レジスタと、画面表示のため順次変化するアド
レスを発生・制御するアドレス発生回路と、該アドレス
発生回路の出力および前記スクロール量設定レジスタの
出力とを加算し、前記フレーム寺バッファのアドレスと
する加算器と、前記フレーム−バッファの出力データを
ラッチし、シフトする第1のシフト・レジスタと、該第
1のシフト・レジスタの出力を入力とし、各シフト段の
出力をシフト・レジスタの出力とする第2のシフト・レ
ジスタと、第2のシフト・レジスタの各出力を入力とし
、前記スクロール量設定レジスタの出力により、前記第
2のシフト・レジスタの各出力を選択し、ビデオ信号と
して出力するデータ・セレクタを有する。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明のディスプレイ装置の一実施例の概略構
成図である。なお、第2図に示す従来のディスプレイ装
置と同一の機能の部分には同一の参照番号が付されてい
る。
本実施例は、第2図の従来のディスプレイ装置にスクロ
ール量設定レジスタ18、加算器17、シフト番レジス
タ18、データ・セレクタ18を加えた構成となってい
る。
まず、通常の画面表示を考える。スクロール量設定レジ
スタ18は水平スムーズ・スクロールする移動量を保持
するレジスタであり、ホスト・マイクロプロセッサ1に
より移動量が設定され、移動量の下位ビットを信号20
を介しデータ・セレクタ19、上位ビットを信号21を
介し加算器17に出力する0通常、スクロール量設定レ
ジスタ1Bは保持データが“0°′であり、CRTコン
トローラ4の出力するアドレスは、アドレス・バス10
、加算器17およびアドレス拳バス22を介し、そのま
まの値でフレーム・バッファ5に入力される。フレーム
・バッファ5はアドレス22のデータをデータΦバス1
2に出力し、第2図の従来例より1周期分早くCRTコ
ントローラ4より出力されるロード信号13により、シ
フト番レジスタ6がデータ・ばす12をラッチする。シ
フト・レジスタ6はシフト信号14により順次シフトし
、シフト出力23を出す、シフト・レジスタ18は、シ
フト信号14に同期し、シフト出力23を入力し、順次
シフトするとともに、各シフト段の出力をシフト出力2
4に出力する。データ・セレクタ19は、シフト出力2
4を信号20で選択し、ビデオ信号15とする。
さらに表示変更および表示内容の確認を考える。この場
合も、従来例と同様に、ホスト・マイクロプロセッサl
がCRTコントローラ4に対してコマンドを発行し行う
次に表示画面を水平スムーズ・スクロールする場合を考
える。従来例によれば、ホスト・マイクロプロセッサ1
がCRTコントローラ4を介しフレームφバッファ5の
内容を書き換えるために遅かったが、本実施例によれば
、その欠点を取り除き、表示画面の水平スムース書スク
ロールを、ホスト・マイクロプロセッサ1がスクロール
量をスクロール量設定レジスタIBへ書き込むことのみ
で行うことができる。
まず、ホスト・マイクロプロセッサlがスクロール量設
定レジスタ1Bにスクロール量を設定する。これで、ホ
スト・マイクロプロセッサ1の仕事は終了する。
画面表示時には、CRTコントローラ4の出力するアド
レスと、スクロール量設定レジスタ16の上位ビットが
それぞれアドレス拳バス10.信号21として加算器1
7で加算され、出力がアドレス・バス22となり、フレ
ーム・バッファ5に接続される。この動作は、表示画面
のワード毎の水平スクロールが行われるのと等価である
。ここで、信号21を2の補数表現とし、信号21のサ
イン・ビットの拡張を行うことによりアドレス命バス1
0とビット数を揃える回路を実施例に付は加えれば、ス
クロール量設定レジスタ16に2の補数表現でスクロー
ル量を設定することにより、加算器17の動作は、スク
ロール量の正負に応じて加算器および減算器として働き
、逆方向への水平スムーズ・スクロールも可能となる0
次に、アドレス・バス22により選択されたフレーム・
バッファ5のデータはデータΦバス12に出力され、C
RTコントローラ4かも出力されるロード信号13によ
り、シフト令レジスタ6にラッチされる。ここで、ロー
ド信号13は、第2図の従来のディスプレイ装置の場合
に比べ、CRTコントローラ4から1周期早く出力され
る。ラッチされたデータはシフト信号14により、シフ
ト・レジスタ6、シフト出力23およびシフト・レジス
タ18を介しでデータ24となる。データ24はデータ
ーセレクタ19により信号20で選択され、ビデオ信号
15となる。この動作は、1ワード中の並−直列変換の
タイミングを変えること、すなわち、表示画面の1ワー
ド中の水平スムーズ・スクロールが行われるのと等価で
ある。
このように、ホスト・マイクロプロセッサ1がスクロー
ル量設定レジスタ16にスクロール量設定するだけで、
水平スムース書スクロールが容Rに行え、その実行スピ
ードは、1フレ一ム期間という従来に比べ高速な水平ス
ムーズ・スクロールが可能である。
また、本実施例では、描画機能を有するCRTコントロ
ーラ4の使用を例としたが、データ・バス12をホスト
側のデータ・バス7と接続し、フレーム・バッファ5へ
のアドレス・バス22をホスト側のアドレス・バス8と
マルチプレクスして使うことにより、描画機能のないC
RTコントローラを使用する場合でも、本発明は容易に
実現できル、すらに、CRTコントローラ4をランダム
回路で構成しである場合でも、DMAコントローラを接
続してCRTコントローラまたはフレーム争バッファを
アクセスする場合でも、本発明は容易に実現できる。
また、本発明の構成例は外付は回路で構成する必要はな
く、CRTコントローラ4に組み込むことも、フレーム
・バッファに組み込むこともできる。
〔発明の効果〕
以上説明したように本発明は、スクロール量設定レジス
タを設け、スクロール量設定レジスタの出力ヲフレーム
・バッファの表示用アドレスに加算しフレーム・バッフ
ァに与えると同時に、フレーム・バッファの出力を並−
直列変換するシフト・レジスタの出力を選択する信号に
用いることにより、水平スムースΦスクロールを高速に
実現できる効果がある。
【図面の簡単な説明】 第1図は本発明のディスプレイ装置の一実施例の概略構
成図、第2図は従来例のディスプレイ装置の概略構成図
である。 1・・・ホスト−マイクロプロセッサ、2・・・メイン
・メモリ、 3°・・他のシステム・デバイス、 4・・・CRTコニ/トローラ。 5・・・フレーム・バッファ、 6.18・・・シフト・レジスタ。 1B・・・スクロール量設定レジスタ、!7・・・加算
器、 18・・・データ・セレクタ、 8 、10.22・・・アドレス・バス、7.12・・
・データ・バス、9.11・・・制御信号、13・・・
ロード信号、    14・・・シフト信号、20、2
1・・・スクロール量設定レジスタ16の出力、23・
・・シフト信号、   24・・・データ、15・・・
ビデオ出力。

Claims (1)

    【特許請求の範囲】
  1. フレーム・バッファと、水平スムーズ・スクロールの移
    動量を設定するスクロール量設定レジスタと、画面表示
    のため順次変化するアドレスを発生・制御するアドレス
    発生回路と、該アドレス発生回路の出力および前記スク
    ロール量設定レジスタの出力とを加算し、前記フレーム
    ・バッファのアドレスとする加算器と、前記フレーム・
    バッファの出力データをラッチし、シフトする第1のシ
    フト・レジスタと、該第1のシフト・レジスタの出力を
    入力とし、各シフト段の出力をシフト・レジスタの出力
    とする第2のシフト・レジスタと、第2のシフト・レジ
    スタの各出力を入力とし、前記スクロール量設定レジス
    タの出力により、前記第2のシフト・レジスタの各出力
    を選択し、ビデオ信号として出力するデータ・セレクタ
    を有するディスプレイ装置。
JP61179679A 1986-07-29 1986-07-29 デイスプレイ装置 Pending JPS6334585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61179679A JPS6334585A (ja) 1986-07-29 1986-07-29 デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61179679A JPS6334585A (ja) 1986-07-29 1986-07-29 デイスプレイ装置

Publications (1)

Publication Number Publication Date
JPS6334585A true JPS6334585A (ja) 1988-02-15

Family

ID=16069976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61179679A Pending JPS6334585A (ja) 1986-07-29 1986-07-29 デイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS6334585A (ja)

Similar Documents

Publication Publication Date Title
US4104624A (en) Microprocessor controlled CRT display system
JPS63153583A (ja) 表示装置
JPS59160174A (ja) グラフイツクデイスプレイ装置
JPS63169687A (ja) 表示装置
JPS6334585A (ja) デイスプレイ装置
JPS6016634B2 (ja) デイスプレイ装置における図形発生方式
JPS6055389A (ja) 文字図形表示装置
JP2891429B2 (ja) 液晶ディスプレイ制御装置
JPS63131176A (ja) 画像表示装置
JPS5835592A (ja) 表示画面分割装置
JP2574871B2 (ja) 表示装置
JPS615283A (ja) 画像表示方式
JP3124166B2 (ja) Vramの表示アドレス演算回路
JPH03144492A (ja) 表示画面のちらつき防止装置
JPS6218595A (ja) 表示装置
JPH0238315Y2 (ja)
JP2535841B2 (ja) 表示制御装置
JPS616684A (ja) カ−ソル表示制御方式
JPS58224382A (ja) Crt表示用イメ−ジメモリのアクセス回路
JPH0126073B2 (ja)
JPH087547B2 (ja) 表示メモリアドレス装置
JPS61140992A (ja) 表示制御方式
JPS63172190A (ja) 画像表示コントロ−ラ
JPS6159391A (ja) 静止画移動回路
JPS62280895A (ja) カ−ソル表示制御方式