KR940006808B1 - 커서 발생 장치 - Google Patents

Abstract

내용 없음.

Description

커서 발생 장치

제1도는 본 발명에 따른 실시예에 관련된 커서 발생 장치를 구비한 컴퓨터 그래픽스 시스템 전체를 도시한 블럭선도.

제2도는 제1도에서 도시된 장치에 의해 이동된 커서 위치의 도시도

제3도는 제1도에서 도시된 장치를 도시하는 본리 회로선도.

제4a도 내지 제4c도에서 제8a도 및 제8b도까지는 제1도에서 도시된 장치의 수직 커서 데이타 메모리의 기능을 설명하는데 유용한 타이밍챠트.

* 도면의 주요부분에 대한 부호의 설명

3 : 표시 제어기 7 : CRT

39 : 레지스터 57 : 카운터

본 발명은 컴퓨터 그래픽스에 응용할 수 있는 커서 발생 장치에 관한 것이다.

일반적으로, 컴퓨터 그래픽스 시스템은 그래픽스 데이타(이 그래픽스 데이타의 각 비트는 표시 스크린상의 각 픽셀(화소)에 대응)가 기억되어 있는 영상 메모리를 포함한다. 이러한 그래픽스 데이타는 라스터 방식으로 영상 메모리로부터 판독되고, 비디오 신호로 변환되어 그래픽 영상을 표시하기 위해 표시 유닛에 인가되어진다.

종래에는, 영상 표시기상에 커서를 중첩 상태로 표시하고자 할때는, 호스트 컴퓨터에 의해(커서 데이타로서 참조된) 커서 표시용 그래픽스 데이타가 형성되어, 형성된 커서 데이타는 영상 메모리에 처음에 기억되어 있는 그래픽스 데이타와 함께 중첩 상태로 영상 메모리에 기록되어진다. 그러므로, 커서를 이동시킬 필요가 있으면, 구(old) 커서 데이타는 영상 메모리에서 일단 삭제되고, 새로운 커서 위치에 대응하는 새로운 커서 데이타가 다시 형성되어, 형성된 커서 데이타는 영상 메모리에 기록되며, 상기 처리를 반복한다.

상기 종래 기술에 있어서는, 커서를 고속으로 평활하게 이동시키는 것이 곤란한데, 이것은 커서 데이타를 형성하고 이들 데이타를 영상 메모리에 기억시키는데 많은 시간이 소요되기 때문이다. 다음으로, 커서 위치를, 예를들어, 마우스로 제어하는 시스템의 경우에 있어서는, 마우스를 고속으로 이동시키면, 커서가 마우스의 이동을 평활하게 쫓아갈 수 없으므로 커서는 스킵으로 이동하게 된다는 문제가 존재한다.

그러므로, 본 발명은 커서를 고속으로 평활하게 이동시킬 수 있는 커서 발생 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명은, 컴퓨터 그래픽스의 표시 스크린상에 커서를 표시하기 위한 표시 유닛에 일렬로 공급되는 커서 데이타를 발생하기 위하여, 표시 스크린상에서 커서의 시작점 및 종료점을 표시하며 호스트 컴퓨터로부터 제공되는 정보를 수신 및 기억하기 위한 레지스터 수단과, 표시 스크린상에서 소정수의 픽셀을 각각 포함하는 다수의 블럭으로 주사선이 분할되면, 주사타이밍 관련 신호에 따라 현재주사되어지는 블럭의 수를 계수하기 위한 카운팅 수단과, 상기 카운팅 수단으로부터 출력된 블럭수와, 상기 레지스터 수단에 기억된 정보에 포함된 시작점 및 종료점에 속하는 특정의 블럭수를 비교하여 비교 결과에 상당하는 시작점 및 종료점 타이밍 신호를 발생하기 위한 비교 수단과, 시작점 및 종료점 타이밍 신호에 따라 폭 타이밍 신호를 발생하기 위한 발생 수단과, 상기 레지스터 수단에 기억되어 있으며 시작점 및 종료점을 표시하는 정보에 포함된 특정 블럭의 시작점 및 종료점의 픽셀수와, 시작점 및 종료점 타이밍 신호와, 폭 타이밍 신호를 어드레스 신호로서 수신하여 소정 비트수의 사전 프로그램된 커서 데이타의 패턴 그룹으로부터 한 패턴을 병렬로 판독하는 커서 데이타 메모리와, 상기 커서 데이타 메모리로부터 병렬로 판독된 커서 데이타의 패턴을 직렬 데이타로 변환하기 위한 시프트 레지스터 수단을 구비하는 커서 발생 장치를 제공한다.

본 발명에 의한 커서 발생 장치에 있어서, 호스트 컴퓨터로부터 나온 커서의 시작점 및 종료점을 표시하는 정보에 응답하여, 커서 발생 장치는 시작점 타이밍 신호, 종료점 타이밍 신호 및 폭 타이밍 신호를 발생한다. 이들 발생된 신호와, 커서의 시작점 및 종료점을 표시하는 임의 정보가 어드레스 데이타로서 커서 데이타 메모리 수단에 인가된다. 소정 비트수의 사전 프로그램된 커서 데이타의 패턴 그룹은 커서 데이타 메모리 수단에 기억되며, 어드레스 데이타에 상응하는 단일 패턴은 패턴 그룹으로부터 판독 출력된다. 판독된 패턴은 시프트 레지스터 수단에 의해 직렬 커서 데이타로 변환되어진다.

이하 첨부된 도면을 참조하면서 본 발명을 상세히 기술하고자 한다.

제1도는 본 발명에 따른 커서 발생 장치의 적합한 실시예를 갖는 컴퓨터 그래픽스 시스템의 전체 구성도이다.

제1도의 컴퓨터 그래픽스 시스템은 호스트 컴퓨터(1), 표시 제어기(3), 영상 메모리(5), CRT(7) 및 표시 신호 발생 유닛(9)을 구비한다. 커서 발생 장치는 표시 신호 발생 장치(9)에서 구체화된다.

이 실시예에 있어서, CRT(7)의 표시 스크린은 영상이 표시되어지는 표시 영역(36)과 표시 영역(36) 외측에서 형성된 공백 영역(37)으로 형성된다. 표시 영역(36)의 수평 주사선에 대응하는 섹션은 본 명세서에서는 표시 섹션으로 참조되며, 픽셀의 수는 1120 돗트이다.

영상 메모리(5)는 예를들어 32M 비트 DRAM이다. 영상 메모리(5)에서 표시 스크린의 표시 영역(36)에 1대 1로 대응하는 표시 영역으로서 참조된 영역이 호스트 컴퓨터(1)에 의해 미리 지정된 위치에 할당되어진다. 표시 영역에 기억된 그래픽 데이타의 각 비트는 표시 영역(36)내의 각 픽셀에 1대 1 대응하도록 정해진다. 각각의 "1"비트는 흑색 픽셀을 나타내고, 각각의 "0"비트는 백색 픽셀을 나타낸다. 또한 표시 영역에서의 Y 어드레스는 수평 주사선의 수를 나타낸다.

표시 제어기(3)에는 주로 영상 메모리(5)에 그래픽스 데이타를 기록하는 기능과, 영상 메모리의 임의 주어진 영역으로부터 그래픽스 데이타를 판독하는 기능과, 표시 영역에 그래픽스 데이타를 기록하고 표시 영역으로부터 그래픽스 데이타를 판독하여 비디오 신호 발생 유닛(9)으로 입력시키는 기능을 갖고 있다.

먼저, 표시 제어기(3)는 호스트 컴퓨터(1)로부터 나온 영상을 표시하는 그래픽 정보를 데이타 버스(11)를 통해 수신하고, 또한 영상 메모리(5)에 그래픽스 데이타를 기록하기 위해 제어 버스(13)를 통해 제어 정보를 수신한다. 다음에, 표시 제어기(3)는 어드레스 버스(17)를 통해 영상 메모리(5)내에 특정 위치를 지정하여, 그래픽스 정보에 상응하며 호스트 컴퓨터(1)에 의해 제공된 그래픽스 데이타를 영상 메모리(5)에 데이타 버스(15)를 통해 기록한다. 그러므로, 모든 화상에 대한 그래픽스 데이타는 영상 메모리(5)에 기억되어진다. 통상, 상기 동작은 시작시에 단지 한번만 실행된다

그러므로, 표시 제어기(3)는 영상 메모리(5)에 기억된 전제 영상에서 특정 영역을 표시하기 위해서는 호스트 컴퓨터(1)로부터 특정 영역을 지정하기 위한 명령 정보를 수신한다.

다음에, 표시 제어기(3)는 영상 메모리(5)로보터 지정된 특정 영역에서 그래픽스 데이타를 판독하여, 이들 그래픽스 데이타를 표시 영역에 기록한다. 상기 상술된 동작은 표시될 영역이 표시 영역 스코올링, 확대, 축소등과 같이 변화를 요구할 때마다 반복된다.

이 표시부 제어기(3)는 항상 영상 메모리(5)에 표시 영역의 어드레스를 주사하며, 주사 순서로 표시 영역에서 그래픽스 데이타를 판독하며, 표시 신호 발생 유닛(9)에 이들을 보낸다. 상기 표시 영역을 판독하는 그래픽 데이타는 32 비트의 병렬 데이타이며, 이들 병렬 데이타는 표시 신호 발생 유닛(9)에서 직렬 데이타로 변환된다.

상기 표시 신호 발생 유닛(9)은 직렬 데이타로 영상 메모리(5)의 표시 영역에서 판독되는 32 비트 병렬 그래픽 데이타를 변환하기 위해 데이타 변환 부분중 3개의 주요 부분이 분할되며, 커서 데이타를 발생하기위한 커서 및 블랭크 반생부는 블랭크 영역(37)을 형성하기 위한 커서 및 블랭크 신호를 표시하고 마지막 그래픽 데이타를 발생하기 위한 비디오 신호 발생부는 데이타 변환부와 커서 및 블랭크 발생부에 의해 전송된 데이타에 기초하고, 이들 데이타를 CRT(7)에 이들을 출력하기 전에 비디오 신호로 변환한다.

데이타 변환부는 영상 메모리(5)에 의해 4 비트 병렬 데이타로 수신된 32 비트 병렬 그래픽 데이타를 변환하기 위한 우선 변환 회로(21)와 우선 변환 회로(21)로부터 직렬 그래픽 데이타로 4 비트 데이타를 변환하기 위한 시프트 레지스터(23)로 구성된다. 또다른 시프트 레지스터(25)는 구성에 있어 이 시프트 레지스터(23)와 동일하며 커서 및 블랭크 발생부의 마지막 단에 제공된다. 이 시프트 레지스터(25)는 커서를 표시하기 위해 전방-스테이즈 로직회로(27)로부터 4 비트 병렬 커서 데이타를 수신하고 이들을 출력에 대해 직렬 커서 데이타로 변환한다. 이들 시프트 레지스터(23,25)는 표시 스크린내에서 각 돗트의 각 주사 타이밍을 결정하기 위해 48MHz 돗트 클럭(DOTCLK)을 가지고 동기로 그래픽 데이타와 커서 데이타의 각 비트를 출력한다. 이들 시프트 레지스터(23,24)에서 출력된 그래픽 데이타 및 커서 데이타는 OR 게이트(29)에 입력되며 OR된 신호들은 마지막 그래픽 데이타로서 출력된다. 상기 비디오 신호 발생 희로(31)는 아날로그비디오 신호로 마지막 그래픽 데이타를 변환한다.

상기 비디오 신호 발생 회로(31)는 또한 블랭크 형성 회로(59)로부터 블랭크 신호(BRANK)를 수신한다. 이 블랭크 신호는 논리적으로 표시 스크린내의 블랭크 영역(37)에 주사될 때는 "0"이고 표시 영역(36)에 주사될 때는 "1"이다. 상기 비디오 신호 발생 회로(31)는 "0"블랭크 신호에 응답하여 CRT(7)에 블랭크를 표시하는 비디오 신호를 출력하며, "1"블랭크 신호에 응답하여 CRT(7)에 마지막 그래픽 데이타로부터 변환된 비디오 신호들을 출력한다. 결과적으로, CRT(7)의 표시 스크린에서, 블랭크는 블랭크 영역(37)에 표시되며 영상(영상 메모리(5)내의 표시 영역으로부터 판독된 영상과 함께 커서가 겹쳐진다)은 표시 영역(36)에 표시된다.

상기 커서 및 블랭크 발생부는 아래에서 자세히 상술될 것이다.

이 실시예에서의 커서 형태는 제2도를 참고로 하여 간략하게 상술될 것이다. 커서에는 2가지 형태가 있다. 하나는 수평 및 수직 방향으로 표시 스크린을 통해 통과하는 수평 커서(33) 및 수직 커서(35)로 구성된 크로스-헤어 커서이고 다른 하나는 제2도에 도시된 바와같이, 단지 수평 및 수직 커서(33,35)의 교차점을 표시하는 교차점 커서이다. 상기 커서 위치는 호스트 컴퓨터(1)에 접속된 마우스(도시하지 않음)에 의해 제어된다.

상기 커서 및 블랭크 발생부는 제1도를 참고로 하여 설명될 것이다.

ON/OFF 및 OR/AND 레지스터(39)는 호스트 컴퓨터(1)의 데이타 버스(11)에 접속된다.

우선, 2-비트 데이타가 호스트 컴퓨터(1)로부터 나와 이 ON/OFF 및 OR/AND 레지스터(39)에 세트되고 커서 데이타를 발생하기 위하여 논리 회로(27)에 인가된다. 커서 데이타의 제1비트는 커서가 표시되는지 여부를 표시하는 ON/OFF 신호이고 커서 데이타의 제 2 비트는 커서형을 표시하는 AND/OR 신호이다.

게다가, 수평 커서 신호 발생 회로(41), 수직 커서 시작점 레지스터(47) 및 수직 커서 시작점 레지스터(47) 및 수직 커서 종료점 레지스터(49)내에 제공된 시작점 레지스터(43) 및 종료점 레지스터(45)가 호스트컴퓨터(1)의 데이타 버스(11)에 접속된다. 수평 및 수직 커서의 시작 및 종료점을 표시하는 데이타가 이들 레지스터(43,45,47 및 49)에 기입된다. 시작 및 종료점을 표시하는 데이타는 마우스가 활성화되면 언제든지소정 주기로 기입된다. 즉, 호스트 컴퓨터(1)는 항상 마우스로부터 공급되는 커서 위치 정보를 모니터하며, 수직 밋 수평 커서의 교차점의 중심 위치가 표시부 스크린상에 모니터된 위치 정보에 대응하는 특정 위치를 매치시키도록 수평 및 수직 커서의 시작점 및 종료점을 계산하며; 및 상술된 레지스터(43,45,47 및 49)내에 이들 데이타를 기입시킨다. 수평 커서의 시작 및 종료점은 표시부 스크린의 표시부 면적(36)의 상부 끝에서부터 세어지는 주사선수로 표시되고 수직 커서의 시작 및 종료점은 표시부 스크린의 좌측끝에서 부터 세어지는 돗트수로 의해 표시된다. 수평 및 수직 커서의 시작 및 종료점의 계산시, 이들 데이타가 사점에 호스트 컴퓨터(1)에 주어지기 때문에 수평 및 수직 커서 폭이 고려된다. 더욱 상세하게, 만일 커서폭이 n돗트라면, 종료점 데이타는 (n-1)돗트를 시작점 데이타에 가산하므로서 값이 얻어진다.

레지스터 제어기(51)는 호스트 컴퓨터(1)의 제어 버스에 접속된다. 이 레지스터 제어기(5l)는 레지스터(39,43,45,47 및 49)에 시작 및 종료점 데이타를 기입시키기 위하여 호스트 컴퓨터(1)로부터 나온 각종 제어 정보를 수신하고 이들 레지스터 각각으로 데이타의 기입 동작을 제어한다.

수평 커서 신호 발생 회로(41)는 시작점 레지스터(43) 및 종료점 레지스터(45)내에 기억되는 수평 커서의 시작 및 종료점 데이타(주사선수)를 표시부 제어기(3)에 의해 주어진 Y 어드레스(주사선수)와 비교하고 그에 따라 데이타는 영상 메모리(5)로부터 판독된다. Y 어드레스가 시작점에서 부터 종료점까지의 범위내에 놓일 때 논리 레벨 "1"의 수평 커서 신호 Y는 수평 커서를 표시하기 위하여 출력된다. 이 수평 커서 신호Y는 논리 회로(27)에 입력된다.

레지스터(47 및 49)에 세트된 수직 커서의 시작 및 종료점 데이타는 11-비트 데이타이고 표시부 섹션내의 제1돗트에서부터 1120번께 돗트로 어떤 돗트도 표시될 수 있다. 시작 및 종료점을 표시하는 11-비트데이타는 9보다 높은 유효 비트 및 그보다 낮은 유효 비트로 분활된다. 9보다 높은 유효 비트는 시작 및 종료점 비교기(53 및 55)에 주어지고 카운터(57)에 의해 주어진 9-비트 데이타와 비교된다. 시작 및 종료점데이다의 9보다 높은 유효 비트는 시작 및 종료점 각각이 속하는 블럭수(시작점 블럭 및 종료점 블럭이라 칭함) 즉 표시 섹션이 4 돗트를 각각 포함하는 블럭으로 분할되고 분할된 4-돗트 블럭이 가장좌측 끝에서부터 순서적으로 시작하여 넘버화될 때 얻어지는 블럭수를 표시한다. 한편, 시작 및 종료점 데이타의 2보다 낮은 유효 비트는 시작 및 종료점 블럭내의 돗트가 가장좌측 끝에서 부터 넘버화될 때 얻어지는 비트수를 표시한다.

블랭크 발생 회로(59)로부터의 블랭크 신호(BRANK)가 논리적으로 "1"레벨에 있을 때, 즉 수평 주사위치가 표시 스크린상의 표시부에 있을 때, 카운터(57)가 활성화되어 카운터 제어기(61)를 통해 주어진 12MHz 로드 클럭(LDCK)을 계수한다. 표시 제어기(3)로부터의 수평 주사 시작 타이밍 신호에 응답하여, 카운터 제어기(61)는 각 수평 주사 기간 동안에만 로드 클럭이 통과하게 한다. 상기 로드 클럭의 주파수가 12MHz이므로, 로드 클럭의 기간은 48MHz 돗트 클럭보다 4배 길다. 그러므로, 카운터(57)에 의해 계수된 값은 표시부가 4 돗트를 포함하는 블럭으로 분할될 때 수평적으로 주사된 돗트가 속하는 블럭(주사된 블럭으로 인용됨)의 블럭수를 가리킨다.

시작 및 종료점 비교기(53 및 55) 카운터(57)로 부터의 주사된 블럭수와 레지스터(47 및 49)로부터의 시작 및 종료점 블럭수를 비교하고, 논리 "0"레벨 시작 및 종료 타이밍 신호를 각각 발생시킨다. 상기 시작 및 종료점 타이밍 신호는 폭 신호 발생 회로(63)에 입력된다 상기 폭 신호 발생 회로(63)는 시작점 타이밍신호가 입력되는 시기로부터 종료점 타이밍 신호가 입력되는 시기로 논리 "1"레벨 폭 타이밍 신호를 발생시킨다.

시작점 데이타의 두개의 하위 비트, 종료점 데이타의 두개의 하위 비트, 시작점 타이밍 신호, 종료점 타이밍 신호, 폭 타이밍 신호는 모두 수직 커서 데이타메모리(65)의 복수 어드레스 입력 단자에 인가된다. 좀더 상세히 말하면, 시작 데이타의 2개의 하위 비트는 수직 커서 데이타 메모리(65)의 제1비트 어드레스단자 A0과 제 2 비트 어드레스 단자 A1에 인가되고; 종료점 데이타의 2개의 하위 비트는 제 3 비트 어드레스 단자 A2과 제4비트 어드레스 단자 A3에 인가되며; 시작 타이밍 신호는 제5비트 어드레스 단자 A4에, 종료점 타이밍 신호는 제6비트 어드레스 단자 A5에; 록 타이밍 신호는 제7비트 어드레스 단자 A6에 각각 인가된다.

또, 제 8 비트 어드레스 단자 A7은 논리 "0"레벨로 고정된다.

상기 수직 커서 데이타 메모리(65)는 PROM으로, 여기에는 4개의 수직 커서 데이타 A 내지 D로 각각 구성된 4-비트 패턴 그룹이 표 1에 도시된 바와같이 미리 프로그램된다. 그러므로, 임의의 어드레스 패턴A 내지 D의 패턴이 PROM으로부터 판독된 다음 논리 회로(27)에 병렬로 입력될 수 있다.

[표1A]

[표1B]

[표1C]

[표1D]

논리 회로(27)는 수평 커서 신호 Y 및 수직 커서 데이타 A 내지 D를 기초로 하여 논리적 연산을 행하며, ON/OFF 신호 및 OR/AND 신호에 응답하여, 제3도에 예로써 도시된 바와같이 4-비트 커서 데이타A' 내지 D'를 발생시킨다. 도면을 통해 알 수 있는 바와같이, ON/OFF 신호가 "0"일 때, 수평 커서 신호Y 및 수직 커서 신호 A 내지 D는 무시되어, "0"의 커서 데이타 A' 내지 D'가 발생될 수 있다. 즉 커서가 표시되지 않는다. 다시말해, 커서는 ON/OFF 신호가 "1"일 때에만 표시된다. 이경우, OR/AN

D 신호가 "1"이면, 커서 데이타 A' 내지 D'는 수직 커서 데이타 A 내지 D와 수평 커서 신호 Y의 논리합 신호이다. OR/AND 신호가 "0"이면, 커서 데이타 A' 내지 D′는 논리적 신호가 된다. 그결과, 논리합 신호의 경우, 크로스-헤어 커서가 표시된다. 논리적 신호의 경우 크로스-포인트 커서가 표시된다.

논리 회로(27)에 의해 최종적으로 결정되는 상술한 커서 네이타 A' 내지 D′의 4비트 패턴은 이러한 커서데이타에 대응하는 표시 스크린내의 특정 4-돗트 블럭의 흑-백 패턴을 포현한다. 그러므로, 커서 데이타A' 내지 D′의 패턴의 결정은 커서 데이타 A′내지 D'에 대응하는 4-돗트 블럭의 흑-백 패턴을 미리 결정하는 것이다. 수평 커서는 수평 커서의 시작점과 종료점 사이의 수평 주사 기간동안에 "1111"의 데이타 패턴을 연속적으로 발생시킴으로서 얻을 수 있기 때문에, 상기 수평 커서의 패턴은 쉽게 결정된다. 본 실시예에서, 수평 커서에 대한 패턴은 상술한 바와 같이 수평 커서 신호 발생 회로(41)에 의해 결정된다. 한편, 수직 커서에 대한 패턴은 수직 커서에서 처럼 간단히 결정될 수 없다. 왜냐하면 수직 커서의 시작 및 종료점과 흑백 패턴이 결정되어야 하는 4-돗트 블럭과의 상호 위치 관계에 따라 "0"에서 "1111"까지 패턴에 여러 변동이 있기 때문이다. 종래 방법에서, 이러한 패턴은 호스트 컴퓨터의 연산에 의해 결정되기 때문에, 시간이 많이 걸리고 따라서 커서가 고속으로 평활하게 이동하는 것이 곤란하다는 문제가 있었다. 이와 비교하여, 본 발명에서는 수직 커서 데이타 메모리(65)를 채택하여 상술한 문제를 해결한다. 수직 커서 데이타메모리(65)의 동작은 제4도 내지 7도를 참고로 하여 상세히 설명되겠다.

제4도는 3돗트 폭 수직 커서가 표시될 때 실행되는 수직 커서 데이타 메모리(65)의 동작을 설명하기 위한 타이밍 챠트이다. 제4a도는 표시 스크린내에서 수평 주사선을 형성하는 픽셀선을 도시한다. 본 실시예에서, 수직 커서의 표시 위치는 픽셀선의 특정 4돗트 블럭 B2에서 오른쪽 3개 픽셀에 있다. 이 경우, 제4b도에 도시된 바와같은 어드레스 데이타 A0 내지 A6가 수직 커서 데이타 메모리(65)에 인가된다. 즉, 시작점이 블럭 B2에서 제2돗트에 있으므로, A0 및 A1은 각각 "1" 및 "0"이다. 또한, 종료점은 블럭 B2에서 제4돗트에 있으므로, A2 및 A3는 각각 "1" 및 "1"이다. 또, 시작점, 종료점, 폭 타이밍 신호 A4 내지 A6는 LDCLK(12MHz)가 불럭 B2에 대응하는 사이클 동안 각각 "0","0","1"이다. 상기 어드레스 데이타A0 내지 A6의 패턴은 16진수 형태로 4Dh로 표 1에 열거되어 있다. 그러므로, 제4c도에 도시된 바와같이 패턴의 수직 커서 데이타 A 내지 D를 판독하는 것이 가능하다. 이러한 판독 수직 커서 데이타 A 내지 D는 제4a도에 도시된 돗트 패턴을 표시 스크린상에 표시하는 것이다.

제5도는 커서 폭에 제4도에 보인 상태로부터 오른쪽 방향으로 1돗트가 추가될 때 타이밍 챠트를 보인 것이다. 이 경우에서, 어드레스 데이타 A0 내지 A6은 제4도에 보인 패턴으로부터 다음과 같이 변한다. 즉, 종료점이 블럭 B3에서 제l블럭으로 시프트되기 때문에 A2 및 A3는 각각 "0" 및 "0"으로 변한다. 또한, 종료점 타이밍 신호 A5가 "0"이 되는 주기가 블럭 B3의 종료로 시프트되고 그리고 폭 타이밍 신호 A6이 블럭의 주기 B2 및 B3동안 "1"에 있기 때문에, 어드레스 데이타 A0 내지 A6의 패턴은 표 1에서 블럭B2의 주기에서는 61h 그리고 블럭 B3의 주기에서는 51h가 된다. 결과적으로, 제5c도에 보인 패턴의 수직커서 데이타 A 내지 D는 제5a도에 보인 돗트 패턴을 표시하도록 매 주기에서 판독된다.

제6도는 커서 폭에 제4도에 보인 상대로부터 왼쏙 방향으로 1돗트가 추가될 때 얻어지는 판독 결과를 보인 것이다. 제6b도에 보인 판독 커서 데이타 A 내지 D의 패턴은 제6a도에 보인 돗트 패턴을 표시할 수 있음을 쉽게 이해할 수 있을 것이다.

제7도는 커서폭에 제4도에 보인 상태로부터 오른쪽 방향으로, 1돗트가 추가될 때 타이밍 챠트를 보인것이다. 이경우에서, 어드레스 데이타 A0 내지 A6의 패턴은 표 1에서 블럭 B2의 주기에서는 62h 그리고 B3의 주기에서는 52h가 된다. 결과적으로, 제7c도에 보인 패턴의 수직 커서 데이타 A 내지 D는 제7a도에 보인 돗토 패턴을 표시하도록 매 주기에서 판독된다.

제8도는 커서가 제4도에 보인 상태로부터 왼쪽 방향으로 1돗트 시프트될 때 얻어지는 판독 결과를 보인것이다. 제8도는 커서 데이타 A 내지 D의 패턴이 커서를 시프트하도록 변화됨을 분명하게 나타내고 있다.

지금까지 일부 경우를 예를들어 설명하였다. 그러나, 상기 경우에만 국한됨이 없이, 수직 커서의 폭 및 표시부 위치가 변하는 어떤 경우에서도 수직 커서 데이타 메모리(65)로부터 수직 커서 데이타 A 내지 D의 패턴을 자동적으로 판독할 수 있다. 이들 경우에, 호스트 컴퓨터(1)는 오로지 마우스에 의해 검출된 위치정보를 토대로 수평 및 수직 커서의 시작점 및 종료점을 결정하여 커서 데이타의 패턴이 고속으로 결정될수 있도록 한다.

또한, 커서 데이타가 4-비트의 병렬 데이타로 형성되어 최종 단계에서 직렬 데이타로 변환되기 때문에, 최종 타이밍을 결정하기 위한 49MHz의 고속 돗트 클럭(DOTCLK)과 비교하여 12MHz의 저속 로드 클럭(LDCLK)과 동기로 커서 데이타 형성 처리를 행하므로써 커서가 고속으로 발생되도록 하는 것이 가능하게된다.

하나의 양호한 실시예를 설명하였다. 그러나, 본 발명은 단지 이 실시예로만 국한되는 것이 아니다. 예컨데, 4비트 보다 크거나 작은 병렬 커서 데이타를 형성시키는 것도 가능하다. 또한 상기 실시예는 표시부가 모노크롬 표시부 이라는 가정을 토대로 설명하였다. 본 발명은 물론 칼라 표시부에도 적용될 수가 있다. 또한, 본 기술 분야에 전문 지식을 가진자이면 본 발명의 정신을 벗어나지 않는 법위내에서 상시 실시예를 변형할 수 있을 것이다. 본 발명은 이와같은 변형들도 또한 포함하고 있다.

전술한 바와같이 본 발명의 커서 발생 장치에서, 커서의 시작 및 종료점이 호스트 컴퓨터에 의해 결정되고, 커서 데이타가 영상 메모리에 기입되지 않으며, 커서 데이타가 비교적 느린 클럭과 동기적으로 병렬 데이타 형태로 처리될 수 있기 때문에, 고속의 컷 발생이 가능하므로써 커서가 고속에서 부드럽게 시프트될수 있게 된다.

Claims (1)

1. 컴퓨터 그래픽에서 표시부 스크린상에 커서를 표시하기 위해, 표시부 유닛에 직렬로 인가되는 커서 데이타를 발생시키는 커서 발생 장치에 있어서, 호스트 컴퓨터로부터 주어져 표시부 스크린상에 나타나는 커서의 시작점 밋 종료점을 표시하는 정보를 수신 및 홀딩하는 레지스터 수단과, 주사 라인이 표시부 스크린상에서 소정수의 픽셀을 각각 포함하고 있는 다수의 블럭으로 분할될 때, 주사 타이밍 관련 신호를 토대로 주사되는 블럭의 수를 계수하는 카운트 수단과, 상기 계수 수단으로부터 출력된 블럭수와 그리고 상기 레지스터에 홀딩된 정보에 포함되어 있는 시작 및 종료점에 속하는 특정 블럭수를 비교하므로써 비교 결과에 내옹하는 시작 및 종료점을 발생시키는 비교 수단과, 상기 시작 및 종료점 타이밍 신호를 토대로 하여 폭 타이밍 신호를 발생시키는 발생 수단과, 시작점 및 종료점을 표시하는 상기 레지스터 수단에 홀딩되어 있는 정보에 포함된 특정 블럭에서의 시작 및 종료점 픽셀수와, 시작 및 종료점 타이밍 신호 및 폭 타이밍 신호를 어드레스 데이타로써 수신하여, 소정수의 비트로 이루어진 사전 프로그램된 커서 데이타의 패턴군으로부터 병렬로한 패턴을 판독하는 커서 데이타 메모리 수단과, 상기 커서 데이타 메모리 수단으로부터 병렬로 판독된 커서 데이타의 폐턴을 직렬 데이타로 변환하는 시프트 레지스터 수단을 포함하는 커서 발생 장치.