JPH0711780B2

JPH0711780B2 - 図形表示装置

Info

Publication number: JPH0711780B2
Application number: JP61046673A
Authority: JP
Inventors: 秀文寺田; 実森本; 睦弘大森
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-03-04
Filing date: 1986-03-04
Publication date: 1995-02-08
Anticipated expiration: 2010-02-08
Also published as: JPS62204331A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、会話型の図形表示装置に係り、特に、表示
された図形の中から特定の図形を選択するピッキング処
理の改善を図った図形表示装置に関する。

［従来の技術］会話型の図形表示装置においては、ライトペン等によ
り、表示されている図形の中から特定の図形を選択し、
この図形に移動、回転、削除等の処理を施す手法が極め
て重要である。この種の処理にあっては、まず、ライト
ペン等により指定された、表示画面上の小領域が表示制
御装置等に設定され、次に、表示中の図形が順次表示用
メモリ（フレームバッファメモリ）に再描画され、この
小領域を通過する図形が選択される。このように、表示
図形の中から特定図形を選択する処理をピッキングとい
っている。

［発明が解決しようとする問題点］ところで、上述した従来の図形表示装置にあっては、ク
リッピングと呼ばれる処理も行なわれるのが普通であ
る。これは、予め設定した特定領域内に入る図形のみを
描画、表示する手法であり、上記ピッキングとクリッピ
ングとは、特定領域に入る描画点を抽出するという点で
共通している。

しかしながら、従来の図形表示装置では、これらの処理
を別個の手段によって実行していたため、手段の重複が
あった。すなわち、これらの機能をソフトウェアで実現
する場合は、その一部が重複してメモリ量が増加し、ハ
ードウェアで実現する場合は、回路が重複してその増加
をきたすという問題があった。

この発明は、このような背景の下になされたもので、ピ
ッキング処理の一部をクリッピング手段を流用して行
い、もって、メモリ量または回路量の低減を図った、図
形表示装置を提供することを目的とする。

［問題点を解決するための手段］上記問題点を解決するためにこの発明は、与えられた図
形を構成する点列の中から表示画面上の特定領域に入る
点のみを選択するクリッピング手段と、前記選択された
点を表示用メモリに描画する描画手段とを有する図形表
示装置において、選択すべき表示図形の一部が通過する
ピッキング領域を入力する入力手段と、このピッキング
領域を前記クリッピング手段に設定する設定手段と、前
記ピッキング領域設定時にオフとされ、かつ前記ピッキ
ング領域に入る点を描画するときに前記クリッピング手
段によりオンとされるピッキング・フラグとを具備し、
前記表示画面に表示された図形を前記描画手段により前
記表示用メモリに順次再描画し、描画する毎に前記ピッ
キング・フラグをチェックして前記ピッキング領域を通
る図形を選択することを特徴とする。

［作用］上記構成によれば、クリッピング手段によって、ピッキ
ング領域を通過する図形を検出することができる。すな
わち、既存のクリッピング手段を流用してピッキング処
理の一部を実行できる。このため、ピッキングのための
ソフトウェアまたはハードウェアを節約することが可能
となる。

［実施例］以下、図面を参照して、本発明の実施例を説明する。

第１図は、この発明を適用した表示装置の全体構成を示
すブロック図である。図において、１はCPUである。CPU
1には、バス２を介してメモリ３とグラフィック・ディ
スプレイ・コントローラ４とが接続されている。このCP
U1は、表示すべき図形の座標データやコマンドを作り、
グラフィック・ディスプレイ・コントローラ４に供給す
る。グラフィック・ディスプレイ・コントローラ４は、
CPU1から送られてきた座標データとコマンドにより、VR
AM（ビデオRAM）６への描画（書き込み）を行う。ま
た、VRAM6に描画された表示データを順次読み出し、読
み出したデータにD/A変換等を施して、CRT表示装置５に
供給し、図形表示させる。

VRAM6は、４面の表示領域7A,7B,7C,7Dと１面の作業領域
８とからなる。これらの各面は、CRT表示画面上の各画
素に対応しており、各面が同一のメモリ容量を持ってい
る。そして、４面の表示領域7A,7B,7C,7Dには、画素の
色を決定するためのカラー・データ（各画素あたり４ビ
ット）が格納される。また、作業領域８は各種の作業を
行うために使用される。

第２図は、上記グラフィック・ディスプレイ・コントロ
ーラ４の内部構成を示すブロック図である。図におい
て、CPUインターフェイス11は、８ビットのデータバスC
D0〜７、およびポートセレクト線PS、チップセレクト線
CSR（読み出し用）,CSW（書き込み用）等の制御バスを
通してCPU1に接続されている。

CPU1からは、データバスCD0〜７を通して、座標データ
やコマンドが送られてくる。前記コマンドは、オペレー
ションコードとオペランドとから構成されるもので、CP
U1からCPUインターフェイス11へ送られる。この場合、
オペレーションコードとオペランドとは別個のポートに
入力され、その区別がポートセレクトPS（１ビット）に
より示されるようになっている。

上記コマンドにはまた、描画を指示するノーマルコマン
ドと、後述するカーソル、カラーテーブル等の書き換え
などを指示するイミーディエットコマンドとの２種類が
あり、上記CD7のビットで区別される。

CPUインターフェイス11は、これらのコマンドタイプを
判別し、ノーマルコマンドはFIFO12に一旦格納し、イミ
ーディエットコマンドは直接各部へ送る。また、CPU1か
ら送られてきたデータを、レジスタ番号等を指定するア
ドレスデータと、他のデータとに分けて出力する。

上記FIFO12は、CPU1からのノーマルコマンドとデータを
一時格納するための書き込み用FIFOと、CPU1へ送るデー
タを格納するための読み出し用FIFOと、これらの書き込
み、読み出しを制御するコントローラと、I/Oコントロ
ーラとを持っている。I/Oコントローラは、コマンドの
オペレーションコードとオペランドとを判別し、後述す
るファンクショナル・コントローラ20の起動、停止を制
御し、ファンクショナル・コントローラ20とのデータの
受け渡しを行う。また、CPU1からのデータにより、カー
ソル・パターンデータを出力し、カーソル・コントロー
ラ14に供給する。

上記カーソル・コントローラ14は、カーソルの表示座標
（X,Y座標）を記憶するカーソル・パラメータ・レジス
タと、カーソルのパターンを格納するカーソル・パター
ン・レジスタと、カーソルの座標と走査位置とを比較す
る比較器と、カーソルの点滅を制御するためブリンク・
カウンタとを持っている。そして、カーソルの表示座標
と走査位置とが一致したときに、カーソル・オン信号を
出力し、カーソルの表示を指示する。なお、上記カーソ
ル・パターンは、VRAM6に記憶されたものを、表示直前
に読み出して取り出すようになっている。

CRTC（CRTコントローラ）15は、表示制御を行うもの
で、CRT表示装置５へのタイミング信号、すなわち、垂
直同期信号、水平同期信号を作るとともに、内部タイミ
ング信号を形成して、VRAM6の読み出しアドレスを出力
し、VRAMインターフェイス16に供給する。すなわち、CR
TC15は、表示時のVRAMアドレス、カーソル・パターンの
VRAMアドレス、およびVRAMリフレッシュ時のVRAMアドレ
スを、Ｘ−Ｙ座標の形で出力し、VRAMインターフェイス
16に供給する。なお、これらのアドレスは、VRAMインタ
ーフェイス16で、Ｘ−Ｙ座標から実際のVRAMアドレスに
変換される。

上記VRAMインターフェイス16は、CRTC15から供給された
内部タイミング信号からVRAM6のアクセス用タイミング
信号を作り出力する。すなわち、RAS（行アドレス選択
信号）、CAS（列アドレス選択信号）およびR/W（リード
／ライト信号）を出力する。また、CRTC15から供給され
たVRAMアドレスから、各９ビットの行および列アドレス
信号VRA0〜８を形成して出力する。更に、VRAMデータを
記憶するレジスタを有し、16ビットのVRAMデータVRD0〜
15を、VRAM6とやり取りする。

VRAMインターフェイス16を通して、VRAM6の表示領域7A,
7B,7C,7Dから読み出された４ビットのデータ（カラー・
データ）は、LUT（Look Up Table）17に供給される。LU
T17は、上記カラー・データから、R,G,B各３ビットとTP
（トランスペアレント）ビットの計10ビットからなるカ
ラー・バリューを得るようにした変換テーブルである。
具体的には、10ビット／ワード×16ワードのRAMから構
成され、上記４ビットのカラー・データをアドレス信号
とし、いずれか１ワードがカラー・バリューとして読み
出されるようになっている。なお、上記LUT17は、CPU1
によって書き替えられるようになっている。

LUT17から出力された10ビットのカラー・バリューは、
表示データ発生器18に供給される。表示データ発生器18
の主な機能は、カーソル表示タイミングのカラー・バリ
ューを、カーソル・コントローラ14から供給されるカー
ソル・パターンに置き換えることである。すなわち、カ
ーソル・オン信号がオンのときには、すべてのカラー・
バリューを透明とし、カーソルのみが表示されるように
する。表示データ発生器18の他の機能は、ボーダータイ
ミングにボーダーカラーを挿入したり、帰線消去タイミ
ングのカラー・バリューを黒とし表示されないようにす
ることである。

表示データ発生器18から出力された９ビットの信号は、
DAC（ディジタル／アナログ変換器）19によってアナロ
グ信号に変換され、CRT表示装置５に供給され、表示さ
れる。

次に、第３図を参照して、ファンクショナル・コントロ
ーラ20につき詳述する。ファンクショナル・コントロー
ラ20は、描画制御を行うものである。第３図において、
データハンドラ21は、FIFO12とのデータの受け渡しをす
るためのものである。この場合、FIFO12側からは、描画
に必要なコマンドおよび座標データ等の各種データが送
られてくる。また、ファンクショナル・コントローラ20
側からは、CPU1への転送データがFIFO12に送られる。上
記FIFO12からのデータは、ステータスレジスタ22へ供給
される。

上記ステータスレジスタ22は、描画コマンドを解釈し、
描画に関する一切のデータを持つ。すなわち、描画のア
ドレス、クリッピング・エリアのアドレス、後述するピ
ッキング領域のアドレス、データ転送元および転送先ブ
ロックの大きさとアドレス、描画の色情報、背景の色情
報などのデータを有している。また、内部バスを介し
て、後述するすべてのブロックと接続され、データのや
り取りを行う。

次に、転写コントローラ23は、VRAM6内でのデータ転
送、CPU1のデータエリアからVRAM6へのデータ転送、あ
るいはその逆方向のデータ転送を、１画素単位あるいは
４画素単位で行うもので、転送方向の制御やデータフォ
ーマットの変換等を行う。

拡大・縮小回路24は、転送元（CPU1またはVRAM6）にお
けるデータエリア（長方形領域）の大きさと、転送先
（VRAM6またはCPU1）でのデータエリアの大きさとに応
じて、転送図形の拡大、縮小を自動的に行うものであ
る。

矩形描画回路25は、長方形の対角線上の２頂点を、デー
タハンドラ21から受け取り、４辺の直線描画命令に変換
する。この直線描画命令は、DDA26に対してなされる。

DDA（ディジタル・ディファレンシャル・アナライザ）2
6は、描画すべき直線の始点と終点との座標差から、直
線のドット座標を発生する、周知の手段である。以上の
構成要素25,26によって、長方形の描画に必要なデータ
が得られる。

次に、多角形の塗りつぶしに必要な構成要素につき説明
する。

多角形塗りつぶしコントローラ27は、データハンドラ21
から多角形の頂点アドレスを受け取り、外形描画をする
か塗りつぶしをするかを制御する。多角形外形描画コン
トローラ28は、表示領域7A,7B,7C,7Dへの多角形の描画
を制御するものである。すなわち、各辺の始点、終点を
DDA26に供給し、順次直線を発生させる。

次に、多角形作業領域描画回路29は、DDA26から供給さ
れるドットデータに基づいて、多角形の外形に対応する
図形（塗りつぶし枠）を、作業領域８に描画するための
制御を行う。

多角形塗りつぶし回路30は、塗りつぶすべき多角形を含
む最小の長方形の範囲内で、作業領域８のデータを読み
出すように、スキャナ31に指令する。スキャナ31は、作
業領域８を走査し、塗りつぶすべき範囲のアドレスを求
める。

上述のようにして、描画すべき直線、塗りつぶすべき水
平線分が決定されると、これらを構成するドットが１つ
ずつ、テクスチャ発生器32に供給される。テクスチャ発
生器32は、これらの直線を実線で表示するか、破線で表
示するか等の指示に従い、上記ドットを表示するか否か
を決定する。すなわち、テクスチャ発生器32は、線、塗
りつぶしのためのテクスチャを保存しているパターンメ
モリ33に上記ドットのＸ−Ｙ座標を供給し、指定された
テクスチャと、座標とに応じたドットデータを読み出
し、上記ドットに対応したテクスチャ上の値（“1",
“0"）を発生する。

描画すべき点の座標と値が決定されると、点描画回路34
は、１ピクセル分の描画を行う。この描画は、以下の各
種変換あるいは制限の下に行なわれる。

まず、ポイント・エキスパンダ35は、１ピクセルの描画
を１ペルの大きさに拡大する。ここで、１ペルとは、ロ
ジカルな画素の大きさで、例えば、普通の線の場合は１
×１ピクセルからなり、太線の場合は２×３ピクセルか
らなる等々である。なお、１ペルの大きさは、ステータ
スレジスタ22に格納されている。

次に、透明チェッカ36は、描画しようとしている色が、
透明にすべき色か否かをチェックし、透明にする場合に
は描画しないようにする。この指示は、CPU1側からコマ
ンドによって与えられ、カラーレジスタ37を介して供給
されるもので、例えば、点線を描く場合に、点の間は背
景の色を消して透明にし、点線らしく見せたいというよ
うな場合に有効である。

上記カラーレジスタ37は、VRAM6の表示領域7A,7B,7C,7D
へ書き込むカラー・データ（４ビット）を記録するとと
もに、表示領域7A,7B,7C,7Dから読み出したカラー・デ
ータを格納するものであり、VRAMインターフェイス16を
介して、VRAM6に接続されている。

クリッピング・チェッカ38は、描画すべき点がクリッピ
ング・ピッキング領域の内か外かをチェックし、描画す
るか否かを決定するもので、その詳細は後述する。

次に、マスキング・チェッカ39は、作業領域８に形成さ
れたマスキングパターンと、描画すべき点とを突き合わ
せ、描画点をマスキングするか否かを決定する。そし
て、マスキングする場合には、描画しない。つまり、描
画アドレスを出力しない。

最後に、描画コントローラ40は、表示領域7A,7B,7C,7D
および作業領域８への描画のスイッチを行うもので、VR
AMアドレスを座標データの形で出力する。これによっ
て、カラーレジスタ37に格納されたカラー・データが、
VRAMインターフェイス16を介してVRAM6の当該アドレス
に描画される。なお、上記座標データは、VRAMインター
フェイス16によって、実際のVRAMアドレスに変換され
る。

第４図は、上記クリッピング・チェッカ38の構成を示す
ブロック図である。図において、41は、スイッチであ
る。スイッチ41には透明チェッカ36から描画アドレス
（X,Y）が供給され、これらのアドレスがＸアドレスと
Ｙアドレスとに分離され、前者はコンパレータ42,43の
第１入力端に、後者はコンパレータ44,45の第１入力端
にそれぞれ供給される。これらのコンパレータ42〜45
は、上記描画アドレスがクリッピング領域またはピッキ
ング領域に入っているか否かをチェックするものであ
る。このクリッピング領域またはピッキング領域は、長
方形によって与えられ、この長方形の水平方向（Ｘ方
向）の最小座標Xlと最大座標Xh、垂直方向（Ｙ方向）の
最小座標Ylと最大座標Yhとが４つのレジスタ46〜49にそ
れぞれ設定され、上記各コンパレータ42〜45の第２入力
端に供給される。

チェッカ50は、これらのコンパレータ42〜45の出力結果
に基づいて、描画アドレスがクリッピング領域またはピ
ッキング領域内に入っているか否かをチェックする。そ
して、領域内に入っているときは、描画アドレス（X,
Y）を出力し、入っていないときは描画アドレスを出力
しない。また、領域内に入っているときは、ステータス
レジスタ22内のピッキング・フラグ51をオンとする。

次に、本実施例の要旨であるピッキング処理を説明す
る。この場合、CRT表示装置５には、第５図に示すよう
に、Ａ〜Ｄの４つの図形が表示され、図形Ｃが選択され
るものとする。なお、これらの図形Ａ〜Ｄは、すべて塗
りつぶされているものとする。

（１）ピッキング領域入力。

図示せぬライトペンにより、図形Ｃ上の１点が指示さ
れ、指示された座標が入力される。

（２）ピッキング領域の設定。

入力された座標を含む小領域、すなわちピッキング領域
52がCPU1によって決められ、ピッキング領域52のX,Y各
方向の最小、最大座標Xl,Xh,Yl,Yhが、CPU1からファン
クショナル・コントローラ20へ送られ、クリッピング・
チェッカ38内の４つのレジスタ46〜49にそれぞれ設定さ
れる。

（３）表示図形の再描画。

図形Ａから始めて、B,C……と、各図形を順次再描画す
る。つまり、既に表示領域７に描画されている図形A,B
……をなぞるように再描画する。

（４）１つの図形の描画が終了する毎に、ピッキング・
フラグ51をチェックする。この場合、図形Ｃ上の点がピ
ッキング領域52を通過するから、クリッピング・チェッ
カ38の作用により、図形Ｃの描画後に、ピッキング・フ
ラグ51がオンになっている。

このようにして、選択図形Ｃが検出されたら、この図形
Ｃに所定の処理、たとえば移動、回転、削除などの処理
を施す。

［発明の効果］以上説明したように、この発明は、ピッキングの一部の
処理を、クリッピング手段を流用して行うようにしたの
で、装置構成の簡単化を図ることができる。すなわち、
ピッキングをソフトウェアで行う場合はメモリ量を節約
でき、ハードウェアで行う場合はピッキング回路の簡単
化を図ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体構成を示すブロック
図、第２図は同実施例のグラフィック・ディスプレイ・
コントローラの構成を示すブロック図、第３図は同グラ
フィック・ディスプレイ・コントローラのファンクショ
ナル・コントローラの構成を示すブロック図、第４図は
クリッピング・チェッカ38の構成を示すブロック図、第
５図はCRT表示装置に表示された図形Ａ〜Ｄと、ピッキ
ング領域52とを示す正面図である。１……CPU、４……グラフィック・ディスプレイ・コン
トローラ（制御手段）、５……CRT表示装置（表示装
置）、６……VRAM、７（7A,7B,7C,7D）……表示領域
（表示用メモリ）、８……作業領域（作業用メモリ）、
20……ファンクショナル・コントローラ（描画手段）、
38……クリッピング・チェッカ（クリッピング手段）。

Claims

【特許請求の範囲】

【請求項１】与えられた図形を構成する点列の中から表
示画面上の特定領域に入る点のみを選択するクリッピン
グ手段と、前記選択された点を表示用メモリに描画する
描画手段とを有する図形表示装置において、選択すべき
表示図形の一部が通過するピッキング領域を入力する入
力手段と、このピッキング領域を前記クリッピング手段
に設定する設定手段と、前記ピッキング領域設定時にオ
フとされ、かつ前記ピッキング領域に入る点を描画する
ときに前記クリッピング手段によりオンとされるピッキ
ング・フラグとを具備し、前記表示画面に表示された図
形を前記描画手段により前記表示用メモリに順次再描画
し、描画する毎に前記ピッキング・フラグをチェックし
て前記ピッキング領域を通る図形を選択することを特徴
とする図形表示装置。