JPS62204385A - 領域マスキング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ラスクスキャン型のディスプレイ装置にお
けろグラフィック表示に係り、特に、表示画面全体にわ
たり、任意のパターンでマスキングができろようにした
、領域マスキング方法に関する。

［従来の技術］ マスキングは、予め定められた領域（この領域は、閉領
域に限らず、例えば、網目状の開領域等でもよい）に入
る描画点と入らない描画点とを区別し、一方は表示用メ
モリに描画し、他方は描画しない手法である。

［発明が解決しようとする問題点］ ところで、従来は一般に、マスク領域に入るか入らない
かの判定を、演算によって行っていた。

従って、演算処理が過度に複雑とならないように、マス
クパターンを長方形のような単純な形状に限定するか、
特定のサイズに限るかしていた。このため、マスキング
処理の柔軟性が損なわれていた。

この発明は、このような背景の下になされたもので、表
示用メモリ全体をカバーし、かつ任意のマスクパターン
でマスキングを行える領域マスキング方法を提供するこ
とを目的とする。

［問題点を解決するための手段］ 上記問題点を解決するためにこの発明は、画素に対応す
る表示−一夕を記憶する表示用メモリと、前記表示用メ
モリと同一の描画ドツト数を有する作業用メモリと、前
記表示用メモリに記憶された表示データに基づいて、多
角形等の図形表示を行う表示手段と、前記各メモリへの
描画、前記各メモリからの読み出しおよび前記表示手段
への表示を制御ずろ制御手段とを有し、次の（１）〜（
３）の過程でマスキングを行うことを特徴とする。

（＋）前記表示用メモリに描画を行う館に前記作業用メ
モリにマスクパターンを書き込む。

（２）必要に応じて前記作業用メモリのアドレスにオフ
セットをかけ、前記表示用メモリと作業用メモリのアド
レスを一定量ずらず。

゛（３）描画しようとする前記表示用メモリのアドレス
に対応する、前記作業用メモリのオフセット後のアドレ
スのデータを読み出し、読み出したデータに基づいてマ
ス′キングしながら前記表示用メモリに描画する。

［作用　］ 上記方法によれば、マスクパターンは、作業用メモリへ
の描画命令、あるいは転送命令によって簡単に描画でき
る。そして、表示用メモリに描画するときに、このマス
クパターンを作業用メモリから読み出し、その“ｌ”、
“０”に応じて描画をすべきか否かを決定するから、複
雑な演算なしで容易にマスキングを実行できる。なお、
作業用メモリからマスクパターンを読み出すとき、作業
用メモリのアドレスと表示用メモリのアドレスとを一定
量ずらすオフセットを行うことにより、更に、柔軟性を
高めることができる。

［実施例コ 以下、図面を参照して、本発明の詳細な説明する。

第１図は、この発明を適用した表示装置の全体構成を示
すブロック図である。図において、ｌはＣＰＵである。

ＣＰＵＩには、バス２を介してメモリ３とグラフィック
・ディスプレイ・コントローラ４とが接続されている。

このＣＰＵＩは、表示すべき図形の座標データやコマン
ドを作り、グラフィック・ディスプレイ・コントローラ
４に供給する。グラフィック・ディスプレイ・コントロ
ーラ４は、ＣＰＵＩから送られてきた座標データとコマ
ンドにより、ＶＲＡＭ（ビデオＲＡＭ）６への描画（Ｗ
き込み）を行う。また、ＶＲＡＭ６に描画された表示デ
ータを順次読み出し、読み出したデータにＤ／Ａ変換等
を施して、ＣＲＴ表示装置５に供給し、図形表示させる
。　　　−Ｖ　ＲＡ　Ｍ　６は、４面の表示領域７Ａ、
７Ｂ、７Ｃ。

７Ｄと１而の作業領域８とからなる。これらの各面は、
ＣＲＴ表示画面上の各画素に対応しており、同一のメモ
リ容量を持っている。そして、４面の表示領域７　Ａ、
７　Ｂ、７　Ｇ、７　Ｄには、画素の色を決定するため
のカラー・データ（つまり各画素あたり４ビツト）が格
納される。また、作業領域８は後述するマスキング等の
作業を行うために使用される。

第２図は、上記グラフィック・ディスプレイ・コントロ
ーラ４の内部構成を示すブロック図である。図において
、ＣＰＵインターフヱイスｔｔは、８ビツトのデータバ
スＣＤＯ〜７、およびボートセレクト線ＰＳ、ヂヅプセ
レクト線Ｃ９ｎＣ読み出し用）、Ｃ３Ｗ（書き込み用）
等の制御バスを通してＣＰＵＩに接続されている。

ＣＰＵＩからは、データバスＣＤＯ〜７を通して、座標
データやコマンドが送られてくる。前記コマンドは、オ
ペレーションコードとオペランドとから＋、ｑ成される
乙ので、ＣＰＵＩからＣＰＵインターフェイス１１へ送
られる。この場合、オペレーションコードとオペランド
とは別個のボートに入力され、その区別がボートセレク
トＰＳ（１ビット）により示されるようになっている。

上記コマンドにはまた、描画を指示するノーマルコマン
ドと、後述するカーソル、カラーテーブル等の書き換え
などを指示するイミーディエットコマンドとの２種類が
あり、上記ＣＤ７のビットで区別される。

ＣＰＵインターフェイスＩＩは、これらのコマンドタイ
プを判別し、ノーマルコマンドはＦＴＦ０１２に一旦洛
納し、イミーディエットコマンドは直接各部へ送る。ま
た、ＣＰＵ　Ｉから送られてきたデータを、レジスタ番
号等を指定するアドレスデータと、他のデータとに分け
て出力する。

上記ＦＩＦＯ１２は、ＣＰＵＩからのノーマルコマンド
とデータを一時格納するための書き込み用ＦＩＦＯと、
ＣＰＵＩへ送るデータを格納するための読み出し用ＦＩ
ＦＯと、これらの書き込み、読み出しを制御するコント
ローラと、Ｉ１０コントローラとを持っている。Ｉ１０
コントローラは、コマンドのオペレーションコードとオ
ペランドとを判別し、後述するファンクショナル・コン
トローラ２０の起動、停止を制御し、ファンクショナル
・コントローラ２０とのデータの受は渡しを行う。まだ
、ＣＰＵＩからのデータにより、カーソル・パターンデ
ータを出力し、カーソル・コントローラ１４に供給する
。

上記カーソル・コントローラＩ４は、カーソルの表示座
標（Ｘ、Ｙ座標）を記憶するカーソル・パラメータ・レ
ジスタと、カーソルのパターンを１各納するカーソル・
パターン・レジスタと、カーソルの座標と走査位置とを
比較する比較器と、カーソルの点滅を制御するためブリ
ンク・カウンタとを持っている。そして、カーソルの表
示座標と走査位置とが一致したときに、カーソル・オン
信号を出力し、カーソルの表示を指示する。なお、上８
己カーソル・パターンは、ＶＲＡＭ６（こ記ｔＲされた
ものを、表示直前に読み出して取り出すようになってい
る。

ＣＲＴＣ（ＣＲＴコントローラ）１５は、表示制御を行
うもので、ＣＲＴ表示装置５へのタイミング信号、すな
わち、垂直同期信号、水平同期信号を作るとともに、内
部タイミング信号を形成して、ＶＲＡＭ６の読み出しア
ドレスを出力し、ＶＲＡＭインターフェイス１６に供給
する。すなわち、ＣＲＴＣｌ　５は、表示時のＶＲＡＭ
アドレス、カーソル・パターンのＶＲＡＭアドレス、お
よびＶＲＡＭリフレッシュ時のＶＲＡＭアドレスを、Ｘ
−Ｙ座標の形で出力し、ＶＲＡＭインターフェイス１６
に供給する。なお、これらのアドレスは、ＶＲＡＭイン
ターフェイス１６で、Ｘ−Ｙ座標から実際のＶ　ＲＡ　
Ｍアドレスに変換される。

上記ＶＲＡＭインターフェイス１Ｇは、ＣＲＴＣＩ５か
ら供給された内部タイミング信号からＶＲＡＭ６のアク
セス用タイミング信号を作り出力する。すなわち、ＲＡ
Ｓ（行アドレス選択信号）、ＣＡＳ（列アドレス選択信
号）およびＲ／Ｗ（リード／ライト信号）を出力する。

また、ＣＲＴＣＩ５から供給されたＶＲＡＭアドレスか
ら、各９ビツトの行および列アドレス信号ＶＲＡＯ〜８
を形成して出力する。更に、Ｖｌ’（ＡＭデータを記憶
するレジスタをＨし、１６ビツトのＶＲＡＭデータＶＲ
ＤＯ〜１５を、Ｖ　ＲＡ　Ｍ　６とやり取りする。

Ｖ　ＲＡ　Ｍｉインターフェイス１６を通して、ＶＲＡ
Ｍ６の表示領域７　Ａ、７　Ｂ、７　Ｃ，７Ｄから読み
出された４ビツトのデータ（カラー・データ）は、ＬＵ
Ｔ（Ｌｏｏｋ　　Ｕｐ　　Ｔａｂｌｅ）Ｉ　７に供給さ
れる。

ＬＵＴ１７は、上記カラー・データから、Ｒ，Ｇ。

Ｂ各３ビットとＴＰ（トランスペアレント）ビットの計
ｌＯビットからなるカラー・バリューを得るようにした
変換テーブルである。具体的には、ＩＯビビン／クード
×１６ワードのＲＡＭから構成され、上記４ビツトのカ
ラー・データをアドレス信号とし、いずれかｌワードが
カラー・バリューとして読み出されるようになっている
。なお、上記り、ＵＴ１７は、ＣＰＵ　Ｉによって書き
替えられるようになっている。

ＬＵＴ１７から出力された１０ビツトのカラー・バリュ
ーは、表示データ発生器１８に供給される。表示データ
発生器１８の主な機能は、カーソル表示タイミングのカ
ラー・バリューを、カーソル・コントローラ！４から供
給されるカーソル・パターンに置き換えることである。

すなわち、カーソル・オン信号がオンのときには、すべ
てのカラー・バリューを透明とし、カーソルのみが表示
されるようにする。表示データ発生器１８の池の機能は
、ボーダータイミングにボーダーカラーを挿入したり、
帰線消去タイミングのカラー・バリューを黒とし表示さ
れないようにすることである。

表示データ発生器１８から出力された９ビツトの信号は
、ＤＡＣ（ディジタル／アナログ変換器）Ｉ９によって
アナログ信号に変換され、ＣＲＴ表示装置５に供給され
、表示される。

次に、第３図を参照して、ファンクショナル・コントロ
ーラ２０につき詳述する。ファンクショナル・コントロ
ーラ２０は、描画制御を行う乙のである。第３図におい
て、データハンドラ２１は、Ｆ’ＩＰＯ１２とのデータ
の受は渡しをするための乙のである。この場合、ＦＩＦ
ＯＩ２側からは、描画に必要なコマンドおよび座標デー
タ等の各種データが送られてくる。また、ファンクショ
ナル・コントローラ２０側からは、ＣＰＵＩへの転送デ
ータがＰＩＦＯ１２に送られる。上記ＦＩＦＯ１２から
のデータは、ステータスレジスタ２２へ供給される。

上記ステータスレジスタ２２は、描画コマンドを解釈し
、描画に関する一切のデータを持つ。すなわち、描画の
アドレス、クリッピング・エリアのアドレス、データ転
送元および転送先ブロックの大きさとアドレス、描画の
色情報、背景の色情報などのデータを有している。また
、内部バスを介して、後述するすべてのブロックと接続
され、データのやり取りを行う。

次に、転送コントローラ２３は、ＶＲＡＭｅ内でのデー
タ転送、ＣＰＵ　１のデータエリアからＶＲＡＭ６への
データ転送、あるいはその逆方向のデータ転送を、■画
素単位あるいは４画素単位で行うもので、転送方向の制
御やデータフォーマットの変′換等を行う。

拡大・縮小回路２４は、転送元（ｃｐｕｔまたはＶＲＡ
Ｍ６）におけるデータエリア（長方形領域）の大きさと
、転送先（ＶＲＡＭ６またハＣＰ　Ｕ　１　）でのデー
タエリアの大きさとに応じて、転送図形の拡大、縮小を
自動的に行うものである。

矩形描画回路２５は、長方形の対角線上の２頂点を、デ
ータハンドラ２Ｉから受は取り、４辺の直線描画命令に
変換する。この直線描画命令は、ＤＤＡ２６に対してな
される。

ＤＤＡ（ディジタル・ディファレンシャル・アナライザ
）２６は、描画すべき直線の始点と終点との座標差から
、直線のドツト座標を発生する、周知の手段である。以
上の構成要素２５．２６によって、長方形の描画に必要
なデータが得られる。

次に、多角形の塗りつぶしに必要な構成要素につき説明
する。

多角形塗りつぶしコントローラ２７は、データハンドラ
２１から多角形の頂点アドレスを受は取り、外形描画を
するか塗りつぶしをするかを制御する。多角形外形描画
コントローラ２８は、表示領域７　Ａ、７　Ｂ、７０．
７　Ｄへの多角形の描画を制御するものである。すなわ
ち、各辺の始点、終点をＤＤＡ２６に供給し、順次直線
を発生させる。

次に、多角形作業領域描画回路２９は、ＤＤＡ２６から
供給されろドツトデータに基づいて、多角形の外形に対
応する図形（塗りつぶし枠）を、作業領域８に描画ずろ
ための制御を行う。

多角形塗りつぶし回路３０は、塗りつぶすべき多角形を
含む最小の長方形の範囲内で、作業領域８のデータを読
み出すように、スキャナ３１に指令する。スキャナ３」
は、作業領域８を走査し、塗りつぶすべき範囲のアドレ
スを求める。

上述のようにして、描画すべき直線、塗りつぶすべき水
平線分が決定されると、これらを構成す　　　゛ろドツ
トが１つずつ、テクスチャ発生器３２に供給される。テ
クスチャ発生器３２は、これらの直線を実線で表示する
か、破線で表示するか等の指示に従い、上記ドツトを表
示するか否かを決定する。すなわち、テクスチャ発生器
３２は、線、塗りつぶしのためのテクスチャを保存して
いるパターンメモリ３３に上記ドツトのＸ−Ｙ座標を供
給し、指定されたテクスチャと、座標とに応じたドツト
データを読み出し、上記ドツトに対応したテクスチャ上
の値（“ｌ”、“０”）を発生する。

描画すべき点の座標と値が決定されると、点描画回路３
４は、■ビクセル分の描画を行う。この描画は、以下の
各種変換あるいは制限の下に行なわれる。

まず、ポイント・エキスパンダ３５は、！ピクセルの描
画を１ベルの大きさに拡大する。ここで、ｌベルとは、
ロジカルな画素の大きさで、例えば、普通の線の場合は
［Ｘ１ビクセルからなり、太線の場合は２×３ピクセル
からなる等々である。なお、ｌペルの大きさは、ステー
タスレジスタ２２に格納されている。

次に、透明チェッカ３６は、描画しようとしている色が
、透明にすべき色か否かをチェックし、透明にする場合
には描画しないようにする。この指示は、ＣＰＵＩ側か
らコマンドによって与えられ、カラーレジスタ３７を介
して供給されるもので、例えば、点線を描く場合に、点
の間は背景の色を消して透明にし、点線らしく見せたい
というような場合に有効である。

上記カラーレジスタ３７は、ＶＲＡＭｆ３の表示領域７
　Ａ、７　Ｂ、７　Ｃ，７Ｄへ書き込むカラー・データ
（４ビツト）を記録するとともに、表示領域７Ａ、７　
ｒ３，７　Ｃ，７Ｄから読み出したカラー・データを格
納するらのである。

クリッピング・チェッカ３８は、描画すべき点がクリッ
ピング領域の内か外かをチェックするものである。この
クリッピング領域は、長方形によって与えられ、クリッ
ピング・チェッカ３８は、この長方形の水平方向（Ｘ方
向）の最小座標ＸＱと最大塵１ｘｈ、垂直方向（Ｙ方向
）の最小座標Ｙσと最大座標Ｙｈとを記憶する４個のレ
ジスタと、描画点がこの長方形内に入るか否かを調べる
比較器とを有している。そして、入っている場合にのみ
、Ｖ　ＲＡ　Ｍ　Ｇ上の描画アドレスを出力する。

次に、マスキング・チェッカ３９は、作業領域８に形成
されたマスキングパターンと、描画すべき点とを突き合
わせ、描画点をマスキングするか否かを決定する。そし
て、マスキングする場合には、描画しない。つまり、描
画アドレスを出力しない。なお、マスキング・チェッカ
３９については後で詳しく説明する。

最後に、描画コントローラ４０は、表示領域７Ａ、７Ｂ
、７　Ｃ，７Ｄおよび作業領域８への描画のスイッチを
行うもので、ＶＲＡＭアドレスを座標データの形で出力
する。これによって、カラーレジスタ３７に格納された
カラー・データが、ＶＲＡＭインターフェイスＩ６を介
してＶＩＩＡＭ６の当該アドレスに描画される。なお、
上記座標データは、ＶｒｔΔＭインターフェイス１６に
よって、実際のＶｒｔＡＭアドレスに変換される。

第４図は、上記マスキング・チェッカ３９の構成を示す
ブロック図である。図において、４！はアダーである。

アダー４１の入力端には、クリッピング・チェッカ３８
から出力された描画アドレス（Ｘ、Ｙ）と、マルチプレ
クサ４２から出力されたオフセット量とが供給され、こ
れら２人力が加算される。ここで、オフセット１は、表
示領域７と作業領域８とのアドレスをずらすためのらの
であり（第５図（ｂ）参照）、Ｘオフセット徂Ｘｏ「が
レジスタ４３に、Ｙオフセットｆｆ１Ｙｏｆがレジスタ
４４に予めセットされる。そして、これらがマルチプレ
クサ４２からアダー４１に切り替え供給され、描画アド
レスとの加算結果が、切換回路４５の第１入力端に供給
される。一方、切換回路４５の第２入力端には、描画ア
ドレスがそのまま人力され、描画または読み出し時には
、いずれか一方のアドレスがＶｒＺＡＭアドレスとして
描画コントローラ４０に供給される。また、描画しない
ときには切換回路４５は何も出力しない。なお、切換回
路４５の切換制御は、ステータスレジスタ２２とコンパ
レータ４６とによって行なわれる。

上記コンパレータ４６は、■ビットのコンパレークであ
り、その入力端には、ＣＰＵ　ｌからのコマンドにより
予め設定された１ビツトのマスクデータをラッチするラ
ッチ４７の出力と、作業領域８から読み出された！ビッ
トのＶ　ＲＡ　Ｍデータ（マスクパターンに相当）をラ
ッチするラッチ４８の出力が供給されている。また、コ
ンパレータ４６の出力は切換回路４５に供給されている
。

ここで、上記マスクデータは、“０”か“ｌ”のいずれ
かであり、“０”の場合には、作業領域８上の点が“０
”のとき表示領域７への描画が実行され、“１”のとき
描画されない。一方、マスクデータが“１“の場合には
、作業領域８上の点が“ｌ”のとき表示領域７への描画
が実行され、“０″のとき実行されない。すなわち、コ
ンパレータ４６は、ラッチ４７と４８との値が一致した
ときに、切換回路４５を制御して、描画アドレスを描画
コントローラ４０へ出力させる。

次に、本実施例の要旨であるマスキング動作について説
明する。

（＋）マスクパターンの描画。

表示領域７への描画に先立って、ＣＰＵＩは、グラフィ
ック・ディスプレイ・コントローラ４にコマンドを与え
、作業領域８ヘマスクパターンを書き込む（第５図（ａ
）参照）。すなわち、描画コマンドにより、作業領域８
に点あるいは直線からなるマスクパターンを描画したり
、ＣＰＵ　Ｉ側からのデータ転送や表示領域７からのデ
ータ転送により作業領域８にマスクパターンを描画する
。

（２）オフセット設定。

次に、ＣＰＵＩからのコマンドにより、第４図のレジス
タ４３．４４にＸ、Ｙ各方向のオフセットｆｉｔ（Ｘｏ
ｆ、Ｙｏｆ）をセットする。これにより、第５図（ｂ）
に示すように、表示領域７と作業領域８とのアドレスが
一定量ずらされる。

（３）表示領域７へのマスキング描画。

マスキング・チェッカ３９は、作業領域８に描画された
マスクパターンにより、以下の処理を行う。

（ａ）クリッピング・チェッカ３８から表示領域７上の
描画アドレス（Ｘ、Ｙ）が与えられると、マスキング・
チェッカ３９は、アドレス（ｘ、ｙ）に対応する作業領
域８上のアドレス（Ｘ　＋　Ｘｏｆ、Ｙ　＋Ｙ　ｏｒ）
をアダー４１で計算し、作業領域８をアクセスする。こ
れによって、アドレス（Ｘ＋Ｘｏｆ、Ｙ＋Ｙｏｆ）から
読み出されたデータ（“０”または“ｌ”）がラッチ４
８にラッチされる。

（ｂ）上で読み出されたデータと、ラッチ４７に予めラ
ッチされたマスクデータとがコンパレータ４６で比較さ
れる。これらの値が同値の場合、コンパレータ４６は切
換回路４５を切り替え、描画アドレス（Ｘ、Ｙ）を出力
する。これにより、表示領域７の描画アドレス（Ｘ、Ｙ
）にカラーレジスタ３７の内容が描画される。これに対
して、上記値が異なる場合、切換回路４５はアドレスを
出力せず、描画は行なわれない。

上述したようにして、例えば、第５図（ａ）に斜線で示
すようなマスクパターンが、作業領域８に描画される。

このマスクパターンにより、同図（ｂ）に示すような直
線Ｑがマスキング描画される場合、直線Ｑ上の点が次々
に描画アドレス（Ｘ、Ｙ）としてマスキング・チェッカ
３９に供給され、作業領域８上のマスクパターンと一致
した点のみが、表示領域７へ描画されろ。

［発明の効果コ 以上説明したように、この発明は、マスクパターンを作
業領域上に描画し、このマスクパターンに基づいてマス
キングを行うようにしたので、任意形状のマスクパター
ンで表示領域全体に４つたりマスキングを行うことがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体構成を示すブロック
図、第２図は同実施例のグラフィック・ディスプレイ・
コントローラの構成を示すブロック図、第３図は同グラ
フィック・ディスプレイ・コントローラのファンクショ
ナル・コントローラの構成を示すブロック図、第４図は
マスキング・チェッカ３９の構成を示すブロック図、第
５図は作業領域に形成されたマスクパターンと、表示領
域へ直線Ｑを描画するときの描画状態とを示す概念図で
ある。 ！・・・・・・Ｃｒ’Ｕ、４・・・・・・グラフィック
・ディスプレイ・コントローラ（制御手段）、５・・・
・・・Ｃｆｌ　Ｔ表示装置（表示装置）、６・・・・・
・ＶＲＡＭ、７（７Ａ、７Ｂ。 ７　Ｃ，？　Ｄ）・・・・・・表示領域（表示用メモリ
）、８・・・・・作業領域（作業用メモリ）。

Claims (1)

1. 【特許請求の範囲】 画素に対応する表示データを記憶する表示用メモリと、
   前記表示用メモリと同一の描画ドット数を有する作業用
   メモリと、前記表示用メモリに記憶された表示データに
   基づいて、多角形等の図形表示を行う表示手段と、前記
   各メモリへの描画、前記各メモリからの読み出しおよび
   前記表示手段への表示を制御する制御手段とを有し、次
   の（１）〜（３）の過程でマスキングを行うことを特徴
   とする領域マスキング方法。 （１）前記表示用メモリに描画を行う前に前記作業用メ
   モリにマスクパターンを書き込む。 （２）必要に応じて前記作業用メモリのアドレスにオフ
   セットをかけ、前記表示用メモリと作業用メモリのアド
   レスを一定量ずらす。 （３）描画しようとする前記表示用メモリのアドレスに
   対応する、前記作業用メモリのオフセット後のアドレス
   のデータを読み出し、読み出したデータに基づいてマス
   キングしながら前記表示用メモリに描画する。