JPS62192865A - 図形表示装置 - Google Patents

図形表示装置

Info

Publication number
JPS62192865A
JPS62192865A JP61035538A JP3553886A JPS62192865A JP S62192865 A JPS62192865 A JP S62192865A JP 61035538 A JP61035538 A JP 61035538A JP 3553886 A JP3553886 A JP 3553886A JP S62192865 A JPS62192865 A JP S62192865A
Authority
JP
Japan
Prior art keywords
command
commands
data
display
immediate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61035538A
Other languages
English (en)
Inventor
Minoru Morimoto
実 森本
Mutsuhiro Omori
睦弘 大森
Hidefumi Terada
寺田 秀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP61035538A priority Critical patent/JPS62192865A/ja
Publication of JPS62192865A publication Critical patent/JPS62192865A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、多角形等の各種図形の表示および塗りつぶ
し等を行うのに好適な図形表示装置に係り、特に、CP
Uから表示制御装置へのコマンドを効率よく処理できる
ようにした図形表示装置に関する。
[従来の技術] 一般に、図形表示装置は、CP tJと、表示装置と、
CP Uからのコマンドによって表示装置への表示制御
を行う表示制御装置(グラフインク・ディスプレイ・コ
ントローラ)とから構成される。
上記コマンドには、直線や円、あるいは多角j1ヨ等の
図形に対応するドツトデータをVRAM(ビデオRAM
)J二に描画させる描画コマンドや、表示画面の大きさ
、カーソルのパターン、あるいはカラー・テーブルの書
き換えなどを命令する描画コマンド以外のコマンドがあ
る。
第6図は、従来のコマンドの一例を示す概念図である。
図において、C、、C2,C3,C,・・・・・は、コ
マンドのオペレーションコードであり、オペレーション
コードC8の後に!;、2バイトのオペラッドO++、
O□が続き、オペレーションコードc2の後には、1バ
イトのオペランドO1+が、・・・・・・・・・オペレ
ーションコードC4の後には、4バイトのオペランド0
411042+04411044が続いている。
これら一連のコマンドがCPUから表示制御装置に供給
されて、描画や表示制御が行なイっれていた。
[発明が解決しようとする問題点] ところで、上述した従来の図形表示装置においては、描
画コマンドも他のコマンドも区別しないで、コマンドが
発生した順序で実行していた。このため、対話型の図形
表示装置で、例えばカーソルの位置を移す等の操作をし
ても、多角形などを描画している場合は、この処理が終
了するまで待たなければならず、装置側の応答が遅れて
しまい、操作者が不安になるといった問題があった。
また、ブランキング期間中にカラー・テーブル等の書き
換えを実行して、表示のちらつきをなくそうとしても、
直前の描画コマンドが終了するのを待っている間に、ブ
ランキング期間が終わってしまい、カラー・テーブルの
書き換えは、表示期間中に実行されることとなり、ちら
つきが防止できないといった不都合も生じた。
この発明は、このような背景の下になされたもので、コ
マンド受は渡しとコマンド実行の効率向上を図り、併せ
て表示画面の品質向上を実現できる図形表示装置を提供
することを目的とする。
[問題点を解決するための手段] 上記問題点を解決するためにこの発明は、中央処理装置
と、表示装置と、前記中央処理装置からのコマンドによ
って前記表示装置への表示を制御する表示制御装置とを
具備してなる図形表示装置において、 前記中央処理装
置は、前記表示制御装置へのコマンドを、描画コマンド
等からなるノ、−マルコマンドと、前記表示制御装置の
レジスタ類の書き換えコマンド等からなるイミーディエ
ットコマンドとに分けて前記表示制御装置に供給し、前
記表示制御装置は、前記中央処理装置から供給されたコ
マンドをノーマルコマンドとイミーディエットコマンド
とに区別する判別手段と、前記ノーマルコマンドを記憶
するファーストイン・ファーストアウトのバッファと、
前記イミーディエットコマンドを前記中央制御装置によ
り指定されたレジスタ類に直接供給する供給手段とを有
することを特徴とする。
[作用コ 上記構成によれば、ノーマルコマンドは、一旦F■FO
に記憶され、実行される。一方、イミーディエットコマ
ンドは、直ちに実行される。従って、上述した従来の不
都合を除去できる。
[実施例] 以下、図面を参照して、本発明の詳細な説明する。
第1図は、この発明を適用した表示装置の全体構成を示
すブロック図である。図において、lはCPUである。
CPUIには、バス2を介してメモリ3とグラフィック
・ディスプレイ・コントローラ4とが接続されている。
このCPUIは、表示すべき図形の座標データやコマン
ドを作り、グラフィック・ディスプレイ・コントローラ
4に供給する。グラフィック・ディスプレイ・コントロ
ーラ4は、CPUIから送られてきた座標データとコマ
ンドにより、VRAM(ビデオRAM)6への描画(書
き込み)を行う。また、VRAM6に描画された表示デ
ータを順次読み出し、読み出したデータにD/A変換等
を施して、CRT表示装置5に供給し、図形表示させる
VrLAM6は、4面の表示領域7A、7B、7C。
7Dと1面の作業領域8とからなる。これらの各領域は
、CRT表示画面上の各画素に対応しており、各面は同
一のメモリ容量を持っている。そして、4面の表示領域
7 A、7 B、7 G、7 Dは表示色データf格納
し、作業領域8は各種作業を行うために使用する。
第2図は、上記グラフィック・ディスプレイ・コントロ
ーラ4の内部構成を示すブロック図である。図において
、CPUインターフェイスIfは、8ビツトのデータバ
スCDO〜7、およびポートセレクト線PS、チップセ
レクト線C5R(読み出し用)、C5W(書き込み用)
等の制御バスを通してCPUIに接続されている。
CPUIからは、データバスCDO〜7を通して、座標
データやコマンドが送られてくる。前記コマンドは、オ
ペレーションコードとオペランドとから構成されるもの
で、CPUIからCPUインターフェイス11へ送られ
る。この場合、オペレーションコードとオペランドとは
別個のポートに入力され、その区別がポートセレクトP
S(1ビツト)により示されるようになっている。
上記コマンドにはまた、描画を指示するノーマルコマン
ドと、後述するカーソル、カラー・テーブル等の書き換
えなどを指示するイミーデイエットコマンドとの2種類
があり、上記CD7のビットで区別される。
CPUインターフェイス11は、これらのコマンドタイ
プを判別し、ノーマルコマンドはPIP012に一旦格
納し、イミーデイエットコマンドは直接各部へ送る。ま
た、cputから送られてきたオペレーションコードか
らレジスタ番号を得るとともに、オペランドからデータ
を得、これらを出力する。なお、これらの詳細は後述す
る。
上記FIFO12は、CPUIからのノーマルコマンド
とデータを一時格納するための書き込み用FIFOと、
CPUIへ送るデータを格納するための読み出し用FI
FOと、これらの書き込み、読み出しを制御する占ント
ローラと、I10コントローラとを持っている。I10
コントローラは、コマンドのオペレーションコードとオ
ペランドとを判別し、後述するファンクショナル・コン
トローラ20の起動、停止を制御し、ファンクショナル
・コントローラ20とのデータの受は渡しを行う。また
、CPUIからのデータにより、カーソル・パターンデ
ータを出力し、カーソル・コントローラ14に供給する
上記カーソル・コントローラ14は、カーソルの表示座
標(X、Y座標)を記憶するカーソル・ノくラメータ・
レジスタと、カーソルのノくターンを格納するカーソル
・パターン・レジスタと、カーソルの座標と走査位置と
を比較する比較器と、カーソルの点滅を制御するためブ
リンク・カウンタとを持っている。そして、カーソルの
表示座標と走査位置とが一致したときに、カーソル・オ
ン信号を出力し、カーソルの表示を指示する。なお、上
記カーソル・パターンは、VRAM6に記憶されたもの
を、表示直前に涜み出して取り出すようになっている。
CRTC(CRTコントローラ)15は、表示制御を行
うもので、CRT表示装置5へのタイミング信号、すな
わち、垂直同期信号、水平同期信号を作るとともに、内
部タイミング信号を形成して、V RA M 6の読み
出しアドレスを出力し、VRAMインターフェイス16
に供給する。すなわち、Cr(TC15は、表示時のV
 RA Mアドレス、カーソル・パターンのVRAMア
ドレス、およびVRAMリフレッシュ時のVRAMアド
レスヲ、X−Y座標の形で出力し、VRAMインターフ
ェイス16に供給する。なお、これらのアドレスは、V
RAMインターフェイス16で、X−Y座標から実際の
VRAMアドレスに変換される。
上記VRAMインターフェイス16は、CRTC15か
ら供給された内部タイミング信号からVRAM6のアク
セス用タイミング信号を作り出力する。すなわち、RA
S(行アドレス選択信号)、CAS(列アドレス選択信
号)およびR/W(リード/ライト信号)を出力する。
また、CRTCI5から供給されたVRAMアドレスか
ら、各9ビツトの行および列アドレス信号VRAO〜8
を形成して出力する。更に、VRAMデータを記憶する
レジスタを有し、16ビツトのVRAMデータVRDO
〜15を、VRAM6とやり取りする。
VRAMインターフェイス16を通して、VRAM6の
表示領域7A、7B、7C,7Dから読み出された4ビ
ツトのデータ(カラー・インデックス)は、LUT(L
ook  Up  Table ;カラー・テーブル)
17に供給される。このLUT17は、VRAM6の各
面7 A、7 B、7 C,,7Dから読み出された各
Iビット、つまり計4ビットのカラー・インデックスに
より、R、G 、B各3ビットとTPビットの計10ビ
ットからなるカラー・バリューを得るようにした変換テ
ーブルである。具体的には、10ビツト/ワードXI6
ワードのRAMから構成され、上記4ビツトのカラー・
インデックスをアドレス信号とし、いずれか1ワードが
カラー・バリューとして読み出されるようになっている
。なお、上記LU’r17は、CPU 1によって書き
替えられるようになっている。
LUT+7から出力された10ビツトのカラー・バリュ
ーは、表示データ発生器18に供給される。表示データ
発生器18の主な機能は、カーソル表示タイミングのカ
ラー・バリューを、カーソル・コントローラ14から供
給されるカーソル・パターンに置き換えることである。
すなわち、カーソル・オン信号がオンのときには、すべ
てのカラー・バリューを透明とし、カーソルのみが表示
されるようにする。表示データ発生器I8の他の機能は
、ボーダータイミングにボーダーカラーを挿入したり、
帰線消去タイミングのカラー・バリューを黒とし表示さ
れないようにすることである。
表示データ発生器I8から出力された9ビツトの信号は
、DAC(ディジタル/アナログ変換器)19によって
アナログ信号に変換きれ、CRT表示装置5に供給され
、表示される。
第3図は、上記CPUインターフェイス11のコマンド
タイプ判別部の構成を示すブロック図である。ここで、
イミーディエットコマンドのオペレーションコードとオ
ペランドは共に1バイトで、ノーマルコマンドのオペレ
ーションコードは1バイト、オペランドは任意バイトで
ある。
第3図において、ラッチllaは、9ビツトのラッチで
あり、データバスCDO〜7から順番に供給されるコマ
ンドのオペレーションコードとオペランドとを順次ラッ
チするとともに、ポートセレクト線PSから供給される
ポートセレクト信号(1ビツト)をラッチする。このラ
ッチは、インバータllbを介してラッチllaのセッ
ト端に供給される、書き込み用チップセレクト信号C5
Wの反転信号によって行なイつれる。
上記反転信号は、Dフリップフロップllcのクロック
端にも供給され、データ入力端に印加されている“l”
信号を、DフリップフロップIlcに取り込む。Dフリ
ップフロップIlcの出力は、1クロック分の遅延時間
を持つディレィ回路11dに供給され、ディレィ回路l
idの出力がDフリップフロップllcのリセット端に
供給されている。
この結果、ディレィ回路lidからは、チップセ、レフ
ト信号C8Wか供給されてから、lクロック後に立ち上
がり、更にlクロック後に立ち下がる゛  信号Saが
出力される。
さて、ラッチllaにラッチされたデータの内、ボート
セレクト信号PSは、0″のときにデータCDO〜7が
オペレーションコードであることを示し、“l”のとき
にデータCDO〜7がオペランドであることを示すもの
で、これによって、オペレーションコードとオペランド
との区別がなされる。すなわち、ボートセレクト信号P
Sは、インバータlieを介してアンドゲートllfの
第1入力端に供給されると共に、アンドゲートl1gの
第1入力端に直接供給され、これらのアンドゲート11
f、l1gの第2入力端に供給される信号Saとの論理
積が取られる。この結果、アンドゲート11fからは、
ラッチllaにラッチされたデータがオペレーションコ
ードのときに“1”信号が出力され、アンドゲートI1
gからは、上記データがオペランドのときに“l“信号
が出力される。
次に、ラッチllaにラッチされたデータの内、8ビツ
トのデータCDO〜7はラッチllhに供給されるとと
もに、グラフィック・ディスプレイ・コントローラ4内
の各レジスタとPIFO12とに供給される。また、上
記データの第7ビ・ソトCD7は、“θ″のときにノー
マルコマンド、“I”のときにイミーデイエットコマン
ドを示すもので、これによって、ノーマルコマンドとイ
ミーデイエ・ソトニマンドとの判別がなされる。すなわ
ち、信号CD 7は、アントゲ−) 11 iの第1人
ツノ端に直接供給されると共に、インバータtijを介
してン′ンドゲートllkの第1入力端に供給され、ア
ンドゲートll「から該アンドゲートfli、llkの
第2入力端に供給される信号(この信号はオペレーショ
ンコードのとき“l“となる)との論理積か取られる。
この結果、アンドゲートlliは、ラッチIlaにラッ
チされたデータがイミーディエットコマンドのオペレー
ションコードのときに“1”信号を出力し、アンドゲー
ト11には、上記データがノーマルコマンドのオペレー
ションコードのときに“I”信号を出力する。
アンドゲートIliの出力は、ラッチIlbのセット端
とSRフリップフロップ1112のセット端とに供給さ
れ、ラッチllaから供給されたイミーディエy hコ
マンドのオペレーションコードを、ラッチllhにセッ
トするとともに、SRフリップフフロプIljをセット
する。
SRフリップフロップ11σの出力は、lクロッ7分の
遅延時間を有するディレィ回路11mに供給される。デ
ィレィ回路11mの出力は、イ:/バータIlnを介し
てアンドゲートlipの第1入力端に供給されるととも
に、アントゲ−1−11qの第1入力端に直接供給され
る。一方、これらのアンドゲートlip、Ilqの第2
入力端には、オペランドがラッチされたときに“l”信
号を出力するアンドゲートlidの出力が供給される。
更に、アンドゲートIlqの出力がSRクリップフフロ
プIIQのリセット端に送られる。
この結果、ディレィ回路L’ 1 mからは、イミーデ
ィエットコマンドのオペレーションコードがラッチされ
てlクロック経過後に立ち上がり、イミーディエットコ
マンドのオペランドがラッチされてlクロック経過後に
立ち下がる信号sbが出力される。また、アンドゲート
llqからは、イミーディエットコマンドのオペランド
が入力されたときに立ち上かり、lクロック経たときに
立ち下がるレジスタ・ライトイネーブル信号か出力され
る。
これにより、ラッチllhにラッチされたイミーディエ
ットコマンドのオペレーションコードによって番号指定
されたレジスタ類に、ラッチllaにラッチされたイミ
ーディエットコマンドのオペランドの内容が書き込まれ
る。
一方、ノーマルコマンドのオペレーションコードあるい
はオペランドの、FIFOI2への書き込み要求を示ず
アンドゲートllk、lipの出力は、オアゲートll
rに供給され、オアゲートlIrからは、ライトFIF
O信号WFIFOが出力される。これにより、ラッチI
laにラッチされたノーマルコマンドのオペレーション
コードまたはオペランドがF■FO12に書き込まれる
以上を要約すると次の通りである。まず、イミーディエ
ットコマンドのオペレーションコードは、ラッチIlb
にラッチされてレジスタ番号を示し、イミーディエット
コマンドのオペランドはラッチ11aにラッチされて上
記レジスタ番号で指定されたレジスタ類に書き込まれる
。一方、ノーマルコマンドのオペレーションコードとオ
ペランドとは、いずれらラッチIlaにラッチされ、F
IF012に書き込まれる。
次に、第4図を参照して、ファンクショナル・コントロ
ーラ20につき詳述する。ファンクショナル・コントロ
ーラ20は、描画制御を行うものである。第4図におい
て、データハンドラ21は、FIFO12とのデータの
受は渡しをするためのものである。この場合、PIFO
12側からは、描画に必要なコマンドおよび座標データ
等の各種データが送られてくる。また、ファンクショナ
ル・コントローラ20側からは、CPUIへの転送デー
タがFIFO12に送られる。上記FIFO12からの
データは、ステータスレジスタ22へ供給される。
上記ステータスレジスタ22は、描画コマンドを解釈し
、描画に関する一切のデータを持つ。すなわち、描画の
アドレス、クリッピング・エリアのアドレス、描画の色
情報、背景の色情報などのデータを有している。また、
内部バスを介して、後述するすへてのブロックと接続さ
れ、データのやり取りを行う。
次に、転送コントローラ23は、CPUIのデ−タエリ
アからVRAM6へのデータ転送、あるいはその逆方向
のデータ転送を、1ビット単位あるいは1ピクセル単位
で行うもので、転送方向の制御やデータフォーマットの
変換等を行う。
拡大・縮小回路24は、転送元(cputまたはVRA
M6)におけるデータエリア(長方形領域)の大きさと
、転送先(VRAM6またはCPUI)でのデータエリ
アの大きさとに応じて、転送図形の拡大、縮小を自動的
に行うものである。
矩形描画回路25は、長方形の対角線上の2頂点を、ス
テータスレジスタ22から受は取り、4辺の直線描画命
令に変換する。この直線描画命令は、DDA26に対し
てなされる。
DDA(ディジタル・ディファレンシャル・アナライザ
)26は、描画すべき直線の始点と終点との座標差から
、直線のドツト座標を発生する、周知の手段である。以
上の構成要素25.26によって、長方形の描画に必要
なデータが得られる。
次に、多角形の塗りつぶしに必要な構成要素につき説明
する。
多角形塗りつぶしコントローラ27は、データハンドラ
21から多角形の頂点アドレスを受は取り、外形描画を
するか塗りつぶしをするかを制御する。多角形外形描画
コントローラ28は、表示領域7 A、7 B、7 C
,7Dへの多角形の描画を制御するものである。すなわ
ち、各辺の始点、終点をDDA26に供給し、順次直線
を発生させる。
次に、多角形作業領域描画回路°29は、DDA26か
ら供給されるドツトデータに基づいて、多角形の外形に
対応する図形(塗りつぶし枠)を、作業領域8に描画す
るための制御を行う。
多角形塗りつぶし回路30は、塗りつぶすべき多角形を
含む最小の長方形の範囲内で、作業領域8のデータを読
み出すように、スキャナ31に指令する。スキャナ31
は、作業領域8を走査し、塗りつぶすべき範囲のアドレ
スを求める。
上述のようにして、描画すべき直線、塗りつぶすべき水
平線分が決定されると、これらを構成するドツトが1つ
ずつ、テクスチャ発生器32に供給される。テクスチャ
発生器32は、これらの直線を実線で表示するか、破線
で表示するか等の指示に従い、上記ドツトを表示するか
否かを決定する。すなわち、テクスチャ発生器32は、
線、塗りつぶしのためのテクスチャを保存しているパタ
ーンメモリ33に上記ドツトのX−Y座標を供給し、指
定されたテクスチャと、座標とに応じたドツトデータを
読み出し、上記ドツトに対応したテクスチャ上の値(“
1”、“0”)を発生する。
描画すべき点の座標と値が決定されると、点描画回路3
4は、1ピクセル分の描画を行う。この描画は、以下の
各種変換あるいは制限の下に行なわれる。
まず、ポイント・エキスパンダ35は、■ピクセルの描
画を1ベルの大きさに拡大する。ここで、■ベルとは、
ロジカルな画素の大きさで、例えば、普通の線の場合は
IXIピクセルからなり、太線の場合は2×3ビクセル
からなる等々である。なお、1ペルの大きさは、ステー
タスレジスタ22に格納されている。
次に、透明チェッカ36は、描画しようとしている色が
、透明にすべき色か否かをチェックし、透明にする場合
には描画しないようにする。この指示は、CPUI側か
らコマンドによって与えられ、カラーレジスタ37を介
して供給されるもので、例えば、点線を描く場合に、点
の間は背景の色を消して透明にし、点線らしく見仕たい
というような場合に有効である。
上記カラーレジスタ37は、VRAM6の表示領域7 
A、7 B、7 C,7Dに書き込むカラー・インデッ
クス(4ビツト)を記録するとともに、表示領域7 A
、7 B、7 C,7Dから読み出したカラー・インデ
ックスを格納するものである。
クリッピング・チェッカ38は、描画すべき点がクリッ
ピング領域の内か外かをチェックする乙のである。この
クリッピング領域は、長方形によって与えられ、クリッ
ピング・チェッカ38は、この長方形の水平方向(X方
向)の最小座標Xρと最大座標xh、垂直方向(Y方向
)の最小座標’lと最大座標Yhとを記憶する4個のレ
ジスタと、描画点がこの長方形内に入るか否かを調べる
比較器とを有している。そして、入っている場合にのみ
、VRAMG上の描画アドレスを出力する。
次に、マスキング・チェッカ39は、作業領域8に形成
されたマスキングデータと、描画すべき点とを突き合わ
せ、描画点をマスキングするか否かを決定する。そして
、マスキングする場合には、描画しない。つまり、描画
アドレスを出力しない。
最後に、描画コントローラ40は、表示領域7A、7B
、7C,7Dおよび作業領域8への描画のスイッチを行
うもので、VRAMアドレスを座標データの形で出力す
る。これによって、カラーレジスタ37に格納されたカ
ラー・インデックスが、VRAMインターフェイスI6
を介してVRAM6の当該アドレスに描画される。なお
、上記座標データは、VRAMインターフェイスI6に
よって、実際のVRAMアドレスに変換される。
次に、第5図を参照して、本実施例の要旨であるイミー
ディエットコマンドとノーマルコマンドの処理動作につ
いて説明する。ここで、イミーディエットコマンドは、
グラフィック・ディスプレイ・コントローラ4内のレジ
スタ類の初期設定、カーソル関係の命令、カラー・テー
ブルの書き換えなどの命令であり、各1バイトのオペレ
ーションコードおよびオペランドから構成されている。
一方、ノーマルコマンドは描画を実行する命令であり、
オペレーションコードが1バイト、オペランドが任意バ
イト長になっている。
第5図は、CPUIからCPUインターフェイス11へ
のコマンドソーケンスの一例を示すものである。図にお
いて、Nl、N2は、ノーマルコマンドのオペレーショ
ンコード、n11+n12+n13+n14はオペレー
ションコードN、に後続するオペランド、nt++nt
t、n23.nzt+ntsはオペレーションコードN
2に後続するオペランドである。
一方、II、r2.I3はイミーディエットコマンドの
オペレーションコード、lz+i+t+1+、+はオペ
レーションコードII、I2,13に後続する各オペラ
ンドである。
今、CPU lからCPUインターフェイス11へ第1
のノーマルコマンドが供給されると、そのオペレーショ
ンコードNtおよびオペランドnil〜n14はF’1
FO12へ順次格納される。すなわち、まず、オペレー
ションコードN、が、ポートセレクト信号P’S“0”
(オペレーションコード)、第7ビツトCD7“0”(
ノーマルコマンド)の状態で、CPUインターフェイス
11に供給されると、CPUインターフェイス11のラ
ッチllaにオペレーションコードN、がラッチされる
。また、第3図のアンドゲートllkから“1”信号が
出力され、これがオアゲートIlrからライトFIFO
信号として出力される。これによって、ラッチllaに
ラッチされたオペレーションコードN、がFIFOI2
に書き込まれる。
次に、オペランドnilが、ポートセレクト信号P S
 ” I”(オペランド)、第7ビツトCD7“0”の
状態で、CPUインターフェイス11に供給されると、
これがラッチIlaにラッチされる。また、アントゲ−
t−11gから“1”信号が出力され、この出力がアン
トゲートlipを経由してオアゲートllrからライl
−F I F O信号として出力される。これによって
、ラッチllaにラッチされたオペランドn++がF’
1FOI2に書き込まれる。
また、オペランドn12も同様にしてFIFO12に書
き込まれる。
この時点で、CPUIにイミーデイエットコマンドが発
生したとすると、CPUIはCP Uインターフェイス
11へ、このイミーデイエットコマンドを供給する。す
なわち、まず、オペレーションコード■、を、ポートセ
レクト信号“0“、第7ビツトCD7“l”(イミーデ
イエットコマンド)の状態で、CPUインターフェイス
IIへ供給する。
これによって、CPUインターフェイス11は、オペレ
ーションコード11をラッチIlaにラッチする。また
、アンドゲートlliから“1”信号が出力され、ラッ
チllaの内容がランチllhにラッチされる。
次に、オペランドIllが供給されると、CPUインタ
ーフェイスItは、これをラッチIlaにラッチする。
また、アンドゲートl1gから“I”信号が出力され、
SRフリップフロ・ツブII(。
ディレィ回路11mを通してアンドゲートllqに供給
された“I”信号との論理積が取られ、アンドゲートl
lqからレンスタ・ライトイネーブル信号が出力される
。これによって、ラッチllhにラッチされた、オペレ
ーションコード■1が指定するレジスタ類(第2図のL
UT I Tも含まれる)に、ラッチllaにラッチさ
れた、オペランドI11が書き込まれる。こうして、イ
ミーディエットコマンドは直ちに実行される。
イミーディエットコマンドが実行されると、CPUIは
他のイミーディエットコマンドがないことを確認し、再
びノーマルコマンドをCPUインターフェイス11に送
る。すなわち、第1のノーマルコマンドの第3オペラン
ドn13、第4オペランドn+4を順次送る。そして、
F’IPO12に書き込み、書き込まれた順にノーマル
コマンドが実行される。
以下、同様に、第2のノーマルコマンドがCPUインタ
ーフェイスIIに供給され、その途中で第2、第3のイ
ミーディエットコマンドが優先的に送られて実行される
。その後、第2のノーマルコマンドのオペランドn22
以降が送られ、FrF012に書き込まれて実行される
この実施例によれば、イミーディエットコマンドは発生
した時点で直ちに実行されるから、カラー・テーブルの
書き換え、カーソル関係の処理などを直ちに行うことが
できる。従って、ブランキング期間にカラー・テーブル
の書き換え等を確実に行うことができ、画面のちらつき
を防止できる。
また、カーソルの移動等を応答遅れなく行うことができ
、操作者に不安感を与えなくて済む。
更に、ノーマルコマンドの1つ0オペレーシヨンコード
に対して、多数のオペランドを後続させ、これらをFI
FO12に記憶させておくことができるから、多角形を
描画するような場合に、頂点を一括供給できる。従って
、従来のように1つ1つのill線について、オペレー
ジジンコードを送る必要がなくなり、コマンドの効率向
上を図ることができる。
[発明の効果] 以上説明したように、この発明は、イミーデイエットコ
マンドとノーマルコマンドの2種類のコマンドを設け、
イミーディエットコマンドを優先的に実行するようにし
たので、カラー・テーブルの書き換えやカーソル関係の
処理を迅速に行うことができる。これにより、コマンド
処理の効率向上を図ることができ、同時に、画面のちら
つきや応答遅れのない図形処理装置を提供できる。
【図面の簡単な説明】
第1図はこの発明の一実施例の全体構成を示すブロック
図、第2図は同実施例のグラフィック・ディスプレイ・
コントローラの構成を示すブロック図、第3図は、CP
Uインターフェイスのコマンドタイプ判別回路の構成を
示すブロック図、第4図は同グラフィック・ディスプレ
イ・コントローラのファンクショナル・コントローラの
構成を示すブロック図、第5図はCPUIからCPUイ
ンターフェイス11へのコマンドの受は渡し状態を示す
図、第6図は従来の図形処理装置におけるコマンドの受
は渡し状態を示す図である。 ■・・・・・・CPU(中央処理装置)、4・・・・・
・グラフィック・ディスプレイ・コントローラ(表示制
御装置)、5・・・・・・CRT表示装置、11・・・
・・・CPUインターフェイス(判別手段、供給手段)
、I2・・・・・・FrFO(バッファ)。 GDC4の臼師頃庶゛

Claims (1)

  1. 【特許請求の範囲】 中央処理装置と、表示装置と、前記中央処理装置からの
    コマンドによって前記表示装置への表示を制御する表示
    制御装置とを具備してなる図形表示装置において、 前記中央処理装置は、 前記表示制御装置へのコマンドを、描画コマンド等から
    なるノーマルコマンドと、前記表示制御装置のレジスタ
    類の書き換えコマンド等からなるイミーディエットコマ
    ンドとに分けて前記表示制御装置に供給し、 前記表示制御装置は、 前記中央処理装置から供給されたコマンドをノーマルコ
    マンドとイミーディエットコマンドとに区別する判別手
    段と、 前記ノーマルコマンドを記憶するファーストイン・ファ
    ーストアウトのバッファと、 前記イミーディエットコマンドを前記中央制御装置によ
    り指定されたレジスタ類に直接供給する供給手段とを有
    する ことを特徴とする図形表示装置。
JP61035538A 1986-02-20 1986-02-20 図形表示装置 Pending JPS62192865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61035538A JPS62192865A (ja) 1986-02-20 1986-02-20 図形表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61035538A JPS62192865A (ja) 1986-02-20 1986-02-20 図形表示装置

Publications (1)

Publication Number Publication Date
JPS62192865A true JPS62192865A (ja) 1987-08-24

Family

ID=12444509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61035538A Pending JPS62192865A (ja) 1986-02-20 1986-02-20 図形表示装置

Country Status (1)

Country Link
JP (1) JPS62192865A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428013U (ja) * 1990-06-29 1992-03-05
JPH04282692A (ja) * 1990-09-14 1992-10-07 Hughes Aircraft Co 多機能グラフィックプロセッサ
JPH06215141A (ja) * 1992-11-30 1994-08-05 Internatl Business Mach Corp <Ibm> 2つのグラフィック・データ・ストリームを同時に処理する装置および方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428013U (ja) * 1990-06-29 1992-03-05
JPH04282692A (ja) * 1990-09-14 1992-10-07 Hughes Aircraft Co 多機能グラフィックプロセッサ
JPH06215141A (ja) * 1992-11-30 1994-08-05 Internatl Business Mach Corp <Ibm> 2つのグラフィック・データ・ストリームを同時に処理する装置および方法

Similar Documents

Publication Publication Date Title
EP0095618B1 (en) Memory system
CA1328696C (en) Method and apparatus for displaying a plurality of graphic images
US5299309A (en) Fast graphics control system capable of simultaneously storing and executing graphics commands
US6492992B2 (en) Graphic pattern processing apparatus
US4613852A (en) Display apparatus
JPS6262390A (ja) グラフイツク表示装置
JPH04257085A (ja) ブロックテクスチャコンプレックスクリップマスクプロセッサ
US4622547A (en) Memory access control apparatus
US4747042A (en) Display control system
EP0209736B1 (en) Display control device
JPH0569224B2 (ja)
JPH0252271B2 (ja)
JPS62192865A (ja) 図形表示装置
US5262767A (en) Display control device
JPH05282199A (ja) 画像メモリ装置
US5309560A (en) Data selection device
JPS62204389A (ja) 任意多角形によるクリツピング・シ−ルデイング方法
JPS61138329A (ja) デイスプレイコントロ−ラ
JPS62211784A (ja) 表示制御装置
JPS63132286A (ja) グラフイツク表示装置
JP3252359B2 (ja) 画像処理装置
JPS589449B2 (ja) ライトペンを備えたcrt表示装置
JPH0253797B2 (ja)
JPH0562349B2 (ja)
JPS62204385A (ja) 領域マスキング方法