JPS62192865A - 図形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、多角形等の各種図形の表示および塗りつぶ
し等を行うのに好適な図形表示装置に係り、特に、ＣＰ
Ｕから表示制御装置へのコマンドを効率よく処理できる
ようにした図形表示装置に関する。

［従来の技術］ 一般に、図形表示装置は、ＣＰ　ｔＪと、表示装置と、
ＣＰ　Ｕからのコマンドによって表示装置への表示制御
を行う表示制御装置（グラフインク・ディスプレイ・コ
ントローラ）とから構成される。

上記コマンドには、直線や円、あるいは多角ｊ１ヨ等の
図形に対応するドツトデータをＶＲＡＭ（ビデオＲＡＭ
）Ｊ二に描画させる描画コマンドや、表示画面の大きさ
、カーソルのパターン、あるいはカラー・テーブルの書
き換えなどを命令する描画コマンド以外のコマンドがあ
る。

第６図は、従来のコマンドの一例を示す概念図である。

図において、Ｃ、、Ｃ２，Ｃ３，Ｃ，・・・・・は、コ
マンドのオペレーションコードであり、オペレーション
コードＣ８の後に！；、２バイトのオペラッドＯ＋＋、
Ｏ□が続き、オペレーションコードｃ２の後には、１バ
イトのオペランドＯ１＋が、・・・・・・・・・オペレ
ーションコードＣ４の後には、４バイトのオペランド０
４１１０４２＋０４４１１０４４が続いている。

これら一連のコマンドがＣＰＵから表示制御装置に供給
されて、描画や表示制御が行なイっれていた。

［発明が解決しようとする問題点］ ところで、上述した従来の図形表示装置においては、描
画コマンドも他のコマンドも区別しないで、コマンドが
発生した順序で実行していた。このため、対話型の図形
表示装置で、例えばカーソルの位置を移す等の操作をし
ても、多角形などを描画している場合は、この処理が終
了するまで待たなければならず、装置側の応答が遅れて
しまい、操作者が不安になるといった問題があった。

また、ブランキング期間中にカラー・テーブル等の書き
換えを実行して、表示のちらつきをなくそうとしても、
直前の描画コマンドが終了するのを待っている間に、ブ
ランキング期間が終わってしまい、カラー・テーブルの
書き換えは、表示期間中に実行されることとなり、ちら
つきが防止できないといった不都合も生じた。

この発明は、このような背景の下になされたもので、コ
マンド受は渡しとコマンド実行の効率向上を図り、併せ
て表示画面の品質向上を実現できる図形表示装置を提供
することを目的とする。

［問題点を解決するための手段］ 上記問題点を解決するためにこの発明は、中央処理装置
と、表示装置と、前記中央処理装置からのコマンドによ
って前記表示装置への表示を制御する表示制御装置とを
具備してなる図形表示装置において、　前記中央処理装
置は、前記表示制御装置へのコマンドを、描画コマンド
等からなるノ、−マルコマンドと、前記表示制御装置の
レジスタ類の書き換えコマンド等からなるイミーディエ
ットコマンドとに分けて前記表示制御装置に供給し、前
記表示制御装置は、前記中央処理装置から供給されたコ
マンドをノーマルコマンドとイミーディエットコマンド
とに区別する判別手段と、前記ノーマルコマンドを記憶
するファーストイン・ファーストアウトのバッファと、
前記イミーディエットコマンドを前記中央制御装置によ
り指定されたレジスタ類に直接供給する供給手段とを有
することを特徴とする。

［作用コ 上記構成によれば、ノーマルコマンドは、一旦Ｆ■ＦＯ
に記憶され、実行される。一方、イミーディエットコマ
ンドは、直ちに実行される。従って、上述した従来の不
都合を除去できる。

［実施例］ 以下、図面を参照して、本発明の詳細な説明する。

第１図は、この発明を適用した表示装置の全体構成を示
すブロック図である。図において、ｌはＣＰＵである。

ＣＰＵＩには、バス２を介してメモリ３とグラフィック
・ディスプレイ・コントローラ４とが接続されている。

このＣＰＵＩは、表示すべき図形の座標データやコマン
ドを作り、グラフィック・ディスプレイ・コントローラ
４に供給する。グラフィック・ディスプレイ・コントロ
ーラ４は、ＣＰＵＩから送られてきた座標データとコマ
ンドにより、ＶＲＡＭ（ビデオＲＡＭ）６への描画（書
き込み）を行う。また、ＶＲＡＭ６に描画された表示デ
ータを順次読み出し、読み出したデータにＤ／Ａ変換等
を施して、ＣＲＴ表示装置５に供給し、図形表示させる
。

ＶｒＬＡＭ６は、４面の表示領域７Ａ、７Ｂ、７Ｃ。

７Ｄと１面の作業領域８とからなる。これらの各領域は
、ＣＲＴ表示画面上の各画素に対応しており、各面は同
一のメモリ容量を持っている。そして、４面の表示領域
７　Ａ、７　Ｂ、７　Ｇ、７　Ｄは表示色データｆ格納
し、作業領域８は各種作業を行うために使用する。

第２図は、上記グラフィック・ディスプレイ・コントロ
ーラ４の内部構成を示すブロック図である。図において
、ＣＰＵインターフェイスＩｆは、８ビツトのデータバ
スＣＤＯ〜７、およびポートセレクト線ＰＳ、チップセ
レクト線Ｃ５Ｒ（読み出し用）、Ｃ５Ｗ（書き込み用）
等の制御バスを通してＣＰＵＩに接続されている。

ＣＰＵＩからは、データバスＣＤＯ〜７を通して、座標
データやコマンドが送られてくる。前記コマンドは、オ
ペレーションコードとオペランドとから構成されるもの
で、ＣＰＵＩからＣＰＵインターフェイス１１へ送られ
る。この場合、オペレーションコードとオペランドとは
別個のポートに入力され、その区別がポートセレクトＰ
Ｓ（１ビツト）により示されるようになっている。

上記コマンドにはまた、描画を指示するノーマルコマン
ドと、後述するカーソル、カラー・テーブル等の書き換
えなどを指示するイミーデイエットコマンドとの２種類
があり、上記ＣＤ７のビットで区別される。

ＣＰＵインターフェイス１１は、これらのコマンドタイ
プを判別し、ノーマルコマンドはＰＩＰ０１２に一旦格
納し、イミーデイエットコマンドは直接各部へ送る。ま
た、ｃｐｕｔから送られてきたオペレーションコードか
らレジスタ番号を得るとともに、オペランドからデータ
を得、これらを出力する。なお、これらの詳細は後述す
る。

上記ＦＩＦＯ１２は、ＣＰＵＩからのノーマルコマンド
とデータを一時格納するための書き込み用ＦＩＦＯと、
ＣＰＵＩへ送るデータを格納するための読み出し用ＦＩ
ＦＯと、これらの書き込み、読み出しを制御する占ント
ローラと、Ｉ１０コントローラとを持っている。Ｉ１０
コントローラは、コマンドのオペレーションコードとオ
ペランドとを判別し、後述するファンクショナル・コン
トローラ２０の起動、停止を制御し、ファンクショナル
・コントローラ２０とのデータの受は渡しを行う。また
、ＣＰＵＩからのデータにより、カーソル・パターンデ
ータを出力し、カーソル・コントローラ１４に供給する
。

上記カーソル・コントローラ１４は、カーソルの表示座
標（Ｘ、Ｙ座標）を記憶するカーソル・ノくラメータ・
レジスタと、カーソルのノくターンを格納するカーソル
・パターン・レジスタと、カーソルの座標と走査位置と
を比較する比較器と、カーソルの点滅を制御するためブ
リンク・カウンタとを持っている。そして、カーソルの
表示座標と走査位置とが一致したときに、カーソル・オ
ン信号を出力し、カーソルの表示を指示する。なお、上
記カーソル・パターンは、ＶＲＡＭ６に記憶されたもの
を、表示直前に涜み出して取り出すようになっている。

ＣＲＴＣ（ＣＲＴコントローラ）１５は、表示制御を行
うもので、ＣＲＴ表示装置５へのタイミング信号、すな
わち、垂直同期信号、水平同期信号を作るとともに、内
部タイミング信号を形成して、Ｖ　ＲＡ　Ｍ　６の読み
出しアドレスを出力し、ＶＲＡＭインターフェイス１６
に供給する。すなわち、Ｃｒ（ＴＣ１５は、表示時のＶ
　ＲＡ　Ｍアドレス、カーソル・パターンのＶＲＡＭア
ドレス、およびＶＲＡＭリフレッシュ時のＶＲＡＭアド
レスヲ、Ｘ−Ｙ座標の形で出力し、ＶＲＡＭインターフ
ェイス１６に供給する。なお、これらのアドレスは、Ｖ
ＲＡＭインターフェイス１６で、Ｘ−Ｙ座標から実際の
ＶＲＡＭアドレスに変換される。

上記ＶＲＡＭインターフェイス１６は、ＣＲＴＣ１５か
ら供給された内部タイミング信号からＶＲＡＭ６のアク
セス用タイミング信号を作り出力する。すなわち、ＲＡ
Ｓ（行アドレス選択信号）、ＣＡＳ（列アドレス選択信
号）およびＲ／Ｗ（リード／ライト信号）を出力する。

また、ＣＲＴＣＩ５から供給されたＶＲＡＭアドレスか
ら、各９ビツトの行および列アドレス信号ＶＲＡＯ〜８
を形成して出力する。更に、ＶＲＡＭデータを記憶する
レジスタを有し、１６ビツトのＶＲＡＭデータＶＲＤＯ
〜１５を、ＶＲＡＭ６とやり取りする。

ＶＲＡＭインターフェイス１６を通して、ＶＲＡＭ６の
表示領域７Ａ、７Ｂ、７Ｃ，７Ｄから読み出された４ビ
ツトのデータ（カラー・インデックス）は、ＬＵＴ（Ｌ
ｏｏｋ　　Ｕｐ　　Ｔａｂｌｅ　；カラー・テーブル）
１７に供給される。このＬＵＴ１７は、ＶＲＡＭ６の各
面７　Ａ、７　Ｂ、７　Ｃ，，７Ｄから読み出された各
Ｉビット、つまり計４ビットのカラー・インデックスに
より、Ｒ、Ｇ　、Ｂ各３ビットとＴＰビットの計１０ビ
ットからなるカラー・バリューを得るようにした変換テ
ーブルである。具体的には、１０ビツト／ワードＸＩ６
ワードのＲＡＭから構成され、上記４ビツトのカラー・
インデックスをアドレス信号とし、いずれか１ワードが
カラー・バリューとして読み出されるようになっている
。なお、上記ＬＵ’ｒ１７は、ＣＰＵ　１によって書き
替えられるようになっている。

ＬＵＴ＋７から出力された１０ビツトのカラー・バリュ
ーは、表示データ発生器１８に供給される。表示データ
発生器１８の主な機能は、カーソル表示タイミングのカ
ラー・バリューを、カーソル・コントローラ１４から供
給されるカーソル・パターンに置き換えることである。

すなわち、カーソル・オン信号がオンのときには、すべ
てのカラー・バリューを透明とし、カーソルのみが表示
されるようにする。表示データ発生器Ｉ８の他の機能は
、ボーダータイミングにボーダーカラーを挿入したり、
帰線消去タイミングのカラー・バリューを黒とし表示さ
れないようにすることである。

表示データ発生器Ｉ８から出力された９ビツトの信号は
、ＤＡＣ（ディジタル／アナログ変換器）１９によって
アナログ信号に変換きれ、ＣＲＴ表示装置５に供給され
、表示される。

第３図は、上記ＣＰＵインターフェイス１１のコマンド
タイプ判別部の構成を示すブロック図である。ここで、
イミーディエットコマンドのオペレーションコードとオ
ペランドは共に１バイトで、ノーマルコマンドのオペレ
ーションコードは１バイト、オペランドは任意バイトで
ある。

第３図において、ラッチｌｌａは、９ビツトのラッチで
あり、データバスＣＤＯ〜７から順番に供給されるコマ
ンドのオペレーションコードとオペランドとを順次ラッ
チするとともに、ポートセレクト線ＰＳから供給される
ポートセレクト信号（１ビツト）をラッチする。このラ
ッチは、インバータｌｌｂを介してラッチｌｌａのセッ
ト端に供給される、書き込み用チップセレクト信号Ｃ５
Ｗの反転信号によって行なイつれる。

上記反転信号は、Ｄフリップフロップｌｌｃのクロック
端にも供給され、データ入力端に印加されている“ｌ”
信号を、ＤフリップフロップＩｌｃに取り込む。Ｄフリ
ップフロップＩｌｃの出力は、１クロック分の遅延時間
を持つディレィ回路１１ｄに供給され、ディレィ回路ｌ
ｉｄの出力がＤフリップフロップｌｌｃのリセット端に
供給されている。

この結果、ディレィ回路ｌｉｄからは、チップセ、レフ
ト信号Ｃ８Ｗか供給されてから、ｌクロック後に立ち上
がり、更にｌクロック後に立ち下がる゛　　信号Ｓａが
出力される。

さて、ラッチｌｌａにラッチされたデータの内、ボート
セレクト信号ＰＳは、０″のときにデータＣＤＯ〜７が
オペレーションコードであることを示し、“ｌ”のとき
にデータＣＤＯ〜７がオペランドであることを示すもの
で、これによって、オペレーションコードとオペランド
との区別がなされる。すなわち、ボートセレクト信号Ｐ
Ｓは、インバータｌｉｅを介してアンドゲートｌｌｆの
第１入力端に供給されると共に、アンドゲートｌ１ｇの
第１入力端に直接供給され、これらのアンドゲート１１
ｆ、ｌ１ｇの第２入力端に供給される信号Ｓａとの論理
積が取られる。この結果、アンドゲート１１ｆからは、
ラッチｌｌａにラッチされたデータがオペレーションコ
ードのときに“１”信号が出力され、アンドゲートＩ１
ｇからは、上記データがオペランドのときに“ｌ“信号
が出力される。

次に、ラッチｌｌａにラッチされたデータの内、８ビツ
トのデータＣＤＯ〜７はラッチｌｌｈに供給されるとと
もに、グラフィック・ディスプレイ・コントローラ４内
の各レジスタとＰＩＦＯ１２とに供給される。また、上
記データの第７ビ・ソトＣＤ７は、“θ″のときにノー
マルコマンド、“Ｉ”のときにイミーデイエットコマン
ドを示すもので、これによって、ノーマルコマンドとイ
ミーデイエ・ソトニマンドとの判別がなされる。すなわ
ち、信号ＣＤ　７は、アントゲ−）　１１　ｉの第１人
ツノ端に直接供給されると共に、インバータｔｉｊを介
してン′ンドゲートｌｌｋの第１入力端に供給され、ア
ンドゲートｌｌ「から該アンドゲートｆｌｉ、ｌｌｋの
第２入力端に供給される信号（この信号はオペレーショ
ンコードのとき“ｌ“となる）との論理積か取られる。

この結果、アンドゲートｌｌｉは、ラッチＩｌａにラッ
チされたデータがイミーディエットコマンドのオペレー
ションコードのときに“１”信号を出力し、アンドゲー
ト１１には、上記データがノーマルコマンドのオペレー
ションコードのときに“Ｉ”信号を出力する。

アンドゲートＩｌｉの出力は、ラッチＩｌｂのセット端
とＳＲフリップフロップ１１１２のセット端とに供給さ
れ、ラッチｌｌａから供給されたイミーディエｙ　ｈコ
マンドのオペレーションコードを、ラッチｌｌｈにセッ
トするとともに、ＳＲフリップフフロプＩｌｊをセット
する。

ＳＲフリップフロップ１１σの出力は、ｌクロッ７分の
遅延時間を有するディレィ回路１１ｍに供給される。デ
ィレィ回路１１ｍの出力は、イ：／バータＩｌｎを介し
てアンドゲートｌｉｐの第１入力端に供給されるととも
に、アントゲ−１−１１ｑの第１入力端に直接供給され
る。一方、これらのアンドゲートｌｉｐ、Ｉｌｑの第２
入力端には、オペランドがラッチされたときに“ｌ”信
号を出力するアンドゲートｌｉｄの出力が供給される。

更に、アンドゲートＩｌｑの出力がＳＲクリップフフロ
プＩＩＱのリセット端に送られる。

この結果、ディレィ回路Ｌ’　１　ｍからは、イミーデ
ィエットコマンドのオペレーションコードがラッチされ
てｌクロック経過後に立ち上がり、イミーディエットコ
マンドのオペランドがラッチされてｌクロック経過後に
立ち下がる信号ｓｂが出力される。また、アンドゲート
ｌｌｑからは、イミーディエットコマンドのオペランド
が入力されたときに立ち上かり、ｌクロック経たときに
立ち下がるレジスタ・ライトイネーブル信号か出力され
る。

これにより、ラッチｌｌｈにラッチされたイミーディエ
ットコマンドのオペレーションコードによって番号指定
されたレジスタ類に、ラッチｌｌａにラッチされたイミ
ーディエットコマンドのオペランドの内容が書き込まれ
る。

一方、ノーマルコマンドのオペレーションコードあるい
はオペランドの、ＦＩＦＯＩ２への書き込み要求を示ず
アンドゲートｌｌｋ、ｌｉｐの出力は、オアゲートｌｌ
ｒに供給され、オアゲートｌＩｒからは、ライトＦＩＦ
Ｏ信号ＷＦＩＦＯが出力される。これにより、ラッチＩ
ｌａにラッチされたノーマルコマンドのオペレーション
コードまたはオペランドがＦ■ＦＯ１２に書き込まれる
。

以上を要約すると次の通りである。まず、イミーディエ
ットコマンドのオペレーションコードは、ラッチＩｌｂ
にラッチされてレジスタ番号を示し、イミーディエット
コマンドのオペランドはラッチ１１ａにラッチされて上
記レジスタ番号で指定されたレジスタ類に書き込まれる
。一方、ノーマルコマンドのオペレーションコードとオ
ペランドとは、いずれらラッチＩｌａにラッチされ、Ｆ
ＩＦ０１２に書き込まれる。

次に、第４図を参照して、ファンクショナル・コントロ
ーラ２０につき詳述する。ファンクショナル・コントロ
ーラ２０は、描画制御を行うものである。第４図におい
て、データハンドラ２１は、ＦＩＦＯ１２とのデータの
受は渡しをするためのものである。この場合、ＰＩＦＯ
１２側からは、描画に必要なコマンドおよび座標データ
等の各種データが送られてくる。また、ファンクショナ
ル・コントローラ２０側からは、ＣＰＵＩへの転送デー
タがＦＩＦＯ１２に送られる。上記ＦＩＦＯ１２からの
データは、ステータスレジスタ２２へ供給される。

上記ステータスレジスタ２２は、描画コマンドを解釈し
、描画に関する一切のデータを持つ。すなわち、描画の
アドレス、クリッピング・エリアのアドレス、描画の色
情報、背景の色情報などのデータを有している。また、
内部バスを介して、後述するすへてのブロックと接続さ
れ、データのやり取りを行う。

次に、転送コントローラ２３は、ＣＰＵＩのデ−タエリ
アからＶＲＡＭ６へのデータ転送、あるいはその逆方向
のデータ転送を、１ビット単位あるいは１ピクセル単位
で行うもので、転送方向の制御やデータフォーマットの
変換等を行う。

拡大・縮小回路２４は、転送元（ｃｐｕｔまたはＶＲＡ
Ｍ６）におけるデータエリア（長方形領域）の大きさと
、転送先（ＶＲＡＭ６またはＣＰＵＩ）でのデータエリ
アの大きさとに応じて、転送図形の拡大、縮小を自動的
に行うものである。

矩形描画回路２５は、長方形の対角線上の２頂点を、ス
テータスレジスタ２２から受は取り、４辺の直線描画命
令に変換する。この直線描画命令は、ＤＤＡ２６に対し
てなされる。

ＤＤＡ（ディジタル・ディファレンシャル・アナライザ
）２６は、描画すべき直線の始点と終点との座標差から
、直線のドツト座標を発生する、周知の手段である。以
上の構成要素２５．２６によって、長方形の描画に必要
なデータが得られる。

次に、多角形の塗りつぶしに必要な構成要素につき説明
する。

多角形塗りつぶしコントローラ２７は、データハンドラ
２１から多角形の頂点アドレスを受は取り、外形描画を
するか塗りつぶしをするかを制御する。多角形外形描画
コントローラ２８は、表示領域７　Ａ、７　Ｂ、７　Ｃ
，７Ｄへの多角形の描画を制御するものである。すなわ
ち、各辺の始点、終点をＤＤＡ２６に供給し、順次直線
を発生させる。

次に、多角形作業領域描画回路°２９は、ＤＤＡ２６か
ら供給されるドツトデータに基づいて、多角形の外形に
対応する図形（塗りつぶし枠）を、作業領域８に描画す
るための制御を行う。

多角形塗りつぶし回路３０は、塗りつぶすべき多角形を
含む最小の長方形の範囲内で、作業領域８のデータを読
み出すように、スキャナ３１に指令する。スキャナ３１
は、作業領域８を走査し、塗りつぶすべき範囲のアドレ
スを求める。

上述のようにして、描画すべき直線、塗りつぶすべき水
平線分が決定されると、これらを構成するドツトが１つ
ずつ、テクスチャ発生器３２に供給される。テクスチャ
発生器３２は、これらの直線を実線で表示するか、破線
で表示するか等の指示に従い、上記ドツトを表示するか
否かを決定する。すなわち、テクスチャ発生器３２は、
線、塗りつぶしのためのテクスチャを保存しているパタ
ーンメモリ３３に上記ドツトのＸ−Ｙ座標を供給し、指
定されたテクスチャと、座標とに応じたドツトデータを
読み出し、上記ドツトに対応したテクスチャ上の値（“
１”、“０”）を発生する。

描画すべき点の座標と値が決定されると、点描画回路３
４は、１ピクセル分の描画を行う。この描画は、以下の
各種変換あるいは制限の下に行なわれる。

まず、ポイント・エキスパンダ３５は、■ピクセルの描
画を１ベルの大きさに拡大する。ここで、■ベルとは、
ロジカルな画素の大きさで、例えば、普通の線の場合は
ＩＸＩピクセルからなり、太線の場合は２×３ビクセル
からなる等々である。なお、１ペルの大きさは、ステー
タスレジスタ２２に格納されている。

次に、透明チェッカ３６は、描画しようとしている色が
、透明にすべき色か否かをチェックし、透明にする場合
には描画しないようにする。この指示は、ＣＰＵＩ側か
らコマンドによって与えられ、カラーレジスタ３７を介
して供給されるもので、例えば、点線を描く場合に、点
の間は背景の色を消して透明にし、点線らしく見仕たい
というような場合に有効である。

上記カラーレジスタ３７は、ＶＲＡＭ６の表示領域７　
Ａ、７　Ｂ、７　Ｃ，７Ｄに書き込むカラー・インデッ
クス（４ビツト）を記録するとともに、表示領域７　Ａ
、７　Ｂ、７　Ｃ，７Ｄから読み出したカラー・インデ
ックスを格納するものである。

クリッピング・チェッカ３８は、描画すべき点がクリッ
ピング領域の内か外かをチェックする乙のである。この
クリッピング領域は、長方形によって与えられ、クリッ
ピング・チェッカ３８は、この長方形の水平方向（Ｘ方
向）の最小座標Ｘρと最大座標ｘｈ、垂直方向（Ｙ方向
）の最小座標’ｌと最大座標Ｙｈとを記憶する４個のレ
ジスタと、描画点がこの長方形内に入るか否かを調べる
比較器とを有している。そして、入っている場合にのみ
、ＶＲＡＭＧ上の描画アドレスを出力する。

次に、マスキング・チェッカ３９は、作業領域８に形成
されたマスキングデータと、描画すべき点とを突き合わ
せ、描画点をマスキングするか否かを決定する。そして
、マスキングする場合には、描画しない。つまり、描画
アドレスを出力しない。

最後に、描画コントローラ４０は、表示領域７Ａ、７Ｂ
、７Ｃ，７Ｄおよび作業領域８への描画のスイッチを行
うもので、ＶＲＡＭアドレスを座標データの形で出力す
る。これによって、カラーレジスタ３７に格納されたカ
ラー・インデックスが、ＶＲＡＭインターフェイスＩ６
を介してＶＲＡＭ６の当該アドレスに描画される。なお
、上記座標データは、ＶＲＡＭインターフェイスＩ６に
よって、実際のＶＲＡＭアドレスに変換される。

次に、第５図を参照して、本実施例の要旨であるイミー
ディエットコマンドとノーマルコマンドの処理動作につ
いて説明する。ここで、イミーディエットコマンドは、
グラフィック・ディスプレイ・コントローラ４内のレジ
スタ類の初期設定、カーソル関係の命令、カラー・テー
ブルの書き換えなどの命令であり、各１バイトのオペレ
ーションコードおよびオペランドから構成されている。

一方、ノーマルコマンドは描画を実行する命令であり、
オペレーションコードが１バイト、オペランドが任意バ
イト長になっている。

第５図は、ＣＰＵＩからＣＰＵインターフェイス１１へ
のコマンドソーケンスの一例を示すものである。図にお
いて、Ｎｌ、Ｎ２は、ノーマルコマンドのオペレーショ
ンコード、ｎ１１＋ｎ１２＋ｎ１３＋ｎ１４はオペレー
ションコードＮ、に後続するオペランド、ｎｔ＋＋ｎｔ
ｔ、ｎ２３．ｎｚｔ＋ｎｔｓはオペレーションコードＮ
２に後続するオペランドである。

一方、ＩＩ、ｒ２．Ｉ３はイミーディエットコマンドの
オペレーションコード、ｌｚ＋ｉ＋ｔ＋１＋、＋はオペ
レーションコードＩＩ、Ｉ２，１３に後続する各オペラ
ンドである。

今、ＣＰＵ　ｌからＣＰＵインターフェイス１１へ第１
のノーマルコマンドが供給されると、そのオペレーショ
ンコードＮｔおよびオペランドｎｉｌ〜ｎ１４はＦ’１
ＦＯ１２へ順次格納される。すなわち、まず、オペレー
ションコードＮ、が、ポートセレクト信号Ｐ’Ｓ“０”
（オペレーションコード）、第７ビツトＣＤ７“０”（
ノーマルコマンド）の状態で、ＣＰＵインターフェイス
１１に供給されると、ＣＰＵインターフェイス１１のラ
ッチｌｌａにオペレーションコードＮ、がラッチされる
。また、第３図のアンドゲートｌｌｋから“１”信号が
出力され、これがオアゲートＩｌｒからライトＦＩＦＯ
信号として出力される。これによって、ラッチｌｌａに
ラッチされたオペレーションコードＮ、がＦＩＦＯＩ２
に書き込まれる。

次に、オペランドｎｉｌが、ポートセレクト信号Ｐ　Ｓ
　”　Ｉ”（オペランド）、第７ビツトＣＤ７“０”の
状態で、ＣＰＵインターフェイス１１に供給されると、
これがラッチＩｌａにラッチされる。また、アントゲ−
ｔ−１１ｇから“１”信号が出力され、この出力がアン
トゲートｌｉｐを経由してオアゲートｌｌｒからライｌ
−Ｆ　Ｉ　Ｆ　Ｏ信号として出力される。これによって
、ラッチｌｌａにラッチされたオペランドｎ＋＋がＦ’
１ＦＯＩ２に書き込まれる。

また、オペランドｎ１２も同様にしてＦＩＦＯ１２に書
き込まれる。

この時点で、ＣＰＵＩにイミーデイエットコマンドが発
生したとすると、ＣＰＵＩはＣＰ　Ｕインターフェイス
１１へ、このイミーデイエットコマンドを供給する。す
なわち、まず、オペレーションコード■、を、ポートセ
レクト信号“０“、第７ビツトＣＤ７“ｌ”（イミーデ
イエットコマンド）の状態で、ＣＰＵインターフェイス
ＩＩへ供給する。

これによって、ＣＰＵインターフェイス１１は、オペレ
ーションコード１１をラッチＩｌａにラッチする。また
、アンドゲートｌｌｉから“１”信号が出力され、ラッ
チｌｌａの内容がランチｌｌｈにラッチされる。

次に、オペランドＩｌｌが供給されると、ＣＰＵインタ
ーフェイスＩｔは、これをラッチＩｌａにラッチする。

また、アンドゲートｌ１ｇから“Ｉ”信号が出力され、
ＳＲフリップフロ・ツブＩＩ（。

ディレィ回路１１ｍを通してアンドゲートｌｌｑに供給
された“Ｉ”信号との論理積が取られ、アンドゲートｌ
ｌｑからレンスタ・ライトイネーブル信号が出力される
。これによって、ラッチｌｌｈにラッチされた、オペレ
ーションコード■１が指定するレジスタ類（第２図のＬ
ＵＴ　Ｉ　Ｔも含まれる）に、ラッチｌｌａにラッチさ
れた、オペランドＩ１１が書き込まれる。こうして、イ
ミーディエットコマンドは直ちに実行される。

イミーディエットコマンドが実行されると、ＣＰＵＩは
他のイミーディエットコマンドがないことを確認し、再
びノーマルコマンドをＣＰＵインターフェイス１１に送
る。すなわち、第１のノーマルコマンドの第３オペラン
ドｎ１３、第４オペランドｎ＋４を順次送る。そして、
Ｆ’ＩＰＯ１２に書き込み、書き込まれた順にノーマル
コマンドが実行される。

以下、同様に、第２のノーマルコマンドがＣＰＵインタ
ーフェイスＩＩに供給され、その途中で第２、第３のイ
ミーディエットコマンドが優先的に送られて実行される
。その後、第２のノーマルコマンドのオペランドｎ２２
以降が送られ、ＦｒＦ０１２に書き込まれて実行される
。

この実施例によれば、イミーディエットコマンドは発生
した時点で直ちに実行されるから、カラー・テーブルの
書き換え、カーソル関係の処理などを直ちに行うことが
できる。従って、ブランキング期間にカラー・テーブル
の書き換え等を確実に行うことができ、画面のちらつき
を防止できる。

また、カーソルの移動等を応答遅れなく行うことができ
、操作者に不安感を与えなくて済む。

更に、ノーマルコマンドの１つ０オペレーシヨンコード
に対して、多数のオペランドを後続させ、これらをＦＩ
ＦＯ１２に記憶させておくことができるから、多角形を
描画するような場合に、頂点を一括供給できる。従って
、従来のように１つ１つのｉｌｌ線について、オペレー
ジジンコードを送る必要がなくなり、コマンドの効率向
上を図ることができる。

［発明の効果］ 以上説明したように、この発明は、イミーデイエットコ
マンドとノーマルコマンドの２種類のコマンドを設け、
イミーディエットコマンドを優先的に実行するようにし
たので、カラー・テーブルの書き換えやカーソル関係の
処理を迅速に行うことができる。これにより、コマンド
処理の効率向上を図ることができ、同時に、画面のちら
つきや応答遅れのない図形処理装置を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体構成を示すブロック
図、第２図は同実施例のグラフィック・ディスプレイ・
コントローラの構成を示すブロック図、第３図は、ＣＰ
Ｕインターフェイスのコマンドタイプ判別回路の構成を
示すブロック図、第４図は同グラフィック・ディスプレ
イ・コントローラのファンクショナル・コントローラの
構成を示すブロック図、第５図はＣＰＵＩからＣＰＵイ
ンターフェイス１１へのコマンドの受は渡し状態を示す
図、第６図は従来の図形処理装置におけるコマンドの受
は渡し状態を示す図である。 ■・・・・・・ＣＰＵ（中央処理装置）、４・・・・・
・グラフィック・ディスプレイ・コントローラ（表示制
御装置）、５・・・・・・ＣＲＴ表示装置、１１・・・
・・・ＣＰＵインターフェイス（判別手段、供給手段）
、Ｉ２・・・・・・ＦｒＦＯ（バッファ）。 ＧＤＣ４の臼師頃庶゛

Claims (1)

1. 【特許請求の範囲】 中央処理装置と、表示装置と、前記中央処理装置からの
   コマンドによって前記表示装置への表示を制御する表示
   制御装置とを具備してなる図形表示装置において、 前記中央処理装置は、 前記表示制御装置へのコマンドを、描画コマンド等から
   なるノーマルコマンドと、前記表示制御装置のレジスタ
   類の書き換えコマンド等からなるイミーディエットコマ
   ンドとに分けて前記表示制御装置に供給し、 前記表示制御装置は、 前記中央処理装置から供給されたコマンドをノーマルコ
   マンドとイミーディエットコマンドとに区別する判別手
   段と、 前記ノーマルコマンドを記憶するファーストイン・ファ
   ーストアウトのバッファと、 前記イミーディエットコマンドを前記中央制御装置によ
   り指定されたレジスタ類に直接供給する供給手段とを有
   する ことを特徴とする図形表示装置。