JPS6117190A

JPS6117190A - 図形表示装置

Info

Publication number: JPS6117190A
Application number: JP60116313A
Authority: JP
Inventors: ジエームズ・ユタゼラス
Original assignee: MIDWEST ANALOG AND DIGITAL Inc
Current assignee: MIDWEST ANALOG AND DIGITAL Inc
Priority date: 1976-06-11
Filing date: 1985-05-29
Publication date: 1986-01-25
Also published as: US4145754A; JPS534435A; GB1587168A; DE2726284A1; FR2354600A1; CA1073132A; FR2354600B1; GB1587170A; JPS6142275B2; GB1587169A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明はライン・セグメント映像表示装置に関するも
のである。

米国特許第３，９７８，４７０号は、垂直走査線および
ライン・セグメントで形成された表示物を有するラスク
式テレビジョンセットを開示する。電算機は各ライン・
セグメントの出発へと最終点を記憶し、そして情報は適
当なシーケンスで表示手段へ読み出される。

ステップ状の図形表示物は簡単にそして普通に解釈され
る波形を提供しない。呈示されたデータは走査線の数で
制限される。

昭和５２年特許願第６８７２４号に係る発明では、ラス
ク型表示装置は、遂次飛び越された表示フレームを生じ
る走査線ドライバを有する。ディ、ジオル・・メモリイ
・ユニットは表示物を生じるためのスタート・データお
よびストップ・データを記憶する。

リーグは、複数個のデータ点間で読み出された第１フレ
ームのためのデータを得、かつ第１複数個のデー、夕点
内の間挿データ・サンプルである複数個のデータ点間で
読み出された第２フレームのためのデータを得る。その
結果、重なりかつ飛び越されたライン・セグメントでラ
イン・セグメント図形表示物が得られる。これは、所定
数の走査線がデータ点の２倍の数を表わし得る新規で独
特のデータ呈示になる。これは、新規で異なる呈示にな
り、更に図形表示物のきめ得る部分に亘ってフリッカを
相当低減できる。視覚呈示は相当改善されかつ連続する
図形として現われる。

望ましい一構成例では、データはメモリイ内のアドレス
に次々に記憶される。一つのフレームは、第１アドレス
で始まり、第１ライン・セグメントとして第３アドレス
で停止する。第２ライン・セグメントは第４記憶位置お
よび第７記憶位置などを含む。ビームの帰線期間中、ア
ドレス・カウンタは第１データ・アドレスから２だけ増
加される。

水平ドライブ時には、カウンタは、１増加されて別なフ
ィールドの出発データ点を呼び出しその後第１フイール
ドのライン・セグメントと重なる別なフィールドのライ
ン・セグメントを生じ続ける。

波形は視覚上改善され、そして慣用のテレビジョンに関
連したフリッカは最少にされる。走査線が５１２本の慣
用のテレビジョン表示装置は、この中に含まれるデータ
点の数を増す結果としてこの表示装置から相当除去され
る３０ヘルツのフリッカを含む。

１本の走査線内にない出発点データおよび停止点データ
すなわちオフスケールは誤表示ラインを生じる。本発明
の特色では、オフスケール・データは検出され、そして
生じられた一対の走査線は頂部データから長い頂部縁ま
での第１走査線および底部縁から上へ向って下部データ
までの第２走査線を含む。

別な特色では、オフスケール回路は誤相互連結走査線の
表示をまた防止する。乗算器および減算器は１走査線づ
つカウントする。１本または２本以上の走査線が２つの
データ・サンプル間以外テ認てを含むようにもし次のデ
ータがオフスケールされるならば、カウント信号は相補
回路を作動するように結合されろ。

更に他の特色では、マルチ・カラーおよび／またはチャ
ンネル・ユニットでのカラーまたはチャンネルのような
表示の変化は、独特のデータ・サンプル列としてメモリ
イによってコード化される。

第１図において、ラスク式テレビジョンセット１は受隊
管すなわちスクリーン２を含み、このスクリーン上に波
形３で示されたデータすなわち情報がビーム・ドライバ
すなわちビーム制（財）器４によって形成される。信号
源５は入力データ乞監視する。トランスジー−サ６は検
知したパラメータを変換する。アナログ・ディジタル変
換器（Ａ／Ｄ）７はデータ・サンプルを発生し、このデ
ータ・サンプルはランダム・アクセス・メモリイ（ＲＡ
Ｍ）８に記憶される。インターフェイス・ユニット９は
、波形３ｆ；！０：生じるために、ＲＡＭ５を電算機１
０およびビーム・ドライバ４へ接続する。

電算機１０は、通常のプロセッサおよびプログラム制御
器（共に図示しない）を含み、データの遂次サンプリン
グしたサンプルをメモリイ・アドレスすなわち記憶位置
へ遂次入れろ。シーケンス制御器１１は、時間スペース
動作および電算機被制御動作のために電算機１０へ結合
される。電算機１０は、サンプリングされたデータをま
たサンプリングし、記臆しそして処理するための小型の
ディジタル・ミニコンまたはマイクロプロセッサであっ
てよい。

テレビジョンセット１は、第２図に拡大して示されてい
るように、対応するフレームの慣用の偶数番目の走査線
１２および奇数番目の走査線１３乞含む。スクリーン２
は、水平走査線１２および１３が垂直方向を向くように
慣用の位置から９０゜回転される。図式表示は、走査線
１２および１３上にライン・セグメント１４（太い線で
示す）を形成することによって生じられる。出発点すな
わち出発座標１５と最終点すなわち最終座標１６とだけ
が決められ、ビームは出発点と最終点の間でライン・セ
グメント上に保持される。ライン・セグメント１４はこ
の発明では独特に生じられ、同種類のフレームの走査線
は１７で示されるように間隔があけられるが、異種数の
フレームのライン・セグメントは１７αで示されるよう
に部分的に重なる。各ライン・セグメントは、複数個の
データ点に及びかつこれらを糾み込む。もし１０２４メ
モリイが対応する数のデータ・サンプルを記憶スるなら
ば、従来型のメモリイは走査線の数と同数のデータ点を
提供する大きさにされる。昭和５２年特許願第６８７２
４号に係る発明では、メモリイは走査線の数て必要なデ
ータ点の数の少な（とも２倍を記憶するように選ばれか
つデータは隣接するデータ位置よりもむしろ間隔があけ
られたデータ位置から引き出され、第３図に最も明白に
示された独特のそして重なった視覚表示物を呈する。

データ入手表示システムは、米国特許第３，９７８．４
７０号明細書に開示されたように構成されてよいが、こ
こではこの発明を充分に説明するのに必要な最小限の構
成を図示して説明することにする。

動作時、シーケンス制御器１１は、内部シーケンス制御
手段により連続してかつ適当なシーケンスでＲＡＩＶＩ
８からデータを読み出させ、一つのフレームの各走査線
１２期間中および他のフレームの各走査線１３期間中ビ
ーム・ドライバ４を制御して、相関したライン・セグメ
ント１４を生じさせる。

シーケンス制御器１１はテレビジョン同期信号発生器１
８の出力によって作動されかつ制御され、アドレス・レ
ジスタ２０から母線２１を通して送り込まれた入力アド
レス情報に応答して分割されたメモリイ・データを表示
処理方式へ母線１９を通して伝送する。

データはフレーム毎にそして１本の走査線づつ伝送され
、後述するように電算機は出発アドレスを選びそしてシ
ーケンス制御器１１は適当な等間隔の位置によりシーケ
ンス動作を行なう。

シーケンス制御器１１は、メモリイ・アドレス決定ユニ
ットすなわちアドレス・レジスタ２（１含み、ＲＡＭ８
かも一対の記憶レジスタすなわち出発点１５用のレジス
タ２２および最終点１６用のレジスタ２３ヘデータを転
送する。比較器２４ａは、これらのレジスタからデータ
を遂次読み出しかつビーム・ドライバ４な作動させ、予
め選んでおいたビームのスタートとストップを行なわせ
る。

詳しく説明すれば、アドレス・レジスタ２０は。

第１アドレス・ユニット２５および独特なアドレス増加
ユニットすなわちアドレス増加ユニット２６を含み、Ｒ
ＡＭ５内の互に間隔があけられたメモリイ位置からスタ
ート・データおよびストップ・データを取り出すために
メモリイ・アドレスを特別にシーケンス制御する。第１
アドレス・ユニ、ノド２５は電算機１０かも駆動され予
めセットすることができるラッチ・ユニットであって、
スクリーンなど上に位置する表示物を、スクリーンを横
切って自動的に動かすためのものである。

レジスタ２２と２３は一対のバッファ・レジスタ（図示
しない）を介して結合されることができる。これらのバ
ッファ・レジスタは、シーケンス制御器１１の制御下で
走査線駆動中読み込まれその後帰線期間中レジスタ２２
および２３を更新するために転送する。シーケンス制御
器１１のレジスタ選択ユニット２７は、母線２８によっ
て為され、読み込みサイクル中レジスタ２２および２３
を遂次作動してライン・セグメント・データを記憶させ
る。テレビジョンセット１およびＲＡＭ８のための幾つ
かの機器の調整および同期は、テレビジョン同期信号発
生器１８からの同期信号に応答してデータを転送し、レ
ジスタを選択しそして出力を互に適切に同期させること
により、制御される・。

アドレス増加ユニット２６は、走査線１２および１３の
各々毎にアドレス・レジスタ２０　ｋ独特にシーケンス
側脚しかつデータを適当なシーケンスでレジスタ２・２
および２３へ転送するように駆動される。レジスタ選択
ユニット２７は母線２８によってレジスタ２２および２
３へ接続されてこれらのレジスタを適当に切替える。

図示の実施例では、電算器１０は、ＲＡＭ８のための優
先権を有し、かつ選ばれた成る期間中ライン読み出しサ
イクルの終りにおいて処理システムを不作動状態に保持
する。上述した期間とは電算機にフェッチ（ｆｅｔｃｈ
　）・サイクルを許すのに充分長い時間である。その後
、処理システムは再び解放されそして次の走査線に進む
だろう。従って、電算機の時間要件は常に充分短く、そ
して予測時間は所望のシーケンス動作を行なわせるのに
充分長く、表示手段はしゃ断された状態に瞬間的に保持
される。電算器は６フヱツチ′″すなわちビームの帰線
時間内での簡単な通信を完了する。この間に情報転送が
また完了したデータは各走査線１２または１３の終りて
レジスタ２２および２３へ転送される。

実施例では、１０２４個の記憶位置から成るメモリー・
バンクを使用でき、そしてこれらに数字０〜１０２３Ｙ
あてる。そのような記憶位置におけるデータはＸｏない
しＸ１ｏ２３で表わされかつ処理図形として表示される
。ただし、最新のデータはスクリーン２の右縁に置かれ
、そして波形３・まスクリーンを左から右へ横切って進
む。適当な記憶位置のアドレスは、各走査中最新のサン
プルを右縁に置いた定数１２０を附加することにより決
定される。

詳しく説明すれば、アドレス増加ユニット２６は、それ
ぞれ１．３．２のメモリイ・アドレス位置によりアドレ
ス・レジスタを歩進させるための３つの異なる増加レベ
ル・ドライバ３１．３２．３３を含む。アドレス・レジ
スタ２０を次の遂次アドレスまで増加させるドライバ３
１は、テレビジョン同期信号発生器１８の水平帰線同期
ライン３３ａへ接続され、かつ隣接する走査線１２と１
３の間の各水平帰線で信号を供給してレジスタ２２中の
次のデータのアドレスを決定しそこにデータを入れる。

アドレス・レジスタ２０を第３の遂次アドレスまで増加
させるドライバ３２は図示のようにライン３４によって
レジスタ選択ユニット２７へ接続される。これは、ドラ
イバ３２をトグルするように作動し、次いでアドレス・
レジスタ２０を３まで増加させてライン・セグメント１
４を終らせるための最終点１６として対応する記憶位置
から読み出させる。

増加レベル・ドライバ３３は、アドレス・レジスタ２０
を２アドレスまで増加させるように作動でき、かつテレ
ビジョン同期信号発生器１８からの奇数フィールド同期
ライン３５によって作動される。電算機１０は、偶数フ
レームのフィールドの出発点から２だ任ずれたアドレス
を選ぶために２でアドレスが決定される増加した最も普
通のサンプルをアドレス・レジスタ２ｏに読み込み、そ
して偶数フレームの第１のライン・セグメント１４と重
なる初期状態を提供する。一般的に、４つの新しいサン
プルは先行表示シーケンス中に取り出される。メモリイ
の残りは先に取り出されたデータで一杯であると仮定し
よう。もし先のサンプルが記憶位置１０２１に記憶され
たならば、４つの新しいサンプルは下記のように記憶さ
れる。

Ｘ１０２２“°°°°゛゛記憶位置１０２２Ｘ１ｏ２３
・・・・・・・・・記憶位置１ｏ２３Ｘｏ　　　・・・
・・・・・・記憶位置ＯＸ１　　　・・・・・山・記憶
位置１偶数フィールドの垂直ドライブ時間を考えれば、電算機
１０は、取り出した最後のサンプルが記憶位置１に入れ
られたので、シーケンス制御器１１のアドレス・レジス
タ２０へ記憶位置ｌのアドレスを読み込む。水平ドライ
ブ時間では、ドライバ３１は作動され、が一つアドレス
・レジスタ′ｆ！ｒ：１回歩進させて記憶位置２にある
出発点を呼び出すとともにデータを出発点用レジスタ２
２に記憶させる。レジスタ選択ユニット２７は増加レベ
ル・ドライバ３２をトグルしかつアドレス・レジスタを
３記憶位置増加させる。

この表示シーケンス中、４つのサンプルが電算機１０に
よって取り出されて下記のように記憶される。

Ｘ２・・・・・・・・記憶位置２Ｘ３・・　・・・・・記憶位置３Ｘ４・・・・・・・・記憶位置４Ｘ５・　・・・・・記憶位置５電算機１０は、それから、出力動作を行なって記憶位置
５の最後のサンプルのアドレス＋定？１２０＋２をシー
ケンス制御器すなわちライン・セグメント発生器１１の
アドレス・レジスタすなわちアドレス・カウンタ２０へ
読み込む。水平ドライブでは、アドレス・レジスタ２０
が再びｌアドレス歩進され、そしてライン６の出発点が
呼び出される。アドレス・レジスタ２０は３アドレス歩
進されそして呼び出される。これは全水平ドライブの間
継続する。

この結果第３図に示されたような図形表示物が得られ、
偶数フレームの走査線１２は、ドライバすなわち増加レ
ベル・ドライバ３３で決められるように奇数フレームの
走査線１３のライン・セグメント１４から２アドレスだ
けオンセットされるライン・セグメント１４を含む。各
ライン・セグメントは、増加レベル・ドライバ３２の結
果として複数の４デ一タ位置にわたり、従って隣接する
対抗フレーム走査線のデータの一部を含む。各ライン・
セグメント１４は、従って独特のデータの２片と偶数フ
レームおよび奇数フレームによって提供された５１２本
の走査線とを含み、データ点の数の２倍すなわちＲＡＭ
８０１０２４個の記憶位置の全部を実際に含みそして表
示する。

前記米国特許ておけるように、比較器２４ａは、例えば
テレビジョン同期信号発生器１８の水平帰線消去信号の
結果として各走査線の始めにリセットされるカウンタす
なわちレジスタ３８を含む。

このカウンタ３８の出力とレジスタ２２，２３の出力と
は関連したそれぞれのディジタル信号比較回路３９．３
９ａ中で連続して比較される。これらの比較回路３９と
３９ａは共通の論理ユニット４０へ結合される。この論
理ユニット４０の出力はビーム・ドライバ４を作動して
選ばれたライン・セグメント発生器生じさせる。

第４図は、偽データを表示せず、オフスケール・データ
を誤表示せずそして独特のデータ・ルーチン制御を行な
う変形した制御装置を示す。この表示制御装置は、第１
図ないし第３図のライン・セグメント制御を含んでいて
もよいし、そして第４図にブロック図で示されている。

チャンネル・ルート制御装置はディジタル・サンプル語
モニタ部４１およびルーチン部ヲ含みモニタ部４１はル
ーチン部４２を制御するように接続され、ルーチン部４
２は比較器２４ａの出力側をドライバへ接続する。モニ
タ部４１は、表示物のルーチンの所望の変化を示す独特
のシーケンスのサンプルを検出するように構成される。

この独特のシーケンスは２のような所定数の零すンプル
語であり得る。このシステムはＡ／Ｄ７が決して零デー
タ語を導入しないように設計される。電算機１０は記憶
位置に零データ語を読み込むように作動し得る。別な零
データ語が検出されると表示物を消去し、そして零デー
タ語のシーケンスが検出されると以下のように表示物を
変える。

モニタ部４１は、サンプルを検出して伝送しかつ零デー
タ語が検出される時はいつでもライン４３ａＫ出力を出
すための零検出器４３を含む。

零検出器４３の出力側は、非零出力ライン４４ａおよび
２またはオーパフロウ・カウント出力ライン４５を有す
る、零カウンタ４４を作動するように接続される。出力
ライン４４ａは零検出器４６へ結合され、との零検出器
４６は零が存在しない時に出力ライン４７に出力を出す
。オーパンロウ・カウント出力ライン４５はフリップフ
ロップ４８へ接続される。シーケンス中で検出された零
データ語の数に応じて一対の対抗する出力ライン４９お
よび５０に２つの出力が供給される。フリップフロップ
４８は新しい各フレームの始めに垂直ドライブＶＤでク
リヤーされ、そして零カウンタ４４は各水平ドライブＨ
Ｄでクリヤされる。３本の出力ライン４７．４９および
５０は、ピラミッド状に接続された３個の２人カアンド
ゲートすなわち論理ユニット５１，５２および５３′ｆ
ｒ：含むルーチン部４２を制御するように接続される。

アンドゲート５１は、その第１入力端子が比較器２４ａ
の出力側へ接続され、そしてその第２入力端子がモニタ
部４１の出力ライン４７へ接続される。アンドゲート５
２．５３は、その第１入力端子が共にアンドゲート５１
の出力端子へ接続されるが、その第２入力端子がフリッ
プフロップ４８のそれぞれ出力ライン４９．５０へ接続
される。

アンドゲート５２，５３の出力端子は、記憶されたデー
タを選択的に表示するために異なるチャンネルＯドライ
バ５４．５５へそれぞれ接続される。

どんな零データ語も存在しない場合、システムは正常な
態様で作動してＲＡＭ８に記憶された図形データを表示
する。もし表示物を変えたければ、電算機１０は連続す
る記憶位置に零データ語を読み込んで図形表示物の所望
の変更を示す。図示の実施例では、モニタ部４１はフリ
ップフロップ４８を作動させてチャンネルを自動的に変
える。

カラ一方式では、チャンネルを変更しても、これは独特
の零検出に続いて図形表示物の色を変えることＫなるに
すぎない。

もし電算機が別な記憶位置て零を読み込むならば、零検
出器４６の出力はアンドゲート５１を作動させ、別な零
が読み込まれている限り表示を消去する。

モニタ部４１は、従って、ルーチン部と組み合わされて
、図形表示物を制御するための簡単で信頼のできるそし
て安価な手段を提供する。

更に、ラップ・アラウンド（ｗｒａｐ　ａｒｏｕｎｄ　
）または先端が切られた遂次メモリイを有するラインセ
グメント式表示装置について先に注意したように、拡大
手段はスプリット式表示データを生じることができる。

従って、もし表示物がスクリーン２０頂部から離れるよ
うに動くならば、オフ・ス４−ル読みはスクリーンの底
部に成る位置として現われる。しかしながら、慣用のラ
イン・セグメント発生器では、そのような２点間の誤ラ
イン・セグメント５６は第４図に破線で示したよって生
じられる。

図示したシステムは、そのような走査線を消し、そして
第４図に５７で示したようにスクリーンの土部および下
部に真のデータおよび図形表示物を生じるように、構成
される。

乗算器５８および加算器５９は、ＲＡＭ８そして特にモ
ニタ部４１の零検出器４３の出力側と比較器２４ａの入
力端との間で直列如接続される。

図形表示物を所望通り拡大しかつ表示物の位置を制御す
るために、乗算器５８および加算器５９は電算機１０か
ら読み込まれる。この発明のこの様相てよれば、桁上げ
ビット・モニタ部６０は、乗算器および加算器の桁上げ
ビット出力端子へ接続され、かつ比較器２４ａの出力側
とアントゲ−トン介してチャンネル・ドライバとの間に
接続された相補回路６１を制御するための出力を出す。

２ビツト・シフトレジスタ６２は乗算器５８の桁上げ出
力端子へ接続される。同様な／７トレジスタ６３は加算
器５９の桁上げ出力端子へ接続される。シフトレジスタ
６２および６３の出力端子は一対のラインによって偶数
・奇数検出器６４へ接続される。シフトレジスタ６２お
よび６３はクリヤー・ラインによってテレビジョン同期
信号発生器１８へ接続され、各水平帰線時てクリヤーさ
れる。各ライン・セグメントは従って４までの桁上げを
有する。もし偶数の桁上げ出力が存在するならば、表示
物は唯一のデータ出力またはライン・セグメント暑有す
るようなものである。これは、もし底部へ再接続される
べきならば、第１点から離れた成るデータ点までスクリ
ーンの一縁から延び出る。

相補回路６１は、比較器２４ａの出力側とルーチン部４
２のアンドゲートすなわち第１のアンドゲート５１との
間に接続された排他的オアゲートである。相補回路６１
は、作動された時、チャンネル・ドライバを作動させて
実際のデータの全部分のための走査ビームをターンさせ
、そして２つのデータ点に直接連なる誤ライン・セグメ
ントを除く。

従って、２つのデータ点が存在すると、ライン・セグメ
ントはスクリーンの頂部から離れて底部に戻る。図形表
示物は図形が上部縁へ動くにつれで引かれ、連続する図
形表示物は５７で示したようにスクリーンの下部に現わ
れる。もつと普通のライン・セグメント発生器における
よう・な２点間に走査線５６は存在しない。

もし走査線が引かれるべきでないことを示す唯一のデー
タ点があるならば、出力は図形表示物を消してそのよう
な点からスクリーンの底部まで走査線が現われるのを避
ける。

これはライン・セグメント式表示装置の表示物を更に改
良したことになる。論理回路は、この発明の独特の重な
りライン・セグメント式表示装置および米国特許第３，
９７８，４７０号に示されたような他のライン・セグメ
ント式表示装置へ組み込まれることができ容易に人手可
能な素子を用いる。

更に、このシステムは、高速で作動してデータを適切に
処理するとともに走査ビーム用ドライバを制御する低価
格の装置を提供する。

【図面の簡単な説明】

第１図はこの発明を使用する表示システムの簡略化され
たブロック図、第２図は慣用のラスタ・スクリーン・ビ
ームの動きを示す図、第３図は新しい表示装置の拡大し
た図形表示物を示す図、第４図は表示装置用制御装置の
ブロック図である。１はテレビジョンセット　２はスクリーン３は波形　　
　　　４はビーム・ドライバ８はＲＡＭ　　　　、１０
は電算機１１はシーケンス制御器１２および１３は走査線１４はライン・セグメント　１５は出発点１６は最終点１８はテレビジョン同期信号発生器２０はアドレス・レジスタ２２および２３はレジスタ　２４ａは比較器２５は第１
アドレス・ユニット２６はアドレス増加ユニット２７はレジスタ選択ユニット３１ないし３３はドライバ　４１はモニタ部４２はルー
チン部４３および４６は零検出器　４４は零カウンタ４７は出
力ライン４８はフリノプフロップ４９および５０は出力ライン５１は第１アントゲート　　５２は第２アンドゲート５
３は第３アンドゲート５４および５５はチャンネル・ドライバ５８は乗算器　
　　　５９は加算器６０は桁上げビット・モニタ部６１は相補回路　　　６２および６３はシフトレジスタ
６４は偶数・奇数検出器である。特許出願人　ミツドウェスト・アナログ・アンド・デジ
タル・インコーホレーテッド（外１名）図面の；′ｆト書（内容に変更プ、り手　　続　　補　　正　　書昭和６０年７月ｌｒ日

Claims

【特許請求の範囲】

（１）走査表示線、および図形表示物を形成するライン
・セグメントを生じるための手段を有する図形表示装置
であつて、信号ドライバ（４）と信号制御手段（２２−
４０）の間に接続された相補回路（６１）と、オフスケ
ール・データ・サンプルを検出しかつ上記相補回路を作
動させてデータ点の間の表示物以外ライン・セグメント
として記録されたデータを生じるためのモニタ部（４１
）とを備えた図形表示装置。
（２）乗算器（５８）および加算器（５９）が直列に接
続され、モニタ部（４１）がこれらの乗算器および加算
器の桁上げビットを監視するように接続されかつ偶数ビ
ットの組み合わせに応答して相補回路（６１）を作動さ
せる特許請求の範囲第１項記載の図形表示装置。
（３）モニタ部（４１）は、乗算器および加算器の各々
へ接続されかつそれぞれの桁上げビットを記録するよう
に作動されるシフトレジスタ（６２、６３）と、これら
のシフトレジスタへ接続され上記の乗算器および加算器
の偶数桁上げビット状態に応答して出力を出しかつ相補
回路（６１）を作動させるように接続される偶数・奇数
検出器（６４）とを含む特許請求の範囲第２項記載の図
形表示装置。
（４）ライン・セグメント表示器（２）および遂次表示
されるデータ点を記憶するためのメモリー・バンク（８
）を含む図形表示装置であつて、表示制御信号の伝送を
制御するためのルーチン部（４２）とデータ・サンプル
の独特のシーケンスを検出しかつ上記ルーチン部を作動
するように結合された変更手段（４３、４４）とを備え
た図形表示装置。
（５）変更手段は、メモリー・バンク（８）へ接続され
た制御語検出手段（４３）と、この検出手段へ接続され
独特の数の零出力および独特でない数の制御語出力を含
む３つの出力（４７、４９、５０）を出す制御語カウン
ト手段（４４）とを有し、ルーチン部は、３つの出力ラ
インおよび読み出し手段（５４、５５）へ接続されデー
タを複数の表示チャンネルへ選択的に伝送させるための
ゲート手段（５２、５３）を有する特許請求の範囲第４
項記載の図形表示装置。
（６）カウント手段は、カウンタ（４４）と、このカウ
ンタおよび第１出力ラインへ接続された零検出器（４６
）と、入力端子が上記カウンタへ接続されかつ一対の対
抗する２進数出力ライン（４９）が第２出力ラインと第
３出力ラインへ接続されたフリップフロップ（４８）と
を有する特許請求の範囲第５項記載の図形表示装置。
（７）ゲート手段は第１、第２および第３の２入力アン
ドゲート（５１、５２、５３）を含み、上記第１アンド
ゲート（５１）はその第１入力端子がライン・セグメン
ト発生器（２４ａ）の出力側へ接続されかつその第２入
力端子が零検出器へ接続され、上記第２アンドゲート（
５２）はその第１入力端子が上記第１アンドゲートへ接
続されかつその第２入力端子が第２出力ラインへ接続さ
れ、上記第３アンドゲート（５３）はその第１入力端子
が上記第１アンドゲートへ接続されかつその第２入力端
子が第３出力ラインへ接続される特許請求の範囲第６項
記載の図形表示装置。