JPS6142275B2 - - Google Patents

Info

Publication number
JPS6142275B2
JPS6142275B2 JP52068724A JP6872477A JPS6142275B2 JP S6142275 B2 JPS6142275 B2 JP S6142275B2 JP 52068724 A JP52068724 A JP 52068724A JP 6872477 A JP6872477 A JP 6872477A JP S6142275 B2 JPS6142275 B2 JP S6142275B2
Authority
JP
Japan
Prior art keywords
data
unit
address
line segment
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52068724A
Other languages
English (en)
Other versions
JPS534435A (en
Inventor
Yutazerasu Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MITSUDOESUTO ANAROGU ANDO DEJITARU Inc
Original Assignee
MITSUDOESUTO ANAROGU ANDO DEJITARU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MITSUDOESUTO ANAROGU ANDO DEJITARU Inc filed Critical MITSUDOESUTO ANAROGU ANDO DEJITARU Inc
Publication of JPS534435A publication Critical patent/JPS534435A/ja
Publication of JPS6142275B2 publication Critical patent/JPS6142275B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/162—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster for displaying digital inputs as analog magnitudes, e.g. curves, bar graphs, coordinate axes, singly or in combination with alpha-numeric characters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/20—Cathode-ray oscilloscopes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 この発明のライン・セグメント映像表示装置に
関すものである。
米国特許3978470号は、垂直走査線およびライ
ン・セグメントで形成された表示物を有するラス
タ型テレビジヨンセツトを開示する。電算機は各
ライン・セグメントの出発点と最終点を記憶し、
そして情報は適当なシーケンスで表示手段へ読み
出される。
ステツプ状の図形表示物は簡単にそして普通に
解釈される波形を提供しない。呈示されたデータ
は走査線の数で制限される。
この発明では、ラスタ型表示装置は、遂次飛び
越された表示フレームを生じる走査線ドライバを
有する。デイジタル・メモリイ・ユニツトは表示
物を生じるためのスタート・データおよびストツ
プ・データを記憶する。リーダは、複数個のデー
タ点間で読み出された第１フレームのためのデー
タを得、かつ第１複数個のデータ点内の間挿デー
タ・サンプルである複数個のデータ点間で読み出
された第１フレームのためのデータを得る。その
結果、重なりかつ飛び越されたライン・セグメン
トでライン・セグメント図形表示物が得られる。
これは、所定数の走査線がデータ点の２倍の数を
表わし得る新規で独特のデータ呈示になる。これ
は、新規で異なる呈示になり、更に図形表示物の
きめ得る部分に亘つてフリツカを相当低減でき
る。視覚呈示は相当改善されかつ連続する図形と
して現われる。
望ましい一構成例では、データはメモリイ内の
アドレスに次々に記憶される。一つのフレーム
は、第１アドレスで始まり、第１ライン・セグメ
ントとして第３アドレスで停止する。第２ライ
ン・セグメントは第４記憶位置および第７記憶位
置などを含む。ビームの帰線期間中、アドレス・
カウンタは第１データ・アドレスから２だけ増加
される。水平ドライブ時には、カウンタは、１増
加されて別なフイールドの出発データ点を呼び出
しその後第１フイールドのライン・セグメントと
重なる別なフイールドのライン・セグメントを生
じ続ける。
波形は視覚上改善され、そして慣用のテレビジ
ヨンに関連したフリツカは最少にされる。走査線
が512本の慣用のテレビジヨン表示装置は、この
中に含まれるデータ点の数を増す結果としてこの
表示装置から相当除去される30ヘルツのフリツカ
を含む。
１本の走査線内にない出発点データおよび停止
点データすなわちオフスケールは誤表示ラインを
生じる。他の特色では、オフスケール・データは
検出され、そして生じられた一対の走査線は頂部
データから長い頂部縁までの第１走査線および底
部縁から上へ向つて下部データまでの第２走査線
を含む。
別な特色では、オフスケール回路は誤相互連結
走査線の表示をまた防止する。乗算器および減算
器は１走査線づつカウントする。１本または２本
以上の走査線が２つのデータ・サンプル間以外で
総てを含むようにもし次のデータがオフスケール
されるならば、カウント信号は相補回路を作動す
るように結合される。
更に他の特色では、マルチ・カラーおよび／ま
たはチヤンネル・ユニツトでのカラーまたはチヤ
ンネルのような表示の変化は、独特なデータ・サ
ンプル列としてメモリイによつてコード化され
る。
第１図において、ラスタ型テレビジヨンセツト
１は受像管すなわちスクリーン２を含み、このス
クリーン上波形３で示されたデータすなわち情報
報がビーム・ドライバすなわちビーム制御器４に
よつて形成される。信号源５は入力データを監視
する。トランスジユーサ６は検知したパラメータ
を変換する。アナログ・デイジタル変換器（Ａ／
Ｄ）７はデータ・サンプルを発生し、このデー
タ・サンプルはランダム・アクセス・メモリイ
（RAM）８は記憶される。インターフエイス・ユ
ニツト９は、波形３を生じるために、RAM８を
電算機１０およびビーム・ドライバ４へ接続す
る。
電算機１０は、通常のプロセツサおよびプログ
ラム制御器（共に図示しない）を含み、データの
遂次サンプリングしたサンプルをメモリイ・アド
レスすなわち記憶位置へ遂次入れる。シーケンス
制御器１１は、時間スペース動作および電算機被
制御動作のために電算機１０へ結合される。電算
機１０は、サンプリングされたデータをまたサン
プリングし、記憶しそして処理するための小型の
デイジタル・ミニコンまたはマイクロプロセツサ
であつてよい。
テレビジヨンセツト１は、第２図に拡大して示
されているように、対応するフレームの慣用の偶
数番目の走査線１２および奇数番目の走査線１３
を含む。スクリーン２は、水平走査線１２および
１３が垂直方向を向くように慣用の位置から90゜
回転される。図式表示は、走査線１２および１３
上にライン・セグメント１４（太い線で示す）を
形成することによつて生じられる。出発点すなわ
ち出発座標１５と最終点すなわち最終座標１６と
だけが決められ、ビームは出発点と最終点の間で
ライン・セグメント上に保持される。ライン・セ
グメント１４はこの発明では独特に生じられ、
各々の同じフレームの走査線は１７で示されるよ
うに間隔があけられるが、交互の異なるフレーム
のライン・セグメントは１７ａで示されるように
部分的に重なる。各ライン・セグメントは、複数
個のデータ点に及びかつこれらを組み込む。もし
1024メモリイが対応する数のデータ・サンプルを
記憶するならば、従来型のメモリイは走査線の数
と同数のデータ点を提供する大きさにされる。こ
の発明では、メモリイは走査線の数に対し必要な
データ点の数の少なくとも２倍を記憶するように
選ばれかつデータは隣接するデータ位置よりもむ
しろ間隔があけられたデータ位置から引き出さ
れ、第３図に最も明白に示された独特のそして重
なつた視覚表示物を呈する。
データ入手表示システムは、米国特許第
3978470号明細書に開示されたように構成されて
よいが、ここではこの発明を充分に説明するのに
必要な最小限の構成を図示して説明することにす
る。
動作時、シーケンス制御器１１は、内部シーケ
ンス制御手段により連続してかつ適当なシーケン
スでRAM８からデータを読み出させ、一つのフ
レームの各走査線１２期間中および他のフレーム
の各走査線１３期間中ビーム・ドライバ４を制御
して、相関したライン・セグメント１４を生じさ
せる。
シーケンス制御器１１はテレビジヨン同期信号
発生器１８の出力によつて作動されかつ制御さ
れ、アドレス・レジスタ２０から母線２１を通し
て送り込まれた入力アドレス情報に応答して分割
されたメモリイ・データを表示処理方式へ母線１
９を通して伝送する。
データはフレーム毎にそして１本の走査線づつ
伝送され、後述するように電算機は出発アドレス
を選びそしてシーケンス制御器１１は適当な等間
隔の位置によりシーケンス動作を行なう。
シーケンス制御器１１は、メモリイ・アドレス
決定メモリイすなわちアドレス・レジスタ２０を
含み、RAM８から一対の記憶レジスタすなわち
出発点１５用のレジスタ２２および最終点１６用
のレジスタ２３へデータを転送する。比較器２４
ａは、これらのレジスタからデータを遂次読み出
しかつビーム・ドライバ４を作動させ、予め選ん
でおいてビームのスタートとストツプを行なわせ
る。
詳しく説明すれば、アドレス・レジスタ２０
は、第１アドレス・ユニツト２５および独特なア
ドレス増加ユニツトすなわちアドレス増加ユニツ
ト２６を含み、RAM８内の互に間隔があけられ
たメモリイ位置からスタート・データおよびスト
ツプ・データを取り出すためにメモリイ・アドレ
スを特別なシーケンス制御する。第１アドレス・
ユニツト２５は電算機１０から駆動され予めセツ
トすることができるラツチ・ユニツトであつて、
スクリーンなど上に位置する表示物を、スクリー
ンを横切つて自動的に動かすためのものである。
レジスタ２２と２３は一対のバツフア・レジス
タ（図示しない）を介して結合されることができ
る。それらのバツフア・レジスタは、シーケンス
制御器１１の制御下で走査線駆動中読み込まれそ
の後帰線期間中レジスタ２２および２３を更新す
るために転送する。シーケンス制御器１１のレジ
スタ選択ユニツト２７は、母線２８によつて為さ
れ、読み込みサイクル中レジスタ２２および２３
を遂次作動してライン・セグメント・データを記
憶させる。テレビジヨンセツト１およびRAM８
のための幾つかの機器の調整および同期は、テレ
ビジヨン同期信号発生器１８からの同期信号に応
答してデータを転送し、レジスタを選択しそして
出力を互い適切に同期させることにより、制御さ
れる。
アドレス増加ユニツト２６は、走査線１２およ
び１３の各々毎にアドレス・レジスタ２０を独特
にシーケンス制御しかつデータを適当なシーケン
スでレジスタ２２および２３へ転送するように駆
動される。レジスタ選択ユニツト２７は母線２８
によつてレジスタ２２および２３へ接続されてこ
れらのレジスタを適当に切替える。
図示の実施例では、電算機１０は、RAM８の
ための優先権を有し、かつ選ばれた或る期間中ラ
イン読み出しサイクルの終りにおいて処理システ
ムを不作動状態に保持する。上述した期間とは電
算機にフエツチ（fetch）・サイクルを許すのに充
分長い時間である。その後、処理システムは再び
解放されそして次の走査線を進むだろう。従つ
て、電算機の時間要件は常に充分短く、そして予
測時間は所望のシーケンス動作を行なわせるのに
充分長く、表示手段はしや断された状態に瞬間的
に保持される。電算機は“フエツチ”すなわちビ
ームの帰線時間内での簡単な通信を完了する。こ
の間に情報転送がまた完了したデータは各走査線
１２または１３の終りにレジスタ２２および２３
へ転送される。
実例では、1024個の記憶位置から成るメモリ
イ・バンクを使用でき、そしてこれらに数字０〜
1023をあてる。そのような記憶位置におけるデー
タはX0ないしX1023で表わされかつ処理図形とし
て表示される。ただし、最新のデータはスクリー
ン２の右縁に置かれ、そして波形３はスクリーン
を左から右へ横切つて進む。適当な記憶位置のア
ドレスは、各走査線最新のサンプルを右縁に置い
た定数120を附加することにより決定される。
詳しく説明すれば、アドレス増加ユニツト２６
は、それぞれ１，３，２のメモリイ・アドレス位
置によりアドレス・レジスタを歩進させるための
３つの異なる増加レベル・ドライバ３１，３２，
３３を含む。アドレス・レジスタ２０を次の遂次
アドレスまで増加させるドライバ３１は、テレビ
ジヨン同期信号発生器１８の水平帰線同期ライン
３３ａへ接続され、かつ隣接する走査線１２と１
３の間の各水平帰線で信号を供給してレジスタ２
２中の次のデータのアドレスを決定しそこにデー
タを入れる。アドレス・レジスタ２０を第３の遂
次アドレスまで増加させるドライバ３２は図示の
ようにライン３４によつてレジスタ選択ユニツト
２７へ接続される。これは、ドライバ３２をトグ
ルするように作動し、次いでアドレス・レジスタ
２０を３まで増加させてライン・セグメント１４
を終らせるための最終点１６として対応する記憶
位置から読み出させる。
増加レベル・ドライバ３３は、アドレス・レジ
スタ２０を２アドレスまで増加させるように作動
でき、かつテレビジヨン同期信号発生器１８から
の奇数フイールド同期ライン３５によつて作動さ
れる。電算機１０は、偶数フレームのフイールド
の出発点から２だけずれたアドレスを選ぶために
２でアドレスが決定される増加した最も普通のサ
ンプルをアドレス・レジスタ２０に読み込み、そ
して偶数フレームの第１ライン・セグメント１４
と重なる初期状態を提供する。一般的に、４つの
新しいサンプルは先行表示シーケンス中に取り出
される。メモリイの残りは先に取り出されたデー
タで一杯であると仮定しよう。もし先のサンプル
が記憶位置1021に記憶されたならば、４つの新し
いサンプルは下記のように記憶される。
X1022…………記憶位置1022 X1023…………記憶位置1023 X0……………記憶位置０ X1……………記憶位置１ 偶数フイールドの垂直ドライバ時間を考えれ
ば、電算機１０は、取り出した最後のサンプルが
記憶位置１に入れられたので、シーケンス制御器
１１のアドレス・レジスタ２０へ記憶位置１のア
ドレスを読み込む。水平ドライブ時間では、ドラ
イバ３１は作動され、かつアドレス・レジスタを
１回歩進させて記憶位置２にある出発点を呼び出
すとともにデータを出発点用レジスタ２２に記憶
させる。レジスタ選択ユニツト２７は増加レベ
ル・ドライバ３２をトグルしかつアドレス・レジ
スタを３記憶位置増加させる。
この表示シーケンス中、４つのサンプルが電算
機１０によつて取り出されて下記のように記憶さ
れる。
X2…………記憶位置２ X3…………記憶位置３ X4…………記憶位置４ X5…………記憶位置５ 電算機１０は、それから、出力動作を行なつて
記憶位置５の最後のサンプルのアドレス＋定数
120＋２をシーケンス制御器すなわちライン・セ
グメント発生器１１のアドレス・レジスタすなわ
ちアドレス・カウンタ２０へ読み込む。水平ドラ
イブでは、アドレス・レジスタ２０が再び１アド
レス歩進され、そしてライン６の出発点が呼び出
される。アドレス・レジスタ２０は３アドレス歩
進されそして呼び出される。これは全水平ドライ
ブの間継続する。
この結果第３図に示されたような図形表示物が
得られ、偶数フレームの走査線１２は、ドライバ
すなわち増加レベル・ドライバ３３で決められる
ように奇数フレームの走査線１３のライン・セグ
メント１４から２アドレスだけオフセツトされる
ライン・セグメント１４を含む。各ライン・セグ
メントは、ドライバすなわち増加レベル・ドライ
バ３２の結果として複数の４データ位置にわた
り、従つて隣接する対抗フレーム走査線のデータ
の一部を含む。各ライン・セグメント１４は、従
つて独特のデータの２片と偶数フレームおよび奇
数フレームによつて提供された512本の走査線と
を含み、データ点の数の２倍すなわちRAM８の
1024個の記憶位置の全部を実際に含みそして表示
する。
前記米国特許におけるように、比較器２４ａ
は、例えばテレビジヨン同期信号発生器１８の水
平帰線消去信号の結果として各走査線の始めにリ
セツトされるカウンタすなわちレジスタ３８を含
む。このカウンタ３８の出力とレジスタ２２，２
３の出力とは関連したそれぞれのデイジタル信号
比較回路３９，３９ａ中で連続して比較される。
これらの比較回路３９と３９ａは共通の論理ユニ
ツト４０へ結合される。この論理ユニツト４０の
出力はビーム・ドライバ４を作動して選ばれたラ
イン・セグメント１４を生じさせる。
第４図は、偽データを表示せず、オフスケー
ル・データを誤表示せずそして独特のデータ・ル
ーチン制御を行なう変形した制御装置を示す。こ
の表示制御装置は、第１図ないし第３図のライ
ン・セグメント制御を含んでいてもよいし、そし
て第４図ブロツク図で示されている。
チヤンネル・ルート制御装置はデイジタル・サ
ンプル語モニタ部４１およびルーチン部を含みモ
ニタ部４１はルーチン部４２を制御するように接
続され、ルーチン部４２は比較器２４ａの出力側
をドライバへ接続する。モニタ部４１は、表示物
のルーチンの所望の変化を示す独特のシーケンス
のサンプルを検出するように構成される。この独
特のシーケンスは２のような所定数の零サンプル
語であり得る。このシステムはＡ／D7が決して
零データ語を導入しないように設計される。電算
機１０は記憶位置に零データ語を読み込むように
作動し得る。別な零データ語が検出されると表示
物を消去し、そして零データ語のシーケンスが検
出されると以上のように表示物を変える。
モニタ部４１は、サンプルを検出して伝送しか
つ零データ語が検出される時はいつでもライン４
３ａに出力を出すための零検出器４３を含む。零
検出器４３の出力側は、非零出力ライン４４ａお
よび２またはオーバフロウ・カウント出力ライン
４５を有する。零カウンタ４４を作動するように
接続される。出力ライン４４ａは零検出器４６へ
結合され、この零検出器４６は零が存在しない時
に出力ライン４７に出力を出す。オーバフロウ・
カウント出力ライン４５はフリツプフロツプ４８
へ接続される。シーケンス中で検出された零デー
タ語の数に応じて一対の対抗する出力ライン４９
および５０に２つの出力が供給される。フリツプ
フロツプ４８は新しい各フレームの始めに垂直ド
ライブHDでクリヤされる。３本の出力ライン４
４は各水平ドライブHDでクリヤされる。２本の
出力ライン４７，４９および５０は、ピラミツド
状に接続された３個の２入力アンドゲートすなわ
ち論理ユニツト５１，５２および５３を含むルー
チン部４２を制御するように接続される。アンド
ゲート５１は、その第１入力端子が比較器２４ａ
の出力側へ接続され、そしてその第２入力端子が
モニタ部４１の出力ライン４７へ接続される。ア
ンドゲート５２，５３は、その第１入力端子が共
にアンドゲート５１の出力端子へ接続されるが、
その第２入力端子がフリツプフロツプ４８のそれ
ぞれ出力ライン４９，５０へ接続される。アンド
ゲート５２，５３の出力端子は、記憶されたデー
タ選択的に表示するために異なるチヤンネル・ド
ライバ５４，５５へそれぞれ接続される。
どんな零データ語も存在しない場合、システム
は正常な態様で作動してRAM８に記憶された図
形データを表示する。もし表示物を変えたけれ
ば、電算機１０は連続する記憶位置に零データ語
を読み込んで図形表示物の所望の変更を示す。図
示の実施例では、モニタ部４１はフリツプフロツ
プ４８を作動させてチヤンネルを自動的に変え
る。カラー方式では、チヤンネルを変更しても、
これは独特の零検出に続いて図形表示物の色を変
えることになるにすぎない。
もし電算機が別な記憶位置に零を読み込むなら
ば、零検出器４６の出力はアンドゲート５１を作
動させ、別な零が読み込まれている限り表示を消
去する。
モニタ部４１は、従つて、ルーチン部と組み合
わされて、図形表示物を制御するための簡単で信
頼のできるそして安価な手段を提供する。
更に、ラツプ・アラウンド（wrap around）ま
たは先端が切られた遂次メモリイを有するライン
セグメント式表示装置について先に注意したよう
に、拡大手段はスプリツト式表示データを生じる
ことができる。従つて、もし表示物がスクリーン
２の頂部から離れるように動くならば、オフ・ス
ケール読みはスクリーンの底部に或る位置として
現われる。しかしながら、慣用のライン・セグメ
ント発生器では、そのような２点間の誤ライン・
セグメントは第４図に破線５６で示したように生
じられる。
図示したシステムは、そのような走査線を消
し、そして第４図に５７で示したようにスクリー
ンの上部および下部に真のデータおよび図形表示
物を生じるように、構成される。
乗算器５８および加算器５６は、RAM８そし
て特にモニタ部４１の零検出器４３の出力側と比
較器２４ａの入力側との間で直列に接続される。
図形表示物を所望通り拡大しかつ表示物の位置を
制御するために、乗算器５８および加算器５９は
電算機１０から読み込まれる。この発明のこの様
相によれば、桁上げビツト・モニタ部６０は、乗
算器および加算器の桁上げビツト出力端子へ接続
され、かつ比較器２４ａの出力側とアンドゲート
を介してチヤンネル・ドライバとの間に接続され
た相補回路６１を制御するための出力を出す。
２ビツト・シフトレジスタ６２は乗算器５８の
桁上げ出力端子へ接続される。同様なシフトレジ
スタ６３は加算器５９の桁上げ出力端子へ接続さ
れる。シフトレジスタ６２および６３の出力端子
は一対のラインによつて偶数・奇数検出器６４へ
接続される。シフトレジスタ６２および６３はク
リヤー・ラインによつてテレビジヨン同期信号発
生器１８へ接続され、各水平帰線時にクリヤーさ
れる。各ライン・セグメントは従つて４までの桁
上げを有する。もし偶数の桁上げ出力が存在する
ならば、表示物は唯一のデータ出力またはライ
ン・セグメントを有するようなものである。これ
は、もし底部へ再接続されるべきならば、第１点
から離れた或るデータ点までスクリーンの一縁か
ら延び出る。
相補回路６１は、比較器２４ａの出力側とルー
チン部４２のアンドゲートすなわち第１アンドゲ
ート５１この間に接続された排他的オアゲートで
ある。相補回路６１は、作動された時、チヤンネ
ル・ドライバを作動させて実際のデータの全部分
のための走査ビームをターンさせ、そして２つの
データ点に直接連なる誤ライン・セグメントを除
く。
従つて、２つのデータ点が存在すると、ライ
ン・セグメントはスクリーンの頂部から離れて低
部に戻る。図形表示物は図形が上部縁へ動くにつ
れて引かれ、連続する図形表示物は５７で示した
ようにスクリーンの下部に現われる。もつと普通
のライン・セグメント発生器におけるような２点
間に走査線５６は存在しない。
もし走査線が引かれるべきでないことを示す唯
一のデータ点があるならば、出力は図形表示物を
消してそのような点からスクリーンの底部まで走
査線が現わるのを避ける。
これはライン・セグメント式表示装置の表示物
を更に改良したことになる。論理回路は、この発
明の独特の重なりライン・セグメント式表示装置
および米国特許第3978470号に示されたような他
のライン・セグメント式表示装置へ組み込まれる
ことができ容易に入手可能な素子を用いる。更
に、このシステムは、高速で作動してデータを適
切に処理するとともに走査ビーム用ドライバを制
御する低価格の装置を提供する。
【図面の簡単な説明】
第１図はこの発明を使用する表示システムの簡
略化されたブロツク図、第２図は慣用のラスタ・
スクリーン・ビームの動きを示す図、第３図は新
しい表示装置の拡大した図形表示物を示す図、第
４図は表示装置用制御装置のブロツク図である。 １はテレビジヨンセツト、２はスクリーン、３
は波形、４はビーム・ドライバ、８はRAM、１
０は電算機、１１はシーケンス制御器、１２およ
び１３は走査線、１４はライン・セグメント、１
５は出発点、１６は最終点、１８はテレビジヨン
同期信号発生器、２０はアドレス・レジスタ、２
２および２３はレジスタ、２４ａは比較器、２５
は第１アドレス・ユニツト、２６はアドレス増加
ユニツト、２７はレジスタ選択ユニツト、３１な
いし３３はドライバ、４１はモニタ部、４２はル
ーチン部、４３および４６は零検出器、４４は零
カウンタ、４７は出力ライン、４８はフリツプフ
ロツプ、４９および５０は出力ライン、５１は第
１アンドゲート、５２は第２アンドゲート、５３
は第３アンドゲート、５４および５５はチヤンネ
ル・ドライバ、５８は乗算器、５９は加算器、６
０は桁上げビツト・モニタ部、６１は相補回路、
６２および６３はシフトレジスタ、６４は偶数・
奇数検出器である。

Claims (1)

  1. 【特許請求の範囲】 １ ラスタ型表示装置であつて、 表示管２上の複数の隣接する走査線を含むフレ
    ームを繰返して生じさせることによりその表示管
    ２上にライン・セグメント表示物を生じるための
    スタート・データ１５及びストツプ・データ１６
    ａを規定し、かつ連続的波形の生の波形データが
    記憶される複数個の記憶位置を含むデイジタル・
    メモリイ・ユニツト８と、 このメモリイ・ユニツト８に接続されかつスタ
    ート・データおよびストツプ・データを得て各ラ
    イン・セグメントを生じるために表示物をオン・
    オフさせるためのリーダ９，１０と、 上記メモリイ・ユニツト８の記憶位置をアドレ
    ス指定するために接続されてライン・セグメント
    １４のスタート・データおよびストツプ・データ
    を得るためのアドレス・ユニツト２０と、 上記メモリイ・ユニツト８に接続され１９、ビ
    ームをオンする適切な位置を規定するスタート・
    データと、ビームとオフする適切な位置を規定す
    るストツプ・データと、を利用する制御装置２２
    −２４ａと、を備えており、 上記アドレス・ユニツト２０は、ストツプ・デ
    ータとして読み込まれるメモリイ・ユニツト８の
    記憶位置について、スタート・データの記憶位置
    から予め選択された第１の数の記憶位置だけアド
    レス・ユニツト２０を増進させるためのデータ記
    憶位置セレクタ１１，２６を含み、 これにより各ライン・セグメントにおいてスタ
    ート・データ記憶位置とストツプ・データ記憶位
    置は１以上のシーケンシヤルなデータ記憶位置だ
    け隔てられてなり、 上記データ記憶位置セレクタ１１，２６は、ス
    タート・データ記憶位置のデータ値に従い、フレ
    ームの隣接するライン・セグメント１４の出発点
    及び停止点の間にある、連続するライン・セグメ
    ントの出発点に位置付けるために、第１の予め選
    択された数よりも小さい第２の予め選択された数
    の記憶位置だけ、走査線のスタート・データ記憶
    位置を増進させ、 これにより、重ねられた１７ａ隣接するライ
    ン・セグメント１４で連続的波形のライン・セグ
    メント波形３を形成し、その重なり１７ａの程度
    は、メモリイ・ユニツト８の記憶位置におけるデ
    ータ値で変化し、かつ制御されることを特徴とす
    る上記ラスタ型表示装置。 ２ メモリイ・ユニツト８は、飛び越されたフレ
    ーム毎の全走査線の倍数に等しい記憶位置を含
    み、 リーダ９，１０は、フレームの走査線数および
    記憶位置の総数に応じて間隔があけられた記憶位
    置を読み取り、 上記制御装置２２−２４ａは、各ライン・セグ
    メントを生じさせる特許請求の範囲第１項記載の
    ラスタ型表示装置。 ３ 偶数および奇数の表示フレームを同じ複数本
    の走査線で逐次生じる同期信号発生器１８と、 １本の走査期間中に表示管２をオン・オフする
    ように接続されたライン・セグメント・ユニツト
    ３８−４０と、 上記データ記憶位置セレクタ１１，２６に含ま
    れ、かつ上記アドレス・ユニツト２０にスター
    ト・アドレスを読み込むための装置２７を有す
    る、シーケンス制御器１１と、 上記データ記憶位置セレクタ１１，２６に含ま
    れかつ上記アドレス・ユニツト２０を１ステツ
    プ、２ステツプまたは３ステツプ増加させるため
    の増加ユニツト２６と、を備え、 上記偶数および奇数フレームのうちの一方のフ
    レーム各々の開始時に２だけ上記アドレス・ユニ
    ツト２０を増進し、かつスタート・データを上記
    ライン・セグメント・ユニツト３８−４０へ伝送
    し、そして１だけ増進した後上記アドレス・ユニ
    ツトを３だけ増進してスタート・データを記憶す
    るがストツプ・データを上記ライン・セグメン
    ト・ユニツトへ伝送するように上記制御装置が接
    続されてなる特許請求の範囲第１項または第２項
    記載のラスタ型表示装置。 ４ 表示管２は各フレーム中に512本の走査線を
    含み、 上記メモリイ・ユニツト８は、1024個の記憶位
    置を含み、ライン・セグメントを生じさせるため
    のデータ・サンプルを逐次記憶し、 上記ライン・セグメント・ユニツトは、スター
    ト・データ用レジスタ２２およびストツプ・デー
    タ用レジスタ２３を含み、それらのレジスタにビ
    ーム・ドライバ４が接続されてなる特許請求の範
    囲第３項記載のラスタ型表示装置。 ５ 上記増加ユニツト２６は各アドレスへ定数を
    加えて最新のサンプル表示管２の右縁へ入れる特
    許請求の範囲第４項記載のラスタ型表示装置。 ６ 上記メモリイ・ユニツト８および上記アドレ
    ス・ユニツト２０へ接続され、かつこのアドレ
    ス・ユニツトへ記憶中の最新のサンプルのアドレ
    ス位置を読み込むように作動し得る電算機１０を
    備えた特許請求の範囲第１項ないし第５項のいず
    れかに記載のラスタ型表示装置。 ７ 上記表示管２と上記リーダ９，１０の間に接
    続された相補回路６１と、 オフスケール・データを検出しかつ上記相補回
    路を作動させてデータ点以外のライン・セグメン
    トを表示するためのモニタ部４１と、を備えた特
    許請求の範囲第１項ないし第６項のいずれかに記
    載のラスタ型表示装置。 ８ 表示制御信号の伝送を制御するためのルーチ
    ン部４２と、 データ・サンプルの独特のシーケンスを検出し
    かつ上記ルーチン部を作動させるように結合され
    た変更装置４３，４４と、を備えた 特許請求の範囲第１項ないし第７項のいずれかに
    記載のラスタ型表示装置。
JP6872477A 1976-06-11 1977-06-10 Indicator Granted JPS534435A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/695,100 US4145754A (en) 1976-06-11 1976-06-11 Line segment video display apparatus

Publications (2)

Publication Number Publication Date
JPS534435A JPS534435A (en) 1978-01-17
JPS6142275B2 true JPS6142275B2 (ja) 1986-09-19

Family

ID=24791558

Family Applications (2)

Application Number Title Priority Date Filing Date
JP6872477A Granted JPS534435A (en) 1976-06-11 1977-06-10 Indicator
JP60116313A Pending JPS6117190A (ja) 1976-06-11 1985-05-29 図形表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP60116313A Pending JPS6117190A (ja) 1976-06-11 1985-05-29 図形表示装置

Country Status (6)

Country Link
US (1) US4145754A (ja)
JP (2) JPS534435A (ja)
CA (1) CA1073132A (ja)
DE (1) DE2726284A1 (ja)
FR (1) FR2354600A1 (ja)
GB (3) GB1587168A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449200A (en) * 1976-06-11 1984-05-15 James Utzerath Line segment video display apparatus
GB2083324B (en) * 1980-06-18 1984-10-17 Micro Consultants Ltd Data display system
US4348667A (en) * 1980-09-03 1982-09-07 Gould Inc. Automatic line segment generator for use with linear array display devices
US4454593A (en) * 1981-05-19 1984-06-12 Bell Telephone Laboratories, Incorporated Pictorial information processing technique
US4555699A (en) * 1983-01-10 1985-11-26 Bancware, Inc. Data-entry system
EP0206518A3 (en) * 1985-06-20 1988-01-07 Tektronix, Inc. Vertical raster scan controller
JPS62100664A (ja) * 1985-10-28 1987-05-11 Advantest Corp 波形表示装置
US4716546A (en) * 1986-07-30 1987-12-29 International Business Machines Corporation Memory organization for vertical and horizontal vectors in a raster scan display system
US5046027A (en) * 1988-11-08 1991-09-03 Massachusetts General Hospital Apparatus and method for processing and displaying images in a digital procesor based system
US5949399A (en) * 1996-02-12 1999-09-07 Snap-On Technologies, Inc. Electronic signal measurement apparatus for the acquisition and display of short-duration analog signal events
AU2001245651A1 (en) * 2000-03-13 2001-09-24 Comnet Media Corporation Video data management, transmission, and control system and method employing distributed video segments microcasting

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4944630A (ja) * 1972-08-31 1974-04-26
JPS50120735A (ja) * 1974-03-08 1975-09-22

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3593310A (en) * 1969-05-14 1971-07-13 Dick Co Ab Display system
US3680076A (en) * 1970-07-13 1972-07-25 Western Electric Co Data display systems
GB1405884A (en) * 1971-10-27 1975-09-10 Gec Elliott Automation Ltd Raster-scanned display devices
GB1401022A (en) * 1972-03-10 1975-07-16 Elliott Brothers London Ltd Display apparatus
US3792464A (en) * 1973-01-10 1974-02-12 Hitachi Ltd Graphic display device
US3815104A (en) * 1973-01-18 1974-06-04 Lexitron Corp Information processing system
US3895357A (en) * 1973-02-23 1975-07-15 Ibm Buffer memory arrangement for a digital television display system
US3891982A (en) * 1973-05-23 1975-06-24 Adage Inc Computer display terminal
US3958225A (en) * 1974-01-28 1976-05-18 Teletype Corporation Apparatus and method for controlling a communications terminal
US3911404A (en) * 1974-09-03 1975-10-07 Gte Information Syst Inc Data storage and processing apparatus including processing of new line characters
US4090187A (en) * 1976-05-10 1978-05-16 Thomson-Csf Laboratories, Inc. Television titling system for producing overlapping characters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4944630A (ja) * 1972-08-31 1974-04-26
JPS50120735A (ja) * 1974-03-08 1975-09-22

Also Published As

Publication number Publication date
CA1073132A (en) 1980-03-04
FR2354600A1 (fr) 1978-01-06
GB1587169A (en) 1981-04-01
GB1587168A (en) 1981-04-01
FR2354600B1 (ja) 1984-03-30
JPS534435A (en) 1978-01-17
US4145754A (en) 1979-03-20
GB1587170A (en) 1981-04-01
DE2726284A1 (de) 1977-12-22
JPS6117190A (ja) 1986-01-25

Similar Documents

Publication Publication Date Title
US4200869A (en) Data display control system with plural refresh memories
JPH04106593A (ja) 静止画像表示装置およびそれに用いる外部記憶装置
CA1220293A (en) Raster scan digital display system
US4873514A (en) Video display system for scrolling text in selected portions of a display
JPS6142275B2 (ja)
US4746980A (en) Video processing system
US4319339A (en) Line segment video display apparatus
JPH11510269A (ja) 連結リスト構造のオンスクリーン表示システム
JPH04185081A (ja) モザイク画像表示装置
US4647971A (en) Moving video special effects system
JPH0535831A (ja) 画像記録装置
US4449200A (en) Line segment video display apparatus
US20010007454A1 (en) Direct memory access transfer apparatus
JP2000350168A (ja) 画像信号処理方法および画像信号処理装置
US5457777A (en) Screen editor for video printer
JP2003084012A (ja) 波形表示装置
JPH05127646A (ja) 表示装置
JP2924618B2 (ja) 画像取込装置
JPS63314084A (ja) 文字放送受信機
JPH023517B2 (ja)
JPH0670742B2 (ja) 標体の表示装置
EP0159589A2 (en) Display system for a measuring instrument
RU2018977C1 (ru) Устройство для отображения информации на экране телевизионного индикатора
JP3431925B2 (ja) 画像表示制御装置及びその方法
JPH0673070B2 (ja) 画像表示装置