JPS62109176A - 画像メモリの転送アドレス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 画像メモリの転送アドレス制御方式であって、画像メモ
リのデータアクセスに際して、転送開始アドレスに順次
シフト■を加算したアドレスをＸ軸拡大率相当数連続し
て同じアドレスを生成し、記ｔｅ　した始点アドレスに
ジャンプ量を加算して次のＸ軸アドレス列の始点アドレ
スを生成し、Ｙ軸拡大率相当数同じアドレス列を連続し
て生成することによって、メモリ空間に２次元のアドレ
ス領域をもつ画像データを拡大して、他のメモリ領域へ
の転送を迅速に行うことができる。

〔産業上の利用分野〕

本発明は、画像メモリデータをＤＭＡ方式で、拡大転送
するアドレス制御方式に関するものである。

画像メモリのデータをディスプレイ表示のために読み出
して転送する場合、その転送先が外部、内部に関わらず
、大量のデータを転送する必要があり、プログラムによ
るプロセッサの制御のもとにメモリアクセスすると、転
送速度が遅く、動画像の表示に支障を生じる。

このため、メモリとその転送先の機器間をプロセッサの
介在をなくして直接にデータの転送を実行するＤＭＡ方
式があるが、通常のＤＭＡ方式では、隣接する一連のア
ドレスのアクセス毎にプロセ、すの介在を必要としない
としても、画像メモリのデータのようにメモリ空間にア
ドレスの格納領域をもつデータの転送には、アドレス列
毎にプロセッサの転送指示を必要とし、動画像表示のた
めに十分その目的を達成する方式ではなく、画像拡大表
示のためのデータ転送処理には、尚更である。

そのために、画像メモリデータのように２次元領域をも
つメモリデータを迅速にしかも拡大してアクセスする方
式が要望されている。

〔従来の技術〕

第７図は従来のメモリデータのＤＭＡアクセス方式を説
明する図である。

１は画像データを格納する画像メモリ、２はプロセッサ
、３はＤＭＡコントローラ、４は入出力機器である。

画像メモリ１の領域Ａのデータをアクセスする場合、プ
ロセッサ２はＤＭＡコントローラ３に領域Ａの転送開始
アドレス（ｙｏ、ｘｏ）とアクセスするハイド数（ｂ）
をＤＭＡコントローラ３に格納し、転送が起動すると、
ＤＭＡコントローラ３は画像メモリ１の領域Ａのアドレ
ス（ｙｏ、ｘ。〕のデータから始まり、ｂハイドを順次
アドレスを送出する。

そして、送出するアドレスを拡大率相当数繰り返して、
一連のアクセスが終了すると、１列のアドレス転送が行
われたことになり、次いで拡大率相当数同じ列を繰り返
しアクセスするようプロセッサが指示する。

次に、メモリ領域Ａの第２列目の始点アドレスとハイド
数をＤＭＡコントローラ３に格納し、その列のデータを
アクセスする。

このように列アドレス、またその拡大転送毎にプロセッ
サ２が介在して、領域Ａのデータを領域Ａ°に転送する
。

〔発明が解決しようとする問題点〕

一般にＤＭＡ方式は、プロセッサが介在せず連続するア
ドレスを迅速にアクセスすることができるが、２次元メ
モリ空間の１部に領域をもつ画像データをアクセスする
ためには、隣接する一連の７ドレス、即ち列アドレス毎
に、プロセッサとＤＭＡコン１０一ラ間の転送開始アド
レスとその転送数を設定する必要があり、更に、拡大率
相当数繰り返し処理するために、更にプロセッサの作動
を必要とする。

従って、所要メモ’Ｊ　Ｔ＋Ｍ域の転送には余分の時間
を必要とし、特に短時間転送を必要とする動画像データ
の転送を行うための十分な方式ではなかった。

本発明は、このような点に濫みて創作されたものであっ
て、ＤＭＡの方式によって迅速に拡大転送アドレスを生
成する画像メモリの転送アドレス制御方式を提供するこ
とを目的としている。

〔問題点を解決するための手段〕

第１図に本発明の画像メモリの転送アドレス制御方式の
原理ブロック図を示す。

従来のＤＭＡコントローラ３と拡大処理部４に本発明の
ＤＭＡコントローラ３′が代替するものである。

ＤＭＡコントローラ３゛に始点アドレス記憶手段ａと、
始点アドレスかそれ以外のアドレスを選択する手段すと
、同じアドレスを連続して生成する手段Ｃと、シフトＩ
を加算する手段ｄと、ジャンプ量を加算して次Ｘ軸アド
レス列の始点アドレスを生成する手段ｅと、始点アドレ
スを連続して選択する手段ｆと、生成アドレスをアドレ
スバスへ送出する手段ｇと、転送終了を検出する全転送
アドレスカウンタとを備え、転送開始アドレス、転送領
域のＸ軸アドレス数（ブロックアドレス数と称する）、
Ｘ軸拡大率、Ｙ軸拡大率、シフト量、ジャンプ量、全転
送アドレス数をセットする各レジスタとで構成する。

Ｃ作用〕 上記各レジスタと全転送アドレスカウンタに各所要値を
セットし転送処理を起動する。

転送開始アドレスが始点アドレスレジスタに記憶され（
手段ａ）、一方、選択されて（手段ｂ）転送アドレスレ
ジスタにセットされ、Ｘ軸拡大率相当数同じアドレスが
生成され（手段ｃ）、アドレスバスから送出される（手
段ｇ）。

そのアドレスにシフト量が加算され（手段ｄ）、Ｘ軸拡
大率相当数同じアドレス生成され（手段ｃ）、アドレス
バスへの送出がブロックアドレス数繰り返され、第１列
のＸ軸アドレスの転送が終わる。

次いで始点アドレスが選択され（手段ｂ）、Ｙ軸拡大率
相当数同じＸ軸アドレス列の始点アドレスが選択され（
手段ｆ）、Ｘ軸アドレスが順次転送処理される。

次に、その列の始点アドレスにジャンプ量が加算され（
手段ｅ）、次のＸ軸アドレス列の始点アドレスが生成さ
れる。

上記同様の処理が繰り返し行われ、全転送アドレスカウ
ンタが全転送アドレス数を計数して、転送終了信号を送
出して画像メモリの所定領域の転送が終了する。

〔実施例〕

以下図面を参照して本発明の画像メモリの転送アドレス
制御方式の実施例を詳細に説明する。

第２図は本発明の一実施例のブロック図、第３図はメモ
リ上の転送領域説明図、 第４図はメモリ上の転送データ位置説明図、第５図は実
施例のタイミングチャートを示す。

画像メモリ１はメモリ空間のアドレスは、「（００）、
　（００）ＸＪからｒ（１’Ｆ）Ｙ　（ＦＦ）Ｘ　Ｊで
、各アドレスには所定ピントで構成された画素のデータ
が格納されている（第３図）。

例えば、転送データ領域ＡはＹ軸アドレス「２０」〜ｒ
２ＦＪ、Ｘ軸アドレス「６０〜６ＦＪとする。

メモリ空間をアドレス順に展開すれば、転送データはア
ドレスｒ２０６０Ｊ　　（以下前２＃！１字はＹ軸値、
後２数字はＸ軸値）からｒ２　Ｆ　６　ＦＪに散在する
ことになり、斜線で示す位置のデータを抽出して転送す
ることが必要である（第４図）。

そして、領域の拡大率はＸ軸方向、即ちＸ軸拡大率２、
Ｘ軸方向、即ちＹ軸拡大率２として説明する。

転送開始アドレスｒ２０６０Ｊが転送開始アドレスレジ
スタ（転送開始ＡＲ）３０１にセットされ、転送が開始
されると、マルチプレクサ３２４（転送開始時のみ転送
アドレスを選択する）を介してその内容が転送アドレス
レジスタ（転送ＡＲ）３０２に読み出され、出力処理部
３２３を介してアドレスバス５に送出される。

画像メモリ１はこのアドレスのデータをデータバス６に
送出する。

そして、Ｘ軸拡大率レジスタ（ＸＲ）３０３に格納され
た内容、即ち拡大率相当数２をＸ軸拡大率カウンタ（Ｘ
Ｃ）３０４が計数して、転送アドレスレジスタ３０２に
格納された同じアドレスｒ２０６０Ｊが転送りロック（
ＣＬ）毎に２回転送される。

次にシフト景レジスタ（シフトｆｆ１Ｒ）３０５に格納
されたシフト量例えば１がアドレス「２０６０」にアド
レス加ｙ１．器３０６で加算され［２０６１」となって
、転送アドレスレジスタ３０２に格納される。

このようにして逐一処理され、１アドレス２回送出する
毎にブロックレジスタ（ＢＲ）３０７に格納された内容
ｒ１６Ｊ　　（転送Ｘ軸アドレス数）をブロックカウン
タ（ＢＣ）３０８が計数すると、始点アドレスレジスタ
（始点ＡＲ）３０９に格納されたｒ２０６０Ｊに、シフ
トＩが加算する上記の処理が繰り返される。

そして、Ｙ軸拡大率レジスタ（ＹＲ）３１３に格納され
た内容、即ち拡大率相当数２をＹ軸拡大率カウンタ（Ｙ
Ｃ）３１４が計数して、「２０６０」〜ｒ２０６　ＦＪ
のアドレス生成処理が拡大率相当数２回行われると、ブ
ロック処理カウンタ（ＢＰＣ）３１０によってジャンプ
量レジスタ（ジャンプ量Ｒ）３１１のジャンプ量ｒｌｏ
ｏｊがアドレス加算器３０６で始点アドレスレジスタ３
０９の内容に加算され、即ち、ｒ２１６０Ｊを始点アド
レスとして上記同様の処理が行われる。

これらの処理が繰り返され、転送領域Ａのアドレス、こ
の例では１６Ｘ１６＝２５６が全転送アドレスカウンタ
（ＴＣ）３１２で計数されると、転送終了信号が出力さ
れ、領域への拡大アドレスがデータバスに送出されたこ
とになる。

さらに、タイミングチャート（第５図）を参照して回路
の動作を説明する。

ブロック処理カウンタ３１０はブロック転送レジスタ３
０７の内容相当数から信号Ｔ１人力数を減算し、ｒＯＪ
になると、マルチプレクサ３１５で始点アドレスを選択
する。

ブロックカウンタ３０８はブロック転送レジスタ３０７
の内容相当数から信号Ｔ２の入力数を減算し、「０」に
なると、マルチプレクサ３１６でアドレス加算器３０６
へジャンプ量を選択送出する。

Ｘ軸拡大率レジスタ３０３に転送元領域と転送先領域の
倍率が格納され、その内容がＸ軸拡大率カウンタ３０４
にセットされ、転送りロック（ＣＬ）の入力毎に減算さ
れる。

ノア回路３１７はＸ軸拡大率カウンタ３０３が「０」の
とき「１」となり、従ってこれに接続されたアンド回路
３１８の出力は転送りロックのＸ軸拡大率倍の周期の信
号Ｔ、が出力される。

また、Ｙ軸拡大率レジスタ３１３の内容がＹ軸拡大率カ
ウンタ３１４にセントされ、ブロック処理カウンタ３１
０の出力信号が人力する毎に減算し、ノア回路３１９は
Ｙ軸拡大率カウンタ３１４が「０」のとき「１」となり
、従ってこれに接続されたアンド回路３２０の出力は、
Ｙ軸拡大率カウンタ３１４が「０」のとき信号Ｔ２が出
力される。

従って、ブロックカウンタ３０８の出力はブロック処理
カウンタ３１０出力の周期のＹ軸拡大率相当数倍となる
。

アンド回路３２１はＸ軸およびＹ軸のノア回路３１７、
．３１９の出力と転送りロックの論理積の信号、即ち領
域Ａの転送アドレス数を出力することになる。

そして、転送アドレスは第５図の印で示すアドレスが順
次選択され、全転送回数カウンタ３１２はアンド回路３
２１の出力毎に減算を行い、各ビットが「０」、即ち転
送処理が終了したとき、ノア回路３２２から転送終了信
号を送出する。

画像メモリの領域Ａを例えば同じ画像メモリ１の別の領
域Ａ’　　ｒ７０９０〜８ＦＡＦＪ　　（第３図）に転
送する場合は、別のＤ　Ｍ　Ａコントローラ７によって
、ＤＭＡコントローラ３のアドレス送出に連動して、そ
のアドレスに対応する領域Ａ゛のアドレスを指定して読
み出されたデータを格納するようにすればよい。

また、画像メモリの領域Ａを拡大することな（、領域Ａ
゛に転送する場合はＸ及びＹ軸拡大率レジスタ３０３，
３１３に「１」をセン１−シて転送処理を実行すればよ
いのは云うまでもない。

しかし、この場合は第６図に示すように回路を簡略化す
ることができる。但し、ジャンプ量は転送アドレス列の
最終アドレスから次の列の始点アドレスへジャンプする
値となる。

〔発明の効果〕

以」二連べてきたように、本発明によれば、プロセッサ
は転送元および転送先領域範囲を転送に先立ってＤＭＡ
コントローラに指定するだけで、転送が行われるので、
その期間プロセッサの介在を必要とせず、プロセッサの
負荷が大幅に低減され、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の画像メモリの転送アドレス制御方式の
原理ブロック図、 第２図は本発明の実施例のブロック図、第３図はメモリ
上の転送領域説明図、 第４図はメモリ上の転送アドレス位置説明図、第５図は
実施例のタイミングチャート、第６図は不拡大転送実施
例のブロック図、第７図は従来例のブロック図である。 図において、 １は画像メモリ、　　２はプロセッサ、３．３’　、７
はＤＭＡコントローラ、３０３はＸ１１ＩＩＩ拡大率レ
ジスタ、３０イはＸ軸拡大率カウンタ、 ３０５はシフト量レジスタ、 ３０６はアドレス加算器、 ３０７はブロック転送レジスタ、 ３０８はブロックカウンタ、 ３０９は始点アドレスレジスタ、 ３１０はブロック処理カウンタ、 ３１１はジャンプ量レジスタ、 ３１２全転送アドレスカウンタ、 ３１３はＹ軸拡大率レジスタ、 ３１４はＹ軸拡大率カウンタ、 ３１５はマルチプレクサ、 ／￥ＡトＤ耳の屑≧！ｒフ゛・口・・ｌフレク第１図 −シＸ メ七す丘／１ψ之Ｊ廿ｊ文よだＤｎｍ 第３図 アトし人 芦七りと哨傘之ｉテ″−フイ文７訝ｇ％巴ろ（（Ｌ） ノ【λ臼イブ１１の７うミシ７゛すで一ト第５圀 第６図

Claims (1)

1. 【特許請求の範囲】 画像メモリのアドレスの２次元空間Ｙ−Ｘ領域に格納さ
   れたデータを、拡大したアドレス領域に転送するアドレ
   ス生成方式において、 画像メモリの転送するアドレス領域のＸ軸アドレス列の
   始点アドレスを記憶する手段（３０９）と、該Ｘ軸アド
   レス列の始点アドレスと、該Ｘ軸アドレス列の始点アド
   レス以外のアドレスを選択する手段（３１０，３１５）
   と、 所定の画像Ｘ軸拡大率相当数連続して、同じ転送アドレ
   スを生成する手段（３０３，３０４，３０７，３０８）
   と、アドレスに所定のシフト量を加算して次のアドレス
   を生成する手段（３０５，３０６）と、前記Ｘ軸アドレ
   ス列の始点アドレスに、所定のジャンプ量を加算して、
   該Ｘ軸アドレス列の次のＸ軸アドレス列の始点アドレス
   を生成する手段（３１１，３０６）と、 前記Ｘ軸アドレス列の処理毎に、所定の画像Ｙ軸拡大率
   相当数連続して、該Ｘ軸アドレス列の始点アドレスを選
   択する手段（３０９，３１０，３１３，３１４）と、上
   記生成したアドレス、あるいは、上記選択したアドレス
   をアドレスバスに送出する手段（３２３）とを具備し、 前記転送領域の転送開始アドレスから全アドレス転送カ
   ウンタ（３１２）にセットされた内容相当数のアドレス
   を転送することを特徴とする画像メモリの転送アドレス
   制御方式。