JPS60140470A - 画像情報処理装置 - Google Patents
画像情報処理装置Info
- Publication number
- JPS60140470A JPS60140470A JP58245487A JP24548783A JPS60140470A JP S60140470 A JPS60140470 A JP S60140470A JP 58245487 A JP58245487 A JP 58245487A JP 24548783 A JP24548783 A JP 24548783A JP S60140470 A JPS60140470 A JP S60140470A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- processing
- memory
- image
- picture information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
- G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Artificial Intelligence (AREA)
- Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Image Processing (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、画像情報の抽出、削除、合成等の処理を行な
う装置に関する。このような装置は、画像情報ファイル
装置における両開編集手段として有用であり、ひいて、
文字読取装置、印鑑照合装置その他各種のパターン処理
装置に利用しうるものである。
う装置に関する。このような装置は、画像情報ファイル
装置における両開編集手段として有用であり、ひいて、
文字読取装置、印鑑照合装置その他各種のパターン処理
装置に利用しうるものである。
画像情報の処理の大部分は次の一連の処理の繰返しであ
る。
る。
（１）所要画像情報のメモリ上のアドレスの計算（２）
所要画像情報の１ワ一ド分の読出しく３）読出された１
ワ一ド分の画像情報に対する処理加工 （４）処理加工の終った１ワ一ド分の画像情報の格納先
のアドレスの計算 （５）処理加工の終った１ワ一ド分の画像情報の書込み 従来の画像情報処理装置は、前記一連の処理を単一のプ
ロセッサで遂行する。このため、アドレス計算、メモリ
アクセス及び画像情報の処理加工が直列に遂行されるこ
とになるので、全体の処理を完了するのに長い時間がか
かる。１だ、前記一連の処理の内で、アドレス計算は多
桁数に対する算術演算が中心であるのに対して、画像情
報の処理加工は各ビットに対する論理演算が主であると
ころ、これら２種類の処理をどちらも効率よく高速で遂
行できるプロセッサを得るのは非常に困難である。
所要画像情報の１ワ一ド分の読出しく３）読出された１
ワ一ド分の画像情報に対する処理加工 （４）処理加工の終った１ワ一ド分の画像情報の格納先
のアドレスの計算 （５）処理加工の終った１ワ一ド分の画像情報の書込み 従来の画像情報処理装置は、前記一連の処理を単一のプ
ロセッサで遂行する。このため、アドレス計算、メモリ
アクセス及び画像情報の処理加工が直列に遂行されるこ
とになるので、全体の処理を完了するのに長い時間がか
かる。１だ、前記一連の処理の内で、アドレス計算は多
桁数に対する算術演算が中心であるのに対して、画像情
報の処理加工は各ビットに対する論理演算が主であると
ころ、これら２種類の処理をどちらも効率よく高速で遂
行できるプロセッサを得るのは非常に困難である。
本発明の目的は、従来装置における前記の問題を解決し
、画像情報を高速で処理できる装置を容易に実現するこ
とにある。
、画像情報を高速で処理できる装置を容易に実現するこ
とにある。
本発明の要点は、画像情報の処理に必要なアドレス計算
と画像情報の処理加工を、それぞれの処理内容に適した
型の別個の処理ユニットにより並列的に実行するところ
にある。
と画像情報の処理加工を、それぞれの処理内容に適した
型の別個の処理ユニットにより並列的に実行するところ
にある。
第１図は、本発明の一実施例の構成の概略を示す。画像
情報は画像情報メモリ１（例えは光ティスフ）に記憶さ
ｈており、画像情報の処理は、並列処理型のメモリアド
レス計算ユニット２と直列処理型の画像情報ビット処理
ユニット３が協力して実行する。アドレス情報はメモリ
アドレスバス４を経て転送され、画像情報、指令情報等
はメモリデータバス５を経て転送される。また、メモリ
アドレス計算ユニット２と画像情報ビグト処理ユニット
３は、画像情報読出／ｌ込要求信号６、読出／書込バッ
ファ制御信号７−１、処理開始起動信号７−２及びシフ
ト制御パラメータ７−３等の制御信号を授受しながらそ
れぞれの動作を進める。
情報は画像情報メモリ１（例えは光ティスフ）に記憶さ
ｈており、画像情報の処理は、並列処理型のメモリアド
レス計算ユニット２と直列処理型の画像情報ビット処理
ユニット３が協力して実行する。アドレス情報はメモリ
アドレスバス４を経て転送され、画像情報、指令情報等
はメモリデータバス５を経て転送される。また、メモリ
アドレス計算ユニット２と画像情報ビグト処理ユニット
３は、画像情報読出／ｌ込要求信号６、読出／書込バッ
ファ制御信号７−１、処理開始起動信号７−２及びシフ
ト制御パラメータ７−３等の制御信号を授受しながらそ
れぞれの動作を進める。
メモリアドレス計算ユニット２は、メモリアドレスの計
算の他に、メモリアクセスの実行と、画像情報処理動作
の全体の管理とを受け持つ。画像情報メモリに対する画
像情報の入力と出力は、図示しないが、公知の画像入出
力装置中の任意のものによることができる。
算の他に、メモリアクセスの実行と、画像情報処理動作
の全体の管理とを受け持つ。画像情報メモリに対する画
像情報の入力と出力は、図示しないが、公知の画像入出
力装置中の任意のものによることができる。
画像情報メモリ１内において、画像情報は、一画素の白
・黒情報を１ビツトの０″・１１１９によって表わす形
式をとる。そうすると、Ａ４ザイズの画像の格納エリア
として、線密度を８本／ｍｍとすれば、約２５６ ｋＷ
（ただし１’Ｗ＝１６ビノト）が必要であるから、画
像情報メモリ１は相当大きなアドレス空間を持つことに
なる。本実施例では、このアドレス空間を１６Ｍ’Ｗと
し、したがって、メモリアドレスバス４は２４ビツトの
幅を持つ。
・黒情報を１ビツトの０″・１１１９によって表わす形
式をとる。そうすると、Ａ４ザイズの画像の格納エリア
として、線密度を８本／ｍｍとすれば、約２５６ ｋＷ
（ただし１’Ｗ＝１６ビノト）が必要であるから、画
像情報メモリ１は相当大きなアドレス空間を持つことに
なる。本実施例では、このアドレス空間を１６Ｍ’Ｗと
し、したがって、メモリアドレスバス４は２４ビツトの
幅を持つ。
捷だ、メモリデータバスは１６ビツ１−（ＩＷ）の幅を
持つものとする。
持つものとする。
メモリアドレス計算ユニット２は、第２図に示すように
、シーケンスコントローラ８、制御プログラムメモリ９
、コマンドレジスタ１ｏ１ レジスタファイル１１、演
算ユニット（ＡＬＵ）１２を有し、この部分は普通のプ
ロセッサと基本的に同じ構成である。メモリアドレス計
算ユニノｌ−２の主業務はメモリアドレスの計算である
ことがら、ＡＬＵ１２は２４ビツト並列処理型であり、
内部データバス１８もメモリアドレスバス４と同じ２４
ビツト幅を持つ。
、シーケンスコントローラ８、制御プログラムメモリ９
、コマンドレジスタ１ｏ１ レジスタファイル１１、演
算ユニット（ＡＬＵ）１２を有し、この部分は普通のプ
ロセッサと基本的に同じ構成である。メモリアドレス計
算ユニノｌ−２の主業務はメモリアドレスの計算である
ことがら、ＡＬＵ１２は２４ビツト並列処理型であり、
内部データバス１８もメモリアドレスバス４と同じ２４
ビツト幅を持つ。
画面」二の一つの閉領域は画像情報メモリ１のアドレス
空間」二では各スキャンごとに飛び飛びの位置にある（
第５図参照）ので、画像情報メモリ１へのアクセスに際
してそれらのアドレス位置を順次指定するために、アド
レス計算が不可欠であ社第１図の画像情報処理装置が実
行すべき処理の内容は、図示されていないシステム制御
装置が制御指令の形で画像情報メモリ１に書込む。メモ
リアドレス計算ユニット２は、この制御指令を゛読出し
てその内容を解析し、それ自身での処理を実行するとと
もに、画像情報ビット処理ユニット３に然るべき制御情
報を与える。メモリアドレス計算ユニット２は、内部処
理のためのワークエリアとして画像情報メモリ１の一部
を使用する。画像情報ビット処理ニーニット３による処
理のために計算されたメモリアドレスと本ユニット自身
による処理のだめのメモリアドレスは、メモリアドレス
レジスタ１３からメモリアドレスバス４に送出される。
空間」二では各スキャンごとに飛び飛びの位置にある（
第５図参照）ので、画像情報メモリ１へのアクセスに際
してそれらのアドレス位置を順次指定するために、アド
レス計算が不可欠であ社第１図の画像情報処理装置が実
行すべき処理の内容は、図示されていないシステム制御
装置が制御指令の形で画像情報メモリ１に書込む。メモ
リアドレス計算ユニット２は、この制御指令を゛読出し
てその内容を解析し、それ自身での処理を実行するとと
もに、画像情報ビット処理ユニット３に然るべき制御情
報を与える。メモリアドレス計算ユニット２は、内部処
理のためのワークエリアとして画像情報メモリ１の一部
を使用する。画像情報ビット処理ニーニット３による処
理のために計算されたメモリアドレスと本ユニット自身
による処理のだめのメモリアドレスは、メモリアドレス
レジスタ１３からメモリアドレスバス４に送出される。
データ書込レジスタ上位部（８ビツト）１４とデータ書
込レンスタ下位部（１６ビツト）１５は、メモリアドレ
ス計算ユニット２の内部のデータを画像情報メモリ１に
書込むときに使用するバッファであり、データ読出レジ
スタファイル（８ビット）１６とデータ読出にジスタ下
位部（１６ビツト）１７は、画像情報メモリ１のデータ
をメモリアドレス計算ユニット２の内部に取込むときに
使用するバッファである。
込レンスタ下位部（１６ビツト）１５は、メモリアドレ
ス計算ユニット２の内部のデータを画像情報メモリ１に
書込むときに使用するバッファであり、データ読出レジ
スタファイル（８ビット）１６とデータ読出にジスタ下
位部（１６ビツト）１７は、画像情報メモリ１のデータ
をメモリアドレス計算ユニット２の内部に取込むときに
使用するバッファである。
画像情報ビット処理ユニットから画像情報読出／書込要
求信号６を受けると、メモリアドレス計算ユニット２は
、必要なアドレスの計算を行ないその結果をメモリアド
レスレジスタ１３に七ノドして、画像情報メモリ１に対
してメモリアクセスを実行する。それと同時に、読出／
書込バッファ制御信号７−１が送出されて、後述するよ
うに、画像情報ビット処理ユニット３とメモリデータバ
ス５の間のデータの授受を行なわせる。
求信号６を受けると、メモリアドレス計算ユニット２は
、必要なアドレスの計算を行ないその結果をメモリアド
レスレジスタ１３に七ノドして、画像情報メモリ１に対
してメモリアクセスを実行する。それと同時に、読出／
書込バッファ制御信号７−１が送出されて、後述するよ
うに、画像情報ビット処理ユニット３とメモリデータバ
ス５の間のデータの授受を行なわせる。
画像情報ビット処理ユニット３の内部構成は第３図に示
されている。このユニットの内部では、画像データはず
べてビット直列で処理される。一方の被処理データであ
る転送元画像情報は、転送元画像読出バッファ１９、転
送元画像並直列変換バッファ２０を経由して入力され、
他方の被処理データである転送先旧画像情報は、転送先
旧画像読出バッファ２１、転送先旧画像並直列変換バッ
ファ２２を経由して入力される。１ビット演算ユニット
（１ビットＡ、ＬＵ）２３は、これら両入力間のピノｌ
−演算を実行し、その演算結果は、転送先新画像直並列
変換バッファ２４、転送先新画像書込バッファ２５を経
由して、転送先新画像情報として出力される。１ピノ）
ＡＬＵの転送元画像側入力をＡ１ 同転送先旧画像側入
力をＢ１同転送先新画像出力信号をＣとすると、１ピッ
ｌ−Ａ Ｌ Ｕ２３のビット演算内容に応じて、第４図
に示す画像処理機能が実現される。
されている。このユニットの内部では、画像データはず
べてビット直列で処理される。一方の被処理データであ
る転送元画像情報は、転送元画像読出バッファ１９、転
送元画像並直列変換バッファ２０を経由して入力され、
他方の被処理データである転送先旧画像情報は、転送先
旧画像読出バッファ２１、転送先旧画像並直列変換バッ
ファ２２を経由して入力される。１ビット演算ユニット
（１ビットＡ、ＬＵ）２３は、これら両入力間のピノｌ
−演算を実行し、その演算結果は、転送先新画像直並列
変換バッファ２４、転送先新画像書込バッファ２５を経
由して、転送先新画像情報として出力される。１ピノ）
ＡＬＵの転送元画像側入力をＡ１ 同転送先旧画像側入
力をＢ１同転送先新画像出力信号をＣとすると、１ピッ
ｌ−Ａ Ｌ Ｕ２３のビット演算内容に応じて、第４図
に示す画像処理機能が実現される。
転送元画像読出バッファ１９と転送元画像並直列変換バ
ッファ２０、転送先旧画像読出バッファ２１と転送先旧
画像並直列変換バッファ２２、並びに転送先新画像直並
列変換バッファ２４と転送５しＡイｔと 先新享喋書込バッファ２５の各組は、それぞれダブルバ
ッファの構成をとっており、バッファ１９゜２１が空に
なった時点又はバッファ２５が一杯になった時点で、直
ちにクロック制御部２６は画像情報読出／書込要求信号
６をメモリアドレス計算ユニット２へ送出する。クロッ
ク制御部２６は、これら各バッファと変換バッファ２０
，２２゜２４の間のデータ転送を管理するとともに、各
変換バッファのシフトを制御する。
ッファ２０、転送先旧画像読出バッファ２１と転送先旧
画像並直列変換バッファ２２、並びに転送先新画像直並
列変換バッファ２４と転送５しＡイｔと 先新享喋書込バッファ２５の各組は、それぞれダブルバ
ッファの構成をとっており、バッファ１９゜２１が空に
なった時点又はバッファ２５が一杯になった時点で、直
ちにクロック制御部２６は画像情報読出／書込要求信号
６をメモリアドレス計算ユニット２へ送出する。クロッ
ク制御部２６は、これら各バッファと変換バッファ２０
，２２゜２４の間のデータ転送を管理するとともに、各
変換バッファのシフトを制御する。
次に、画像処理動作の一例として、画像転送処理の実行
例を、第５図及び第６図を用いて説明する。第５図は、
画像情報領域と画像情報メモリのワード境界との関係を
示す。処理対象画像情報空間２９上で転送元画像情報領
域３０の画像情報を転送先画像領域３１へ転送するもの
とし、転送処理の実行は、横方向１スキャン単位で行な
われる。
例を、第５図及び第６図を用いて説明する。第５図は、
画像情報領域と画像情報メモリのワード境界との関係を
示す。処理対象画像情報空間２９上で転送元画像情報領
域３０の画像情報を転送先画像領域３１へ転送するもの
とし、転送処理の実行は、横方向１スキャン単位で行な
われる。
第６図は、転送元画像の１スキヤン３３を転送先画像の
対応する１スキャン位置３４に転送する際の、画像情報
ビット処理ユニット３内における各信号のタイムチャー
トである。
対応する１スキャン位置３４に転送する際の、画像情報
ビット処理ユニット３内における各信号のタイムチャー
トである。
１スキヤン転送処理の実行に尚たり、メモリアドレス計
算ユニット２は、まず、ンフト制御パラメータ７−３と
して、転送元スキャン左端ダミ一部ビット数３５、転送
先スキャン左端ダミ一部ビ５ツ１−ｉ３６、転送先スキ
ャン右端ダミ一部ビット数３７及び転送先スキャンワー
ド数３８を、画像情報ビット処理ユニット３のクロック
制御部２６に与える。第５図に示すように、メモリ上の
画像情報領域の境界は必ずしもメモリのワード境界３２
と一致していないのにかかわらず、メモリアクセスはワ
ード単位で行なわれるので、各スキャンの処理に際して
、その左右端のダミ一部（アクセスされたワード内で被
処理画像情報領域に属さない部分）には、他の部分と異
なり、保存処理が必要である。
算ユニット２は、まず、ンフト制御パラメータ７−３と
して、転送元スキャン左端ダミ一部ビット数３５、転送
先スキャン左端ダミ一部ビ５ツ１−ｉ３６、転送先スキ
ャン右端ダミ一部ビット数３７及び転送先スキャンワー
ド数３８を、画像情報ビット処理ユニット３のクロック
制御部２６に与える。第５図に示すように、メモリ上の
画像情報領域の境界は必ずしもメモリのワード境界３２
と一致していないのにかかわらず、メモリアクセスはワ
ード単位で行なわれるので、各スキャンの処理に際して
、その左右端のダミ一部（アクセスされたワード内で被
処理画像情報領域に属さない部分）には、他の部分と異
なり、保存処理が必要である。
同時に、メモリアドレス計算ユニット２は、転送元画像
１スキヤン３３の左端ワードと転送先画像１／スキヤン
３４の左端ワードの各アドレスを算出してメモリアクセ
スを実行するとともに、読出／書込バッファ制御信号７
−１を送出して、転送元画像読出バッファ１９及び転送
先１日画像読出バッファ２１ヘメモリデータバス５上の
データをセントする。次いで、処理開始起動信号７−２
を受けると、転送元画像読出バッファ１９の内容が転送
元画像並直列変換バッファ２０に移されて、転送元画像
系／フトクロツク３９（第６図）が発生される。やがて
転送元スキャン左端ダミ一部３５のシフト４３が終了す
ると、転送元画像系シフトクロック３９は停止し、転送
先旧画像読出バッファ２１の内容が転送先旧画像並直列
変換バッファ２２に移され、同時に転送先画像系シフト
クロック４０が発生される。
１スキヤン３３の左端ワードと転送先画像１／スキヤン
３４の左端ワードの各アドレスを算出してメモリアクセ
スを実行するとともに、読出／書込バッファ制御信号７
−１を送出して、転送元画像読出バッファ１９及び転送
先１日画像読出バッファ２１ヘメモリデータバス５上の
データをセントする。次いで、処理開始起動信号７−２
を受けると、転送元画像読出バッファ１９の内容が転送
元画像並直列変換バッファ２０に移されて、転送元画像
系／フトクロツク３９（第６図）が発生される。やがて
転送元スキャン左端ダミ一部３５のシフト４３が終了す
ると、転送元画像系シフトクロック３９は停止し、転送
先旧画像読出バッファ２１の内容が転送先旧画像並直列
変換バッファ２２に移され、同時に転送先画像系シフト
クロック４０が発生される。
転送先スキャン左端ダミ一部３６のシフト４４０間、転
送先旧画像選択信号４１がＯＮとなり、１ピツ）ＡＬＵ
２３は第４図におけるＢ→Ｃのビット演算（画像左右端
での転送先旧画像保存）を行なう。転送先スキャン左端
ダミ一部シフト４４が終了した段階で、第３図の転送元
画像系ブロック２７と転送先画像系ブロック２８のビッ
ト位相が一致する。すなわち、どちらも実際の画像スキ
ャンの始点に到達したことになる。そこで有効転送デー
タシフト４６の状態に入シ、転送元画像系シフトクロッ
ク３９が再度発生される。同時に転送元画像選択信号４
２がＯＮとなり、１ビツトＡＬＵ２３はＡ−＋Ｃのビッ
ト演算（単純画像転送）を実行する。有効転送データシ
フト４６が終了すると、転送先スキャン右端ダミ一部シ
フト４５の状態となシ、転送元画像系シフ、トクロック
３９は停止し、転送先旧画像選択信号４１が再度ＯＮと
なる。転送先スキャン右端ダミ一部シフト４５は当該ワ
ードの終わりまで続き、それが終了すると１スキヤンの
転送処理が完了する。
送先旧画像選択信号４１がＯＮとなり、１ピツ）ＡＬＵ
２３は第４図におけるＢ→Ｃのビット演算（画像左右端
での転送先旧画像保存）を行なう。転送先スキャン左端
ダミ一部シフト４４が終了した段階で、第３図の転送元
画像系ブロック２７と転送先画像系ブロック２８のビッ
ト位相が一致する。すなわち、どちらも実際の画像スキ
ャンの始点に到達したことになる。そこで有効転送デー
タシフト４６の状態に入シ、転送元画像系シフトクロッ
ク３９が再度発生される。同時に転送元画像選択信号４
２がＯＮとなり、１ビツトＡＬＵ２３はＡ−＋Ｃのビッ
ト演算（単純画像転送）を実行する。有効転送データシ
フト４６が終了すると、転送先スキャン右端ダミ一部シ
フト４５の状態となシ、転送元画像系シフ、トクロック
３９は停止し、転送先旧画像選択信号４１が再度ＯＮと
なる。転送先スキャン右端ダミ一部シフト４５は当該ワ
ードの終わりまで続き、それが終了すると１スキヤンの
転送処理が完了する。
以上の動作中、各シフト状態４３〜４６の管理はクロッ
ク制御部２６が行ない、それら状態間の切替えのタイミ
ングは、最初に／フト制御パラメータ７−３として与え
られたダミ一部ビット数３５〜３７とワード数３８によ
り規定される。その間、転送元画像読取要求４７は転送
元画像読出バッファ１９の内容を転送元画像並直列変換
バッファ２０に移すタイミングにおいて発生され、転送
先旧画像読出要求４８は転送先旧画像読出バッファ２１
の内容を転売先旧画像並直列変換バッファ２２に移すタ
イミングにおいて発生される。ただし、本例の画像転送
処理の場合には、スキャン両端の各ＩＷ以外に対する転
送先旧画像読出要求４８は無意味であるから、メモリア
ドレス計算ユニット２において無視される。また、転送
先新画像書込要求４９は転送先新画像直並列変換バッフ
ァ２４の内容を転送先新画像針番牛書込バッファ２５へ
移すタイミングにおいて発生される。これらの要求４７
〜４９は画像情報読出／書込要求信号６としてメモリア
ドレス計算ユニット２に伝達され、メモリアドレス計算
ユニット２は、これらの要求を受けると、直ちにアドレ
ス計算を実行し、対応するバッファに対するメモリ読出
し又はメモリ書込を行なう。なお、これらの読出し又は
書込み処理の完了前に別のバッファ・変換バッファ間転
送のタイミングが発生した場合には、画像情報ビット処
理ユニット３は、クロックを停止し、読出し又は書込み
処理の完了を待つ。
ク制御部２６が行ない、それら状態間の切替えのタイミ
ングは、最初に／フト制御パラメータ７−３として与え
られたダミ一部ビット数３５〜３７とワード数３８によ
り規定される。その間、転送元画像読取要求４７は転送
元画像読出バッファ１９の内容を転送元画像並直列変換
バッファ２０に移すタイミングにおいて発生され、転送
先旧画像読出要求４８は転送先旧画像読出バッファ２１
の内容を転売先旧画像並直列変換バッファ２２に移すタ
イミングにおいて発生される。ただし、本例の画像転送
処理の場合には、スキャン両端の各ＩＷ以外に対する転
送先旧画像読出要求４８は無意味であるから、メモリア
ドレス計算ユニット２において無視される。また、転送
先新画像書込要求４９は転送先新画像直並列変換バッフ
ァ２４の内容を転送先新画像針番牛書込バッファ２５へ
移すタイミングにおいて発生される。これらの要求４７
〜４９は画像情報読出／書込要求信号６としてメモリア
ドレス計算ユニット２に伝達され、メモリアドレス計算
ユニット２は、これらの要求を受けると、直ちにアドレ
ス計算を実行し、対応するバッファに対するメモリ読出
し又はメモリ書込を行なう。なお、これらの読出し又は
書込み処理の完了前に別のバッファ・変換バッファ間転
送のタイミングが発生した場合には、画像情報ビット処
理ユニット３は、クロックを停止し、読出し又は書込み
処理の完了を待つ。
以上に示した実施例においては、画像情報を白・黒の２
値情報としたが、これが多値濃淡情報やカラー情報であ
っても、本質的には同じである。
値情報としたが、これが多値濃淡情報やカラー情報であ
っても、本質的には同じである。
なお、各画素情報が多ビツトデータである場合には、画
像情報ビット処理ユニット３として、画素ビット並列・
画素直列で処理する型のものを用いてもよい。また、被
処理画像領域の形として矩形の例を説明したが、適当な
アドレス計算を行なうことによシ円形その他任意の形の
領域を処理することができる。更に、画像の９０°回転
、拡大、縮小等の処理も可能である。
像情報ビット処理ユニット３として、画素ビット並列・
画素直列で処理する型のものを用いてもよい。また、被
処理画像領域の形として矩形の例を説明したが、適当な
アドレス計算を行なうことによシ円形その他任意の形の
領域を処理することができる。更に、画像の９０°回転
、拡大、縮小等の処理も可能である。
以上の説明から明らかなように、本発明によれば、メモ
リアドレス計算及びメモリアクセスと画像情報ビット処
理を、それぞれの処理に適した型の装置で並行して遂行
することができるので、高速の画像情報処理装置を容易
に実現することが可能である。
リアドレス計算及びメモリアクセスと画像情報ビット処
理を、それぞれの処理に適した型の装置で並行して遂行
することができるので、高速の画像情報処理装置を容易
に実現することが可能である。
第１図は本発明の一実施例の概略的な構成を示すブロッ
クダイヤグラム、第２図は第１図中のメモリアドレス計
算ユニットの構成を示すブロックダイヤグラム、第３図
は同画像情報ビット処理ユニットの構成を示すブロック
ダイヤグラム、第４図は第３図中の１ビツト演算ユニツ
トの演算内容と画像情報処理機能の対応図、第５図は画
像情報領域とメモリワード境界との関係を示す概念図、
ニット、３・・・画像情報ビット処理ユニット、４・・
・メモリアドレスバス、５・・・メモリデータバス、８
・・・シーケンスコントローラ、９・・・制御プログラ
ムメモリ、１０・・・コマンドレジスタ、１１・・・レ
ジスタファイノへ １２・・・並列型演算ユニット、１
９・・・転送元画像読出バッファ、２１・・・転送先旧
画像読出バッファ、２３・・・１ビツト演算ユニツト、
２５・・・転送先新画像書込バッファ、２６・・・クロ
ック制御部。 代理人 弁理士 野萩 守 （ほか１名） ８１日 去２０ 第３団 第４図 第５ 図
クダイヤグラム、第２図は第１図中のメモリアドレス計
算ユニットの構成を示すブロックダイヤグラム、第３図
は同画像情報ビット処理ユニットの構成を示すブロック
ダイヤグラム、第４図は第３図中の１ビツト演算ユニツ
トの演算内容と画像情報処理機能の対応図、第５図は画
像情報領域とメモリワード境界との関係を示す概念図、
ニット、３・・・画像情報ビット処理ユニット、４・・
・メモリアドレスバス、５・・・メモリデータバス、８
・・・シーケンスコントローラ、９・・・制御プログラ
ムメモリ、１０・・・コマンドレジスタ、１１・・・レ
ジスタファイノへ １２・・・並列型演算ユニット、１
９・・・転送元画像読出バッファ、２１・・・転送先旧
画像読出バッファ、２３・・・１ビツト演算ユニツト、
２５・・・転送先新画像書込バッファ、２６・・・クロ
ック制御部。 代理人 弁理士 野萩 守 （ほか１名） ８１日 去２０ 第３団 第４図 第５ 図
Claims (1)
- １、画像情報を蓄積する画像情報メモリと、前記メモリ
に蓄積された画像情報を処理する画像情報処理ユニット
と、前記処理二ニットと並行動作して前記メモリにおけ
る画像情報のアドレスを計算するとともに前記処理ユニ
ットにおける画像情報の入出力を管理するアドレス計算
ユニットとを備えた画１象情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58245487A JPS60140470A (ja) | 1983-12-28 | 1983-12-28 | 画像情報処理装置 |
| US06/687,158 US4692944A (en) | 1983-12-28 | 1984-12-28 | Image data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58245487A JPS60140470A (ja) | 1983-12-28 | 1983-12-28 | 画像情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140470A true JPS60140470A (ja) | 1985-07-25 |
Family
ID=17134388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58245487A Pending JPS60140470A (ja) | 1983-12-28 | 1983-12-28 | 画像情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4692944A (ja) |
| JP (1) | JPS60140470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02503238A (ja) * | 1986-07-18 | 1990-10-04 | アミガ デベロップメント リミテッド ライアビリティ カンパニー | パーソナルコンピュータ装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3713627A1 (de) * | 1986-04-23 | 1987-10-29 | Casio Computer Co Ltd | Bildspeicherschaltung, insbesondere zur verwendung beim drehen von bilddaten |
| US4849679A (en) * | 1987-12-31 | 1989-07-18 | Westinghouse Electric Corp. | Image processing system for an optical seam tracker |
| JP3038852B2 (ja) * | 1990-09-12 | 2000-05-08 | キヤノン株式会社 | 静止画像復号装置 |
| US5313576A (en) * | 1990-11-23 | 1994-05-17 | Network Computing Devices, Inc. | Bit aligned data block transfer method and apparatus |
| US6504959B1 (en) * | 2000-10-20 | 2003-01-07 | Shih-Jong J. Lee | Image processing apparatus using a cascade of poly-point operations |
| US6400849B1 (en) * | 2000-10-20 | 2002-06-04 | Shih-Jong J. Lee | Image processing system with enhanced processing and memory management |
| US7211642B2 (en) * | 2005-03-29 | 2007-05-01 | The Board Of Trustees Of The Univeristy Of Illinois | Thermosetting aromatic dielectric material |
| US11329803B2 (en) | 2020-09-29 | 2022-05-10 | Amazon Technologies, Inc. | Redundancy controls in convergent encryption using dynamic salt values |
| US11582025B2 (en) | 2020-09-29 | 2023-02-14 | Amazon Technologies, Inc. | Efficient deduplication using block-based convergent encryption |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3973243A (en) * | 1974-10-15 | 1976-08-03 | The Bendix Corporation | Digital image processor |
| US4484346A (en) * | 1980-08-15 | 1984-11-20 | Sternberg Stanley R | Neighborhood transformation logic circuitry for an image analyzer system |
| US4363104A (en) * | 1980-09-22 | 1982-12-07 | Hughes Aircraft Company | Imaging system having multiple image copying and hierarchical busing |
| US4434502A (en) * | 1981-04-03 | 1984-02-28 | Nippon Electric Co., Ltd. | Memory system handling a plurality of bits as a unit to be processed |
| JPS58139241A (ja) * | 1982-02-10 | 1983-08-18 | Toshiba Corp | 画像メモリアクセス方式 |
-
1983
- 1983-12-28 JP JP58245487A patent/JPS60140470A/ja active Pending
-
1984
- 1984-12-28 US US06/687,158 patent/US4692944A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02503238A (ja) * | 1986-07-18 | 1990-10-04 | アミガ デベロップメント リミテッド ライアビリティ カンパニー | パーソナルコンピュータ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4692944A (en) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US5233690A (en) | Video graphics display memory swizzle logic and expansion circuit and method | |
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| US5254979A (en) | Raster operations | |
| JPS60140470A (ja) | 画像情報処理装置 | |
| US4816817A (en) | Line mover for bit-mapped display | |
| US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
| JPS62299892A (ja) | キヤラクタジエネレ−タメモリのアクセス方式 | |
| JPS6037930B2 (ja) | 情報記憶装置 | |
| JP2867482B2 (ja) | 画像処理装置 | |
| GB2215951A (en) | Performing raster operations on patch formatted pixel data | |
| JPS5952292A (ja) | ビデオｒａｍ書込み制御装置 | |
| JPS6255693A (ja) | グラフイツクデイスプレイ装置 | |
| JPS607676A (ja) | メモリ書込み回路 | |
| EP0334622A2 (en) | Raster operations | |
| JPS61264381A (ja) | 記憶回路 | |
| JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
| JPH01287696A (ja) | 表示データ制御回路 | |
| GB2215948A (en) | Performing raster operations on patch formatted pivel data | |
| JPH02190968A (ja) | ベクトル処理装置 | |
| JPS62180478A (ja) | 画像記憶装置 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH05189581A (ja) | 図形データの書込装置 | |
| JPS6054074A (ja) | 電子線描画デ−タ変換装置 | |
| JPH04205679A (ja) | 画像情報処理装置 |