JPS6255693A - グラフイツクデイスプレイ装置 - Google Patents

グラフイツクデイスプレイ装置

Info

Publication number
JPS6255693A
JPS6255693A JP60194808A JP19480885A JPS6255693A JP S6255693 A JPS6255693 A JP S6255693A JP 60194808 A JP60194808 A JP 60194808A JP 19480885 A JP19480885 A JP 19480885A JP S6255693 A JPS6255693 A JP S6255693A
Authority
JP
Japan
Prior art keywords
display
graphic
attribute information
register
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60194808A
Other languages
English (en)
Other versions
JPH0413716B2 (ja
Inventor
正宏 後藤
堀 雄太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60194808A priority Critical patent/JPS6255693A/ja
Publication of JPS6255693A publication Critical patent/JPS6255693A/ja
Publication of JPH0413716B2 publication Critical patent/JPH0413716B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複数の表示要求に対し並列に処理を行うグラ
フィックディスプレイ装置に関する。
〔発明の背景〕
ビットマツプ方式のグラフィックディスプレイ装置で表
示する内容は1通常のグラフィック(図形)表示だけで
あったが、その吏い易さや保守性の向上を画るために、
Iloの異常情報やCPU異常情報等の情報をも併せて
表示する要求がある。
第6図(a)にその−例を示す。丸や三角形、四角形の
図形が本来表示され、その画面の一部に、エラー情報で
あるrsYsTEM MESSAGE * l10ER
RORN0=1054jを表示した例である。このエラ
ー情報の表示は、丸や三角形等の本来の図形表示に対し
て、非同期であシ、その表示要求の発生はランダムであ
り、且つ表示場所も特定しないことが多い。
非同期な表示を要求する9jには、最近はやりのマルチ
タスクのオペレーティングシステムがある。
このマルチタスクオペレーティングシステムとは。
複数の処理を並列に実行させる処理方式を云う。
マルチタスクのオペレーティングシステムでの処理状況
をグラフィックディスプレイ上に逐次表示しだいとの要
求がある。この逐次表示は、互いに非同期な表示となる
。第6図中)に7マルチタスクのオペレーティングシス
テムでの並列処理内容の表示例を示す。
第6図(′b)で、各処理毎にウィンドウ(WINDO
W i 。
但し、i=1.2.3)を対応させ、各ウィンドウ毎に
、独自の表示領域と独自の表示タイミングで表示を行わ
せることとした。
以上の各種の非同期表示を実現するグラフィックディス
プレイ装置の従来例を第7図に示す。このディスプレイ
装置は、CPUIとセグメントバッファ2とグラフィッ
クコントローラ4、共通I10パス3、フレームメモリ
6、グラフィックディスプレイ7とより成る。共通I1
0バス3は。
CPUIとセグメントバッファ2とグラフィックコント
ローラ4とを結合するバスであり、当然にデータバス、
アドレスバス、各種制御線とを含む。
CPUIは、マルチタスクのオペレーティングシステム
(マルチプロセスと呼んでもよい)で作動するプロセッ
サである。セグメントバッファ2は、CPUIからの表
示コマンドを一時格納するメモリであるが1表示コマン
ド以外の情報を一時格納させるのにも使用できる。
グラフィックコントローラ4は、共通バス5、グラフィ
ックプロセッサ41.内部レジスタ42゜フレームメモ
リコントローラ43.イメージ展開メモリ44とよシ成
る。共通バス5は、グラフィックプロセッサ41.内部
レジスタ42.フレームメモリコントローラ43.イメ
ージ展開メモリ44とを結ぶバスであり、データバス、
アドレスバス、各種制御線より成る。
グラフィックプロセッサ41は、グラフィック処理を行
い(この処理には1図形表示情報を受けとシ、それをビ
ットマツプに展開する処理をも含む)2内部レジスタ4
2は表示属性情報(表示形態情報)を一時格納し、イメ
ージ展開メモリ44は図形イメージ情報を格納し、フレ
ームメモリコントローラ43は、イメージ展開メモリ4
4の内容をフレームメモリ6に転送料−する。
第7図のグラフィックディスプレイ装置の動作の処理内
容を第8図に示す。
この従来例では、内部レジスタが1つしかない為、ある
表示処理プログラムが表示を開始した場合はその表示処
理が完結するまで他の表示処理プログラムの表示は全く
割込めない。何故ならもしも後の表示処理を受付けてし
まうと、内部レジスタの状態が破壊されてしまう為であ
る。従ってこの方式のグラフィックディスプレイ装置で
複数の表示処理を行なうと完全にシーケンシャルにしか
処理されない為、前述の緊急エラー表示の様にリアルタ
イム性を要求される処理に関して問題が有った。
そこでこの問題に対し考えられたのがグラフィックディ
スプレイコントローラにLED&示装置等の補助表示装
置を設ける方式でありこの列を第9図に示す。グラフィ
ックコントローラ4の内部に補助表示装置インターフェ
ース46を設け、外部に設けた補助表示装置8に別個に
表示させることとした。表示情報は、マルチプロセスの
ウィンドウ表示といったものよりは、エラー情報の表示
に適する。
本方式においては異常発生時に即座に表示される様にな
ったが、新たに補助表示装置を設けるためにコストがか
さむ、また表示可能な情報の量に限度があるなどの間頂
が有った。
そこで最近になって採用され始めているのが「日経エレ
ク、トロニクス昭和60年5月20日号(第369号)
p、257〜p、281 jに記載されているようにフ
レームメモリを2重、3重に設け。
グラフィックディスプレイにそれを重ねて表示できる様
にし、それぞれの表示要求毎にフレームメモリを対応さ
せて表示する方式でありこの列を第10図に示す。
この従来例は、フレームメモリ6の代)に、3個のフレ
ームメモリ61,62.63を設けた。
フレームメモリ61,62.63は、第6図(ロ)との
対応でみれば、WINDOW 1,2.3にそれぞれ対
応し、各WTNDOW対応の表示情報を格納する。45
はターミナルエミュレータである。
この方式によれば補助表示装置の追加なしに表示可能な
情報量も多くできるが高価なフレームメモリを増設しな
ければならずコストがかさむ、iた並列に表示可能な数
はフレームメモリの多重度によって制約を受けることに
なり、そう多くの並列表示はできないなどの問題を有し
ていた。
〔発明の目的〕
本発明の目的は、複数の非同期に発生する表示要求に対
しても高速表示を可能にしたグラフィックディスプレイ
装置を提供することにある。
〔発明の概要〕
本発明は内部レジスタを複数用意し、そのどのレジスタ
情報を使って表示するかCPUから指定可能な手段を設
けることとし、各表示処理に対応した内部レジスタ情報
を破壊されずに保持、また再利用できる様にすることに
よシ、目的を実現しようとするものである。
〔発明の実施例〕
第1図は本発明のビットマツプ方式のグラフィックディ
スプレイ装置の実施同図である。本実施例は、第7図に
比して、内部レジスタ42の代りに、3個の内部レジス
タ421,422,423を新しく設けた点に特徴を持
つ。更に、レジスタ421.422,423のいずれか
1つを選択するだめに、セレクタ44を設けた。ビット
マツプ方式とは表示の最小単位であるビットをコントロ
ールするとの制御方式を云う。
3個の内部レジスタ421,422,423の各々は、
並列処理毎の図形属性情報を記憶する。
例えば、WINDOW n対応の内部レジスタはレジス
タ421.WINDOW n対応の内部レジスタはレジ
スタ422.WINDOW III対応の内部レジスタ
はレジスタ423とする。
第1図においてCPUIはグラフィックディスプレイ7
に表示を行なう為の表示プログラムがそこで実行される
。最近のシステムにおいてはその表示プログラム数は複
数でしかもマルチタスキング管理のもとに動作するから
複数のプログラムが並列で実行されることが主流となっ
ている。表示プログラムは表示したい図形属性情報をグ
ラフィックコントローラ4に各種のハードウェアに依存
する図形表示コマンドの形式で渡す。その図形表示コマ
ンドを一時的に貯えておくためにセグメントバッファ2
と呼ばれる高速アクセス可能なメモリを持つのが一般的
である。セグメントバッファ2は本図における様に共通
I10バス3下に配置されることもあるが、グラフィッ
クコントローラ4内の内部バス5の下に配置されること
もある。
図形表示コマンドには大別して実際に図形をグラフィッ
クディスプレイ上に表示するための図形描画コマンドと
2図形を描く時の色や線の種類などを指定する図形属性
定義コマンドに分かれる。図形属性コマンドが出される
とその内容はその時セレクタ44で選択されて有効とな
っている内部レジスタ421,422.423の1つに
記憶され。
図形描画コマンドが出された時は当該内部レジスタに記
憶されている属性情報に従って図形は描かれる。どの内
部レジスタが有効かは、CPUIからの指示により変更
され、セレクタ44により切換えられる。内部レジスタ
1組のレジスタ容量はせいぜい1組分で1キロバイト程
度のものであり、この数を増やしてもそう大きなコスト
アップにはならない。
さらに具体例を挙げ内部レジスタを中心とする各部の詳
細な動作の説明全第2図、第3図、第4図を用いて行な
う。
第2図は本発明に期用する表示プログラムの具体例を示
している。表示プログラム1は白色で実線の円1つと赤
色で点線の三角形1つを描くことを目的としている。ま
た表示プログラム2は白色で実線の四角形1つと白色で
実線の円1つと白色で実線、太線の線分1本を描くこと
を目的としている。同様に表示プログラムNは文字列を
描くことを目的としている。本図はその時の図形表示コ
マンドの具体例とそれぞれの表示結果の具体例を示して
いる。
第3図は1つの内部レジスタ42しか持たない場合の表
示動作を示している。
今、前述の表示プログラム1がグラフィックディスプレ
イ7に表示しようとすると、iず内部レジスタ初期化コ
マンドにより内部レジスタ42は初期化パターンに初期
化される。
ここで、初期化パターンとは表示のための標準パターン
のことであり1図では「実線、白、細線。
明細体、・・・」の如きものとした。変更例あれば。
その都合変える。例えば、「実線」ではなく点線表示で
は、「実線」の部分を「点線」K変更する。
その次に円を描くコマンドが実行されるため、その時の
内部レジスタ42の状態、すなわち実線で白色、細線と
いう属性で円が描かれる。次に線種を点線に、線の色を
赤に変えるコマンドが実行されるため内部レジスタ42
内のそれぞれの属性情報は書き替えられる。したがって
次の三角形を描くコマンドが実行されると点線で赤色、
細線という三角形が描かれることになる。この様にして
図形は次々とグラフィックディスプレイ7に描画されて
いくが、もしこの過程で他の表示プログラムの処理が割
込んでくると内部レジスタ42の内容はそのプログラム
により書き替えられてしまうため、また表示プログラム
1に実行権が戻っても本来表示プログラム1が表示しよ
うとした内容と異なる属性で図形が描かれることになっ
てしまっていた。すなわち、マルチタスクのオペレーテ
ィングシステムにおいては表示プログラムの実行状態と
は全く無関係にタスクの切換えが行なわれるため線の太
さなどの表示属性情報がタスク間で混乱してしまう結果
となってしまっていた。この結果非同期な表示要求が発
生していることになる。このため内部レジスタ42を1
組しか持たないグラフィックディスプレイ装置では複数
の表示プログラムを実行する時は表示プログラム1が終
ったら表示プログラム2を実行するという様に直列処理
で行なわなければならなかった。
第4図は本発明における複数の内部レジスタ421.4
22,423を持った場合の表示動作を示している。
今1表示プログラム1.2〜Nに対応し内部レジスタ4
21,422,423 (N=3とみた場合)が設けら
れておりそれぞれの表示プログラムハオペレーティング
システムのIjMのもとに非同期に動いている。そこで
それぞれの表示プログラムが実行される時はそれぞれに
対応した内部レジスタの1つをオペレーティングシステ
ムがセレクタ44を介して切換えてから実行権を与える
構成としだ。これによって他の内部レジスタの表示属性
情報の破壊や混乱は発生せずに表示される。つtリオベ
レーテイングシステムの並列処理と同様に表示も並列に
行なうことが可能となる。
また、グラフィックコントローラ4内には、あまりレジ
スタを増やせないという物理的な制約がある場合は、第
5図に示す様にグラフィックコントローラ4内には1組
分の内部レジスタ42を持ち、共通I10バス3の下に
外部レジスタ921゜922.923とセレクタ91金
持ち実現しても内部レジスタを切換えた時に生ずる属性
情報の交換は前述の通りせいぜい合計で2キロバイト程
度であるから、共通I10バス3の転送能力を考えれば
性能上問題にならずに処理できる。
〔発明の効果〕
以上詳述した様に1本発明によれば特殊な補助安水装置
の増設や、大量のメモリ増設を行なわなくても、複数の
表示要求に対し、高速に対応可能なグラフィックディス
プレイ装置を構築できる。
【図面の簡単な説明】
第1図は本発明の実施例図、第2図、第3図、第4図は
表示プログラムと表示結果とを説明する図、第5図は本
発明の他の実施例図、46図(()。 (O)は非同期安水何回、第7図、第9図、第10図は
従来例図、第8図は第7図の動作の処理図である。 1・・・CPU、2・・・セグメントバッファ、4・・
・グラフィックコントローラ、421,422,423
・・・内部レジスタ。

Claims (1)

    【特許請求の範囲】
  1. 1、グラフィックディスプレイに表示を行うプログラム
    が動作するCPUと、CPUからの図形表示情報のうち
    、図形の色や線の種類などの図形属性情報を、各表示プ
    ログラム対応に分割して記憶する複数個の図形属性情報
    記憶用レジスタと、CPU内での動作する表示プログラ
    ム対応の1つの図形属性情報記憶用レジスタを選択する
    セレクタと、上記CPUからの図形表示情報を受けとり
    、すでにセレクタで選択した対応する1つの図形属性情
    報記憶用レジスタの図形属性情報を利用してビットマッ
    プ展開したイメージを作成するグラフィックプロセッサ
    と、該作成したイメージを格納するイメージ展開メモリ
    と、該イメージ展開メモリの内容を表示用に一時記憶す
    るフレームメモリと、該フレームメモリの内容を表示す
    る上記グラフィックディスプレイに表示させる手段と、
    より成るグラフィックディスプレイ装置。
JP60194808A 1985-09-05 1985-09-05 グラフイツクデイスプレイ装置 Granted JPS6255693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60194808A JPS6255693A (ja) 1985-09-05 1985-09-05 グラフイツクデイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60194808A JPS6255693A (ja) 1985-09-05 1985-09-05 グラフイツクデイスプレイ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5010137A Division JPH0612054A (ja) 1993-01-25 1993-01-25 グラフィックディスプレイ装置の画面表示制御方法

Publications (2)

Publication Number Publication Date
JPS6255693A true JPS6255693A (ja) 1987-03-11
JPH0413716B2 JPH0413716B2 (ja) 1992-03-10

Family

ID=16330599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60194808A Granted JPS6255693A (ja) 1985-09-05 1985-09-05 グラフイツクデイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS6255693A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612054A (ja) * 1993-01-25 1994-01-21 Hitachi Ltd グラフィックディスプレイ装置の画面表示制御方法
JPH06308939A (ja) * 1993-04-19 1994-11-04 Nec Corp グラフィックスのリアルタイム表示システム
JP2001060081A (ja) * 1999-06-18 2001-03-06 Fiinikkusu Technologies Ltd 不揮発性メモリに格納された画像を更新するための装置および方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515926A (ja) * 1974-07-03 1976-01-19 Japan Broadcasting Corp
JPS561982A (en) * 1979-06-20 1981-01-10 Hitachi Ltd Graphic display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515926A (ja) * 1974-07-03 1976-01-19 Japan Broadcasting Corp
JPS561982A (en) * 1979-06-20 1981-01-10 Hitachi Ltd Graphic display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612054A (ja) * 1993-01-25 1994-01-21 Hitachi Ltd グラフィックディスプレイ装置の画面表示制御方法
JPH06308939A (ja) * 1993-04-19 1994-11-04 Nec Corp グラフィックスのリアルタイム表示システム
JP2001060081A (ja) * 1999-06-18 2001-03-06 Fiinikkusu Technologies Ltd 不揮発性メモリに格納された画像を更新するための装置および方法

Also Published As

Publication number Publication date
JPH0413716B2 (ja) 1992-03-10

Similar Documents

Publication Publication Date Title
US5127098A (en) Method and apparatus for the context switching of devices
US6046752A (en) Peer-to-peer parallel processing graphics accelerator
US6393520B2 (en) Data processor and data processing system with internal memories
US5016166A (en) Method and apparatus for the synchronization of devices
US20070115292A1 (en) GPU Internal Wait/Fence Synchronization Method and Apparatus
US20200050478A1 (en) Data processing systems
EP0149188B1 (en) Display control system
US5016161A (en) Method and apparatus for the flow control of devices
WO1992000570A1 (en) Graphics rendering systems
JPS5911921B2 (ja) 数値制御装置
US5218678A (en) System and method for atomic access to an input/output device with direct memory access
JPS6255693A (ja) グラフイツクデイスプレイ装置
JPS60140470A (ja) 画像情報処理装置
US6201547B1 (en) Method and apparatus for sequencing texture updates in a video graphics system
US4994961A (en) Coprocessor instruction format
US5893928A (en) Data movement apparatus and method
EP0223557A2 (en) Display control in a data processing system
JPH0612054A (ja) グラフィックディスプレイ装置の画面表示制御方法
JPH0351012B2 (ja)
JPS61184643A (ja) 仮想計算機の起動制御方式
JPH0567973B2 (ja)
JPS6069745A (ja) デ−タアドレツシング方式
JP2000029788A (ja) キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体
JPS6267648A (ja) 排他制御命令処理方式
JPS60189043A (ja) プロセツサ